CN111052884B - 包括焊接在埋入式焊盘上的smd的电子板 - Google Patents

包括焊接在埋入式焊盘上的smd的电子板 Download PDF

Info

Publication number
CN111052884B
CN111052884B CN201880055717.2A CN201880055717A CN111052884B CN 111052884 B CN111052884 B CN 111052884B CN 201880055717 A CN201880055717 A CN 201880055717A CN 111052884 B CN111052884 B CN 111052884B
Authority
CN
China
Prior art keywords
layer
cavity
conductive
additional
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880055717.2A
Other languages
English (en)
Other versions
CN111052884A (zh
Inventor
丹尼斯·莱克蒂尔
菲利普·乔克蒂奥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Safran Electronics and Defense SAS
Original Assignee
Safran Electronics and Defense SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Safran Electronics and Defense SAS filed Critical Safran Electronics and Defense SAS
Publication of CN111052884A publication Critical patent/CN111052884A/zh
Application granted granted Critical
Publication of CN111052884B publication Critical patent/CN111052884B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0207—Partly drilling through substrate until a controlled depth, e.g. with end-point detection

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明涉及一种用于制造(S)电子板(1)的方法(S)，该方法包括以下步骤：在导电表层(C1)和下面的绝缘层(10)中形成(S1，S4)空腔(20)，使得焊盘(4)的至少一部分被暴露，用焊膏(24)填充(S5)空腔(20)，将SMD(3)相对于空腔(20)放置(S6)，将SMD(3)焊接至电子板(1)上。

Description

包括焊接在埋入式焊盘上的SMD的电子板
技术领域
本发明涉及电子板领域，尤其涉及航空和航天领域，更具体地，涉及在印刷电路上附接表面安装元件。
背景技术
电子板可以以已知的方式包括表面安装的元件(SMD)，即，直接焊接到电子板的印刷电路的表面上的电子元件。
通常，通过回流焊接或波峰焊接将SMD焊接在表面上。
在回流焊接的情况下，首先通过使用丝网印刷的网版(或模版(stencil))，用焊膏覆盖印刷电路的导电层(通常为铜)来对裸印刷电路进行丝网印刷，使得焊膏只覆盖要容置元件的端子的位置。焊膏以已知的方式包括悬浮在助焊剂中的金属合金。然后，在进行回流热处理之前，将元件的端子(SMD)放在焊膏上方，在此期间，热量会使合金熔化并使助焊剂挥发，从而从焊膏中存在的金属合金形成焊接点。
将SMD附接至印刷电路的焊接点的可靠性和使用寿命取决于铜焊盘的上表面和SMD的导电端子的焊接后的低点之间的垂直高度(通常用术语“支起(standoff)”表示)。因此，该支起对应于在SMD和铜层之间的界面处的合金的高度。实际上，在使用中，SMD和其所焊接的表面不同地膨胀，特别地会在表面平面(X，Y)中引起相对位移。因此，支起越大，焊接点越柔韧，因此也越坚固。
然而，在制造过程中可用的常规组装方式以及要焊接在表面上的元件封装的几何形状的多样性会限制支起的增加。
因此，已经提出了增加用在印刷电路层上的焊膏的量。为此目的，例如可以增加丝网印刷的网版中孔的尺寸(宽度)，使得在回流步骤中，由于聚结效应会增加焊接点的高度：由于在回流过程中，金属合金不会因其液相(液相线)中的润湿性效应而扩散到印刷电路层之外，因此，焊接点的厚度大于在丝网印刷的网版中以较小的孔回流后获得的合金的等效厚度。该方法使得能够有效地增加支起。然而，由于不产生微珠的焊膏的脱模和聚结极限的原因，这仍然受到可以引入到网版孔中的焊膏的量的限制。
另外，单个电子板的所有元件都经受共同的工艺参数，特别是模版和板的印刷电路的厚度。实际上，为了焊接多个SMD而沉积在印刷电路上的焊膏的高度对于每个SMD来说是基本相同的，这是因为其通过使用网版进行丝网印刷沉积的。另外，使用丝网印刷来沉积焊膏限制了电子元件在印刷电路上的组装密度和/或可使用的元件类型，特别是在细间距元件或大型元件的情况下。更具体地，丝网印刷网版的窗口尺寸受到以下条件的限制，使得网版可以在不损坏已沉积的焊膏的情况下进行脱模：窗口表面(在平行于平面(X，Y)的网版平面中)和窗口的内壁表面(垂直于网版平面延伸)之间的比率必须大于或等于0.66。因此，为了满足该比率，当元件具有细间距时，需要减小网版的厚度，这必然涉及减小施加在连接面上的焊膏的高度和/或涉及增大窗口表面。另一方面，当元件的体积大或包含“鸥翼形腿”、J形腿或C形腿类型的端子时，需要增加孔中焊膏的量，因此需要使用具有高厚度的模板。因此，细间距SMD和大体积SMD的实施都需要小厚度的模板和大厚度的模板。
当然，存在具有可变厚度的网版，以局部增加网版孔的高度，从而增加沉积的焊膏的量。然而，这些可变的厚度通常涉及相邻的SMD的网版印刷问题(相邻孔中的焊膏的高度不令人满意)，并且使得难以优化在电子板上植入SMD。另外，在保证充分填充孔的同时，可以考虑的网版的最小厚度和最大厚度仍然不足以保证大体积元件足够的使用寿命和在电子板上焊接细间距部件的可能性。
发明内容
因此，本发明的目的是提出一种用于将表面安装元件附接在印刷电路上的新方法，该方法通过使各种元件的组装不受限制，使得能够增加元件的密度，延长其使用寿命，增加电子元件的多样性，无论这些元件是细间距、大尺寸、还是鸥翼形腿等元件，无论印刷电路板上的元件的封装密度和/或组件的类型如何，该新方法都易于执行并且成本适中，也不会影响电子板的组装效率。
为此目的，本发明提出了一种用于制造电子板的方法，所述电子板包括多层印刷电路，所述印刷电路包括被绝缘层成对隔开的至少四个导电层，包括：
-第一导电表层和第二导电表层，第一导电表层和第二导电表层分别附接在第一绝缘层和第二绝缘层上的第一导电表层和第二导电表层，第一导电表层是基本平坦的并且限定了垂直于Z轴的平面，
-第一内部导电和第二内部导电层，第一内部导电和第二内部导电层分别在第一绝缘层和第二绝缘层之间延伸并被第三绝缘层分隔，至少第一内部导电层进行被处理以形成至少一个焊盘，
该制造方法的特征在于，该制造方法包括以下步骤：
-在第一导电表层和第一绝缘层中，相对于第一内部导电层的焊盘形成第一空腔，使得焊盘的至少一部分被暴露；
-用伴有助焊剂的金属合金填充第一空腔，
-将第一电子元件放置在与第一空腔相对的位置，
-对放置有第一元件的印刷电路板进行热处理，以将伴有助焊剂的金属合金转化为焊接点，从而将第一元件附接至印刷电路。
下面描述上述制造方法的一些优选但非限制性的特征，这些特征可以单独或组合使用：
-使用以下至少一种技术形成第一空腔：表面光刻、激光钻孔、机械钻孔以及机械切割。
-该方法还包括金属化第一空腔以在第一空腔中沉积金属层的步骤。
-该方法在填充第一空腔的步骤之前还包去除第一空腔内的金属层的一部分的附加步骤。
-通过激光或机械切割或机械钻孔进行金属层的部分去除。
-第一内部导电层包括附加的焊盘，该制造方法在所述热处理步骤之前还包括以下附加的步骤：在第一绝缘层中相对于附加的焊盘形成第二空腔，使得附加焊盘的至少附加部分被暴露；使用伴有助焊剂的金属合金填充第二空腔；以及相对于第二空腔放置第二电子元件，填充第一空腔和第二空腔的步骤和放置元件的步骤基本同时进行。
-该方法还包括蚀刻第一导电表层的步骤。
-根据以下至少一种填充技术来填充第一空腔：使用丝网印刷的网版的网版印刷、不使用丝网印刷的网版的网版印刷、喷射、穿过湍流波、在回流过程中浸泡或穿过金属合金浴、波峰焊接、手动焊接。
-第二内部导电层被处理以形成至少一个焊盘，该制造方法在热处理步骤之前还包括以下步骤：在第一绝缘层和第三绝缘层中相对于第二内部导电层的焊盘形成第三空腔，使得第二内部导电层的焊盘的至少一部分暴露；使用伴有助焊剂的金属合金填充第三空腔；以及相对于第三空腔放置第三附加电子元件。
-第二内部导电层被处理以形成至少一个焊盘，该制造方法在热处理步骤之前还包括以下步骤：在第二导电表层和第二绝缘层中相对于第二内部导电层的焊盘形成第四空腔，使得第二内部导电层的焊盘的至少一部分被暴露；使用伴有助焊剂的金属合金填充第四空腔；以及相对于第四空腔放置第四电子元件。
-该方法在热处理步骤之前还包括以下步骤：将包括电绝缘材料的附加层施加在第一导电表层之上，第一空腔部分地形成在所述附加层中。
-附加层的电绝缘材料沿Z轴具有第一热膨胀系数，金属合金沿Z轴具有第二热膨胀系数，其中第一热膨胀系数大于第二热膨胀系数。
-第一空腔在平面中的面积至少等于0.04mm2。
根据第二方面，本发明还提出了一种包括多层印刷电路的电子板，所述印刷电路包括被绝缘层成对分隔的至少四个导电层，包括：
-第一导电表层和第二导电表层，第一导电表层和第二导电表层分别固定在第一绝缘层和第二绝缘层上，该第一导电层是基本平坦的并且限定了垂直于Z轴的平面，
-第一内部导电层和第二内部导电层，第一内部导电层和第二内部导电层分别在第一绝缘层和第二绝缘层之间延伸并且被第三绝缘层隔开，至少第一内部导电层被处理以形成至少一个焊盘，
-第一空腔，该第一空腔形成在第一导电表层和第一绝缘层中，所述第一空腔暴露出至少一部分焊盘，以及
-包括至少一个端子的第一表面安装电子元件，所述第一元件与第一导电表层接触或相距一定距离，第一元件的端子通过焊接点附接至第一空腔中。
上述电子板的一些优选但非限制性的特征如下，这些特征可以单独或组合使用：
-第一空腔包括金属化的金属层。
-第一空腔被金属化的金属层部分地覆盖。
-电子板还包括：施加在第一导电层上和绝缘层的至少部分暴露的顶部上的阻焊剂，和/或施加在第一导电表层上和第一内部导电层的形成第一空腔的区域上的金属涂饰。
-第一元件包括附加端子，所述端子通过焊接点附接在第一导电表层上。
-第二内部导电层被处理以形成至少一个焊盘，电子板还包括：第二空腔，该第二空腔在第一绝缘层和第三绝缘层中相对于第二内部导电层形成；以及包括至少一个端子的第二表面安装电子元件，所述第二元件与第一导电表层接触或相距一定距离，第二元件的端子通过焊接点附接至第二空腔中。
-第一元件还包括附加端子，第二内部导电层被处理以形成至少一个焊盘，电子板还包括附加空腔，该附加空腔在第一绝缘层和第三绝缘层中相对于第二内部导电层的焊盘形成，元件的附加端子通过焊接点附接至附加空腔的所述焊盘上。
-第二内部导电层被处理以形成至少一个焊盘，电子板还包括：第四空腔，该第四空腔在第二导电表层和第二绝缘层中相对于第二内部导电层形成，以及包括至少一个端子的第四表面安装电子元件，所述第四元件与第二导电表层接触或相距一定距离，第四元件的端子通过焊接点附接至第四空腔中。
-在平面中的第一空腔的面积至少等于0.04mm2。
附图说明
通过阅读下面的详细描述以及参考以非限制性示例的方式给出的附图，本发明的其他特征、目的和优势将变得更加明显，在附图中：
图1a至图1l示出了根据本发明的附接方法的示例性实施例的步骤。
图2a至图2c是电子板的三个示例性实施例的局部剖视图，该电子板包括将示例性元件焊接到其中的部分或完全金属化的空腔，
图3a是在不同深度的空腔的部分金属化的另一示例性实施例的剖视图，而图3b是在填充之前的图3a示例的左侧空腔的两个示例性实施例的视图，
图4a是在不同深度的空腔的部分金属化的另一示例性实施例的剖视图，而图4b是填充之前的图4a的示例的空腔的俯视图，
图5至图8是根据本发明的电子板的示例，以及
图9是示出根据本发明的实施例的制造电子板步骤的示例的流程图。
具体实施方式
电子板1包括印刷电路2，该印刷电路2包括被绝缘层10、11、12隔开的导电层，在该导电层上固定有表面安装电子元件(以下称为SMD 3)。
通常，印刷电路2可以是：单层型(也称为单层)，仅包括单个导电层的单层(monolayer)类型的；双层(也称为双面)，在绝缘层任一面上都包括导电层；或多层，包括至少四个导电层。
当印刷电路2是多层印刷电路并且包括被绝缘层10、11、12成对隔开的至少四个导电层时，本发明尤其令人感兴趣。更具体地，在下文中，将在包括恰好四个导电层的印刷电路2的情况下描述本发明，该印刷电路2包括：
分别附接在第一绝缘层10和第二绝缘层11上的第一导电表层和第二导电表层(在下文中分别为层C1和层C2)，
分别在第一绝缘层10与第二绝缘层11之间延伸并且被第三绝缘层12分隔的第一内部导电层和第二内部导电层(在下文中分别为层C3和层C4)。
然而，这并不限于如下所述的程度，本发明也适用于印刷电路2包括被附加的绝缘层10、11、12成对隔开的大量内部导电层(例如层C5和层C6)的情况。
层C1是基本平坦的，并且限定了垂直于Z轴的平面(X；Y)。层C1和C2对应于印刷电路2的位于所述电路最外面的层，并且将绝缘层10、11、12以及内部导电层C3和C4夹在中间。
为了增加电子板1的多样性并延长元件的使用寿命，可以按照以下步骤来制造电子板1：
在层C1(分别地，在层C2)和第一绝缘层10(分别地，在第二绝缘层11中)中相对于层C3或层C4的焊盘4形成(S1)空腔20，使得焊盘4的至少一部分暴露，
使用伴有助焊剂的金属合金填充(S5)空腔20，
在层C1上(分别地，在层C2上)相对于空腔20放置(步骤S6)SMD 3的端子8，
对在其上放置有SMD的印刷电路2进行热处理(S7)，以将伴有助焊剂的金属合金转化为焊接点5，从而将SMD 3附接至印刷电路2。
为了达到SMD 3的期望使用寿命，在平面(X；Y)中的空腔面积至少等于0.04mm2。
例如，空腔20的深度p可以至少等于60μm。例如，对于深度为p的60μm的空腔20，其使用寿命增加了50％。对于深度为p的120μm的空腔20，使用寿命增加了100％。
如上所述，可以形成空腔20(步骤S1)，以暴露出层C3的焊盘4或层C4的焊盘4。如果仅空腔20的深度p和横贯的绝缘层10、11、12的数量改变，则方法S的步骤不被修改。
此外，空腔20可以从层C1或层C2形成。此外，一个或多个空腔20可以从层C1和层C2形成。
最后，可以在印刷电路2中形成多个空腔20。这些空腔20可以具有不同的深度p，并因此到达层C3或层C4的焊盘4。
空腔20的数量、它们的深度p(以及因此所到达的内部导电层C3或C4)以及从其形成空腔20的层C1或C2取决于附接在印刷电路2上的SMD 3类型和印刷电路2要达到的多样性和密度。
为了简化描述，在下文中，更具体地将在印刷电路2中形成四个空腔20的情况下描述本发明，所述四个空腔20包括从层C1开始的相对于层C3两个焊盘4的两个空腔20，以及从层C2开始的相对于层C4两个焊盘4的两个空腔20。然而，如上所述，这并不限制可以在印刷电路2中从层C1和/或层C2形成的空腔20的不同数量，所述空腔20中的每一个都能够穿过数量大于或等于一的绝缘层。
此外，上述放置SMD 3和填充空腔20的步骤的顺序不是限制性的。根据所选择的填充技术，可以在填充(步骤S5)之前或之后将SMD 3放置(步骤S6)在空腔20上方。实际上，填充步骤S5可以通过使用包括悬浮在助焊剂中的金属合金的焊膏来对空腔20进行填充。在这种情况下，将SMD 3放置在空腔20上方的焊膏上(步骤S6)。可替代地，可以通过提供熔融合金浴来执行填充空腔20的步骤S5，在这种情况下，在印刷电路2通过熔融合金熔池之前，将SMD 3放置在层C1上的胶合点之上(步骤S6)。
可以以已知的方式通过对层C3进行化学处理(通常通过蚀刻)来获得层C3的焊盘4。特别地，该化学处理步骤可以在印刷电路2的制造过程中，在堆叠导电层C1和C2以及旨在形成印刷电路2的绝缘层10、11、12的步骤之前实施。例如，可以根据以下子步骤获得多层电路(参见图1a)：
提供双面印刷电路2，也就是说，该双面印刷电路包括绝缘层(旨在成为第三绝缘层12)和在该绝缘层的两侧的两个导电层(旨在成为层C3和层C4)，
对层C3和层C4中的至少一个进行蚀刻，优选地对两者都进行蚀刻，以在层C3和层C4中形成焊盘4，
在层C3和层C4中的每一个之上添加并附接另一个绝缘层，所述绝缘层旨在分别成为多层电路的第一绝缘层10和第二绝缘层11，
在附加绝缘层10、11中的每一个上添加并附接导电层，所述导电层旨在成为层C1和层C2，以及
温度压缩由此形成的组件以获得多层印刷电路2。然后获得图1b中的印刷电路2。
可替代地，可以直接提供多层电路2。
在适当的情况下，还可以在温度压缩子步骤之前或之后对层C1和层C2进行蚀刻，以形成焊盘4和/或导电轨道。
印刷电路2的绝缘层10、11、12可以以已知的方式包括环氧树脂和玻璃纤维。至于导电层C1至导电层C4，它们可以由铜(或铜基合金)制成。
可以通过切割层C1和第一绝缘层10来形成空腔20。可以机械地进行切割(使用机械铣削或机械钻孔或激光钻孔类型的切割手段)。仅当空腔20的底部21的表面(在平面(X，Y)中)小于铜焊盘4使得焊盘4延伸超过空腔20的底部21时，才可以进行激光钻孔，能够使得激光CO2的作用在深度p处的铜上停止。
当通过激光钻孔产生空腔20时，激光可以是气体(二氧化碳)激光类型。然后，针对激光器所选择的参数可以类似于通常用于制造激光孔的参数。
激光钻孔技术使得能够高精度地形成空腔20。特别地，可以以高精度和低尺寸公差来定位空腔20。通常，当通过激光钻孔制造空腔20时，尺寸公差约为25微米数量级(对于最小100μm宽的空腔20)，而当通过(机械或化学)切割制造空腔20时，其尺寸公差约为100微米数量级(对于最小300μm宽的空腔20)。
因此，激光钻孔能够增加印刷电路2上的SMD 3的密度，这是因为其可以减小空腔20的尺寸(可以通过激光钻孔获得的空腔的最小尺寸较小)。
因此，激光钻孔能够增加印刷电路2上的SMD 3的密度，这是因为其可以减小两个空腔20之间的距离(定位和尺寸公差较小)。
空腔20的形状优选是圆柱形的，特别地当它们是通过激光钻孔、机械切割或机械钻孔获得时。空腔20在平面(X，Y)上的截面可以是任意的，例如圆形、矩形等。
在适当的情况下，还可以根据常规技术在印刷电路2中制造一个或多个通孔6。
在适当的情况下，还可以根据常规技术在印刷电路2中制造一个或多个激光通孔6′(具体参见图7)。
在图1d中所示的第一变体实施例中，可在用伴有助焊剂的金属合金填充(步骤S5)空腔20之前，将空腔20金属化(步骤S2)。金属化步骤S2具有在每个空腔20的壁上沉积薄金属层13(厚度为几微米)的作用。
层C1和层C2以及焊盘4通常由铜制成，沉积的金属层13可以是厚度为二十微米数量级的铜层。
空腔20的金属化可以通过例如电解作用之类的任何常规技术进行。铜层13可以包括被称为“化学的”铜层的第一铜层，接着是沉积被称为“电解的”铜层的第二铜层，该铜层13覆盖空腔20的底部21(基本上对应于焊盘4)以及第一绝缘层10和第二绝缘层11的暴露表面(它们形成空腔20的垂直壁22)。
在一个实施例中，在该步骤期间，对层C1、层C2和空腔20均进行金属化。由于沉积化学铜然后沉积电解铜，层C1、层C2、焊盘4和空腔20的垂直壁22被铜层13覆盖。
此外，方法S可以包括蚀刻层C1的步骤(图1e)。为此目的，以已知的方式在层C1和层C2的自由表面上施加感光膜14。感光膜14优选是阳树脂(紫外线促使高分子破裂，导致曝光在显影剂溶剂中的区域的溶解度增加)。该树脂尤其可以包括环氧树脂。
然后在感光膜14之上施加掩模15(或补偿膜)。掩模15包括透明区域和不透明区域，以使得能够对层C1进行蚀刻并形成例如导电轨道16和/或在一个或多个空腔20的出口处的凸缘23。例如在图1e所示的示例中，例如，补偿膜15包括在两个空腔20处、在通孔6处以及旨在形成导电轨道16的两个区域处的不透明区域。
最后，将感光膜14暴露于光辐射下：在阳树脂(通常为环氧树脂)的情况下，膜14的存在于透明区域之下的部分将对该光辐射进行反应并溶解，而存在于不透明区域之下的部分将受到保护。可替代地，通过激光方法(通常已知为术语激光直接照射LDI)来使补偿膜15曝光。
在所有情况下，然后使用显影溶剂去除可溶解的部分，从而部分地露出层C1。感光膜14的未溶解部分保留在两个空腔20、通孔6和两个旨在形成导电轨道16的区域之上。
然后可以例如通过电解来蚀刻未被感光膜14保护的区域，直到铜完全消失(图1g)。
该蚀刻方法S是已知的，在此将不再详细描述。
可选地，可以去除金属化的一部分(步骤S3)，以获得一个或多个部分金属化的空腔(图1k和图1l)。可以在形成于层C1和层C2中的所有空腔20、仅形成于层C1和层C2中的空腔20的一部分、或者不同地根据形成于层C1和层C2的空腔20来执行去除(步骤S3)，以使每个空腔20的金属化适应于将要固定到所述空腔20中的端子8的类型。部分的去除还可以涉及层C1和层C2的全部或部分，以形成一个或多个(完整或部分)凸缘23。
尤其可以通过激光进行去除以对化学铜层进行钻孔。部分去除(步骤S3)可以涉及：
沉积在一个或多个空腔20的垂直壁22上的金属层13的全部或部分，和/或
沉积在一个或多个空腔20的底部21处的金属层13的全部或部分，和/或
沉积在层C1和/或层C2上的金属层13的全部或部分。
在适当的情况下，激光可以相对于空腔20的垂直壁22倾斜以具有非零的走向角，以便更好地将金属化层从垂直壁22去除。
例如，图2a示出了电子板1的一部分的示例，其中，空腔20已经被金属化，但是还没有去除金属层13。
此外，图2b示出了这样的情况，其中金属层13在空腔20的整个垂直壁22上及空腔20的出口处去除了，但在空腔20的底部21处被保留。
图2c示出了这样的情况，其中金属层13在空腔20的整个垂直壁22上去除了，而在空腔20的底部21和空腔20的出口处被保留，使得在层C1中形成两个凸缘23。
图3a和3b示出了这样的情况，其中金属层13在空腔20的整个垂直壁22上去除了，而在空腔20的底部21以及空腔20的出口的一部分上被保留，从而形成层C1中的两个半凸缘23。
图4a和图4b示出了这样的情况，其中在空腔20的垂直壁22的周围的一半上、空腔20的底部21的一半上以及空腔20的出口处的一部分上去除了金属层13，以在层C1中形成两个半凸缘23。
可以理解的是，可以在层C1蚀刻步骤之前或之后执行去除部分金属层13的步骤S3。
在适当的情况下，还可以通过对层C1和第一绝缘层10进行激光钻孔，在金属化步骤S2之后在层C1中形成一个或多个非金属化的空腔20(步骤S4)。
可替代地，如上所述，可以通过从已经形成的空腔20去除铜层来获得非金属化的空腔20(在步骤S3中)。
然后，通常可以在第一绝缘层10的暴露的表面上以及适当时在导电轨道16上施加阻焊层17，而无需覆盖要与外部电接触的部分(例如空腔20的垂直壁22、其可能的凸缘23或其他例如接地触点)。
也可以沉积涂饰层18，以保护仍然暴露的铜并保持焊盘4接受焊接点5的能力。涂饰层18可以以已知的方式包括有机表面处理层(有机锡防腐剂，OSP)或包含以下合金中的至少一种的金属表面处理层：化学镍/金、电镀镍/金、化学锡、化学银。涂饰层18的厚度可以是几微米的数量级，并且可以施加到所有暴露的铜表面。
在适当的情况下，可以使用基于铅/锡或锡类合金的热风整平(Hot AirLeveling，HAL)的涂饰层18。
可以通过丝网印刷使用包含悬浮在助焊剂中的金属合金的焊膏24来填充空腔20。
为此目的，在第一个子步骤中，将其中已形成两个窗口9(每个空腔20形成一个)的网版印刷(或模板)的网版7放置在层C1上。对网版7进行定位使得每个窗口面对相应的要填充的空腔20。
当然，如果必须填充不同数量的空腔20，则网版7可以包括不同数量的窗口9。
窗口9的尺寸基本上等于要填充的相关空腔20的尺寸，以优化空腔20的填充。优选地，用于制造窗口9的尺寸精度为三十微米的数量级。窗口9可以略大于相关联的空腔20，以确保适当地填充空腔20以及增加沉积的焊膏24的量。
在第二个子步骤中，将焊膏24沉积在网版7上，然后使用刮板将焊膏压入窗口9和空腔20中(参见图1j)。以已知的方式，刮板可以包括金属板，该金属板可以以介于45°至60°之间的角度倾斜，以更好地将焊膏24推入空腔20中。
在第三个子步骤期间，可以将网版7脱模，以将焊膏24留在空腔20中。应当注意，涂覆的焊膏24的厚度大于层C1和第一绝缘层10的厚度，这是由于在填充期间存在网版7。
然后，可以将SMD 3放置在层C1上，使得每个端子8位于空腔上方(步骤S6)，然后可以对电子板1施加热处理(步骤S7)。
然后针对层C2的空腔20重复上述通过丝网印刷填充空腔20的三个子步骤。
在一个变体实施例中，可以通过使用焊膏24而不使用网版7的丝网印刷来填充空腔20。实际上，刮板可以直接在印刷电路10的自由面上移位：层C1和第一绝缘层10(分别的，层C2和第二绝缘层11)起到网版7的作用。然后当刮板到达空腔20时，其以与通常使用网版7完成的类似方式将焊膏24压入空腔20中。
为了避免在层C1和层C2的顶部上存在焊膏24，优选地使用聚合物刮板6。然后在热处理步骤之后可以通过洗涤去除残留的合金球。然而，在填充空腔20之后，层C1和第一绝缘层10(分别的，层C2和第二绝缘层11)不脱模。此外，它们将用作SMD 3的支撑，并在热处理过程中起到保持焊膏24的作用。
因此，没有网版7的该实施例能够将电子板1的制造成本降低到不再需要生产丝网印刷的网版7和使用需要高精度的设备的程度(不再需要将网版7与印刷电路2面对面放置)。此外，由于不再需要将网版7精确地定位在层C1和层C2上，因此简化了填充空腔20的步骤S5。
根据又一变体，可以通过喷射伴有助焊剂的金属合金、通过穿过伴有助焊剂的熔融金属合金的湍流、通过在回流过程中浸泡或穿过金属合金浴、或者通过波峰焊接或手动焊接来填充空腔20(步骤S5)。
选择空腔20的尺寸，使得每个空腔20暴露出面对的焊盘4的至少一部分，以及使得焊接到该空腔20中的SMD 3的端子8的使用寿命足够。例如，每个空腔20的尺寸可以确定为覆盖焊盘4并延伸到焊盘4之外。每个空腔20尺寸的限定取决于要组装的元件SMD 3的端子8。例如，对于包括几个端子8的0603尺寸封装，空腔20的尺寸可以为0.5mm*1mm的数量级；对于1206尺寸封装：1mm*2mm；对于2010尺寸封装，空腔20可具有1.5mm*4.5mm数量级的尺寸。对于细间距类型的封装，空腔20的宽度可以例如为0.3mm的数量级。因此，每个空腔20的底部21的表面大于其所暴露的焊盘4。然而，这不是限制性的，空腔20的尺寸可以为不延伸至超过其所暴露的焊盘4。
第一绝缘层10和层C1越厚，则空腔20的深度p越深，并且引入到空腔20中的焊膏24的厚度越大。实际上，在通过具有网版7的网版印刷在空腔20中填充焊膏24的情况下，丝网印刷的网版7的窗口9的尺寸不再受填充空腔20之后的网版7脱模的可能性的限制，这是因为层C1和第一层绝缘层10保留在焊盘4上并且不脱模。因此，引入到每个空腔20中的焊膏24的高度等于空腔20的深度p和网版7的厚度之和，当层C1和第一绝缘层10的厚度较大时，网版7的厚度可以较小。
更具体地，丝网印刷的网版7的窗口9的尺寸受到窗口9的表面(在网版7的平行于平面(X，Y)的平面中)与窗口9的内壁表面(垂直于网版7的平面延伸)之间的比率的限制，该比率必须大于或等于0.66。迄今为止，要么需要减小网版7的厚度，这使得焊膏24的量减少，从而使SMD 3的支起减小，要么需要增加窗口9的表面，这会阻止细间距SMD 3的植入或者限制可植入印刷电路2的SMD 3的密度。
因此，在层C1和在第一绝缘层10中形成空腔20使得焊盘4的上表面在被焊接时远离SMD 3的导电端子8的低点，这非常有利地能够提升这种限制而达到在无需改变丝网印刷的网版7的厚度的情况下就可以大大增加施加在印刷电路2上的焊膏24的高度的程度。在适当的情况下，甚至可以在生产印刷电路2的过程中尽可能地增加第一绝缘层10的厚度，以及生产出表面适合于相关空腔20的表面的窗口9，其厚度由上述比例决定，保持大于0.66。
因此，当使用这样的网版7时，本发明能够消除丝网印刷的网版7的脱模的困难，并且使得可以在电子板1上植入细间距SMD 3和/或高密度的SMD 3。通常，可以考虑使用厚度为50μm至100μm数量级的网版7，如果必要的话，其局部厚度可以为100μm至300μm。
当然，应当理解，能够通过在层C1和第一绝缘层10中形成空腔20而去除丝网印刷的网版7，还能够使得在印刷电路2上植入细间距SMD 3/或增加印刷电路2上SMD 3的密度，这是因为用于填充空腔20的方法S不需要将网版7脱模。
可选地，为了增加空腔20的深度p，方法S还可以包括以下步骤：在热处理步骤S7之前并且在合适的话在蚀刻层C1的步骤之后，在层C1、C2中的一个或两个上施加包括电绝缘材料的附加层。在图5所示的示例性实施例中，例如在层C1上施加附加层。
附加层可以覆盖下层(C1和/或C2)的全部或部分。然后，在所述附加层中部分地形成空腔20。换句话说，可以在附加层中制成空腔20的上部。在适当的情况下，该上部可以具有比相关的空腔20的其余部分更大的尺寸。
特别地，附加层可以包括任何电绝缘材料。在适当的情况下，构成附加层的材料可以是导热的。此外，取决于热和振动环境，以及为了进一步增加印刷电路2的使用寿命，可以选择附加层的材料以使其在Z方向上的热膨胀系数大于在金属合金在Z方向上的热膨胀系数。
通常，附加层可以包括以下材料中的至少一种：玻璃纤维、环氧树脂、聚酰亚胺、聚酯、聚合物、特氟隆。
可以在层C1和第一绝缘层10中形成空腔20之前或之后，通过任何方式将附加层施加到层C1上。
在一个实施例中，可以例如通过使用粘合剂层进行层压或胶合等方式将附加层添加并附接到层C1和/或层C2之上。粘合剂层可以包括在印刷电路领域中常规使用的将各层粘合在一起的任何类型的粘合剂材料，通常是环氧胶。然后可以在将附加层放置在层C1和/或C2上之前，或者甚至在其附接之后，在附加层中预形成空腔20的上部。
例如，可以通过切割附加层来形成空腔20的上部。在附加层中切割空腔20的上部与在绝缘层10、11中切割空腔20的其余部分类似(例如：机械铣削或机械钻孔或激光钻孔类型的切割)，这里不再赘述。
在适当的情况下，附加层可以包括通过焊接或胶合添加并附接至层C1和/或层C2上的印刷电路2。然后，在一个实施例中，在印刷电路2中制造空腔20的上部。然后，形成附加层的印刷电路2可以在层C1的全部或部分上延伸。可替代地，它可以仅在SMD 3下方局部地延伸。在SMD 3包括其组装容易断裂的鸥翼形腿8的情况下，该实施例特别令人感兴趣。
应当注意的是，在层C1和/或C2上方放置附加层的时刻取决于用于沉积附加层和形成空腔20的技术。例如，在通过激光钻孔制造空腔20的情况下，优选在层C1和/或层C2之上沉积附加层之前在附加层中形成空腔20，以确保激光是停止的。
添加附加层使得能够增加空腔20的深度p，从而增加SMD 3的支起。此外，当第一绝缘层10的厚度较小因此不能够单独形成具有足以达到期望的使用寿命的深度p的空腔20时，该附加层是令人感兴趣的。
在适当的情况下，附加层可以只施加在层C1的一部分上，例如仅在某些SMD 3的下方，如图5所示。然后可以使用分阶段的网版印刷丝网以便在填充其他空腔20的同时填充在附加层下面的空腔20。
特别地，热处理步骤S5可以包括对存在于焊膏24中的金属合金进行回流焊接。为此目的，在被称为倾斜升温子步骤的第一子步骤中，温度逐渐升高。以已知的方式，该升温步骤可以沿着介于1℃/s和4℃/s之间的斜率执行，直到温度达到100℃至150℃(最大7℃/s，即在焊接之前的SMD 3元件建议的最大温度斜率)为止。
在称为预热子步骤的第二子步骤中，进行干燥(“浸透”或“预流”)助焊剂和准备清洗印刷电路2和SMD 3的焊锡端子8的操作，温度逐渐升高至约170℃并保持至少一分半钟到几分钟(取决于所使用的助焊剂)，以能够在回流阶段之前实现助焊剂中易挥发部分的挥发以及所有组件的温度均匀。
在被称为回流子步骤的第三子步骤中，温度再次升高直至达到临界温度，该临界温度通常比所使用的金属合金的合金的熔点高20℃至50℃。当温度通过焊膏24中包含的金属合金的熔点时(例如，当金属合金包括锡/铅合金63/37时，该温度约为180℃，在锡/银/铜金属合金95.6/3.0/0.5的情况下约为217℃，在锡/银金属合金96.5/3.5的情况下约为221℃)，金属合金熔化21。应当注意，在润湿性的影响下，液态金属合金始终与SMD 3的端子8和层C3的焊盘4保持接触。
优选地，在回流步骤期间温度的升高是迅速的，并且在所有情况下都比倾斜升温步骤更快，以防止SMD 3经受长时间高温。印刷电路2还可以在比合金的熔融温度更高的临界温度下保持一段时间，该时间取决于要组装的元件的热质量，可以在二十至九十秒之间。温度超过合金熔化温度的这段时间使得能够生成金属间化合物，这将确保维持金属合金与待组装零件之间的元件。
在第四子步骤中，将印刷电路2迅速冷却至室温。当温度再次通过熔点并变得低于金属合金的熔点时，金属合金凝固，从而形成焊接点5。然后，第一绝缘层10(在第一层C1和层C3之间延伸)确保焊盘4的上表面与焊接的SMD 3的导电端子8的低点之间的最小间隔不小于第一绝缘层10的厚度。在适当的情况下，当附加绝缘层施加到层C1上时，最小支起至少等于第一绝缘层10的厚度和附加层的厚度之和。
应当注意，在倾斜升温(以及预热/干燥)步骤期间，助焊剂逐渐挥发，从而在焊盘4上仅留下金属合金。因此，焊接点5仅包括金属合金。
回流热处理在焊接SMD 3的技术领域中是众所周知的，因此在此无需详细说明。此外，不同热处理步骤的温度、斜率和持续时间在此通过示例给出了并且当然取决于所使用的焊膏24。因此，本领域技术人员将知道其如何根据所使用的金属合金的类型和助焊剂来没有困难地调整不同热处理步骤的温度、斜率和持续时间。
可以看出，本发明的方法S允许使用任何类型的焊膏24，特别是无铅焊膏，从而能够符合当前标准，尤其是符合欧洲危害物质限用指令的第2002/95/EC号(European RoHSDirective No.2002/95/EC)-禁止使用铅、六价铬、汞、镉、聚溴联苯和十溴二苯醚。例如，焊膏24的金属合金可以包括以下最常用的成分之一：针对由Rohs指令豁免的产品的锡/铅63/37或10/90或90/10、锡/铅/银62/36/2、或锡/银合金96.5/3.5、锡/银/铜96.5/3.8/0.7或96.6/3.0/0.5或98.5/1.0/0.5。此技术适用于所有类型的合金(包括铋、锑等)。
以已知的方式，助焊剂取决于悬浮在焊膏24中的金属合金的类型以及清洗或不清洗的组装过程。助焊剂通常包含树脂(通常是天然的、改性的或合成的树脂)、活化剂和用于优化丝网印刷和回流的添加剂。助焊剂的作用是确保剥离焊盘4(使用活化剂)，以确保在倾斜升温步骤中保护该焊盘，并起到促进金属合金的润湿的表面活性剂作用。例如，助焊剂可包括松香。
以下方面可以是有利的：将同一个SMD 3的端子8焊接到深度p不同的空腔20中，或者将至少一个端子8焊接到表面而将其他端子8焊接到空腔20之中。实际上，通常对于相同的SMD 3，施加到端子8上的力是不同的：对端子8的焊接进行分阶段使得焊接能够适应每个端子8所受到的力。
例如，可以将端子8的一部分焊接在表面、层C1(分别地，层C2)上，将其余的端子8焊接到空腔20内。优选地，将承受最大应力的端子8焊接到空腔20内，以便通过减小针对SMD 3相对于印刷电路2的相同的相对位移的剪切角来增加它们的使用寿命，而其他端子8可以被焊接在表面上。
在BGA型(球栅阵列的缩写)的SMD 3的情况下，该实施例是特别有利的：位于与BGA的拐角相邻的区域中的端子8比位于BGA的中央部份或BGA的边缘中间部分的端子8受到更多的约束。因此可以将位于这些区域中的端子8焊接到空腔20之内。
当SMD 3包括支腿时，该实施例也是有利的：可以将位于SMD 3的中央部分的支腿焊接在表面上(或者以第一深度p焊接在空腔20之内)，而将位于SMD 3的末端的支腿焊接在空腔20之内(或者以大于第一深度p的第二深度p焊接在空腔20之内)。
现在将参照图6至图8描述包括根据本发明方法S附接的不同SMD 3的电子板1的示例。
图6示出了电子板1，其包括两个导电表层C1和C2以及在层C1和C2之间延伸并且成对地被绝缘层10、11、12、30、31、32和33分隔的六个内部导电层C3、C4、C5、C6、C7和C8。
将第一SMD 3(cms#1)焊接到在层C1和第一绝缘层10中形成的空腔20中。从该图中可以看出，这些空腔20的垂直壁22部分地金属化(在空腔20的垂直壁22的***的一半上、在底部21处以及在空腔20的出口的一部分上，以形成半凸缘23)。
第二SMD 3(cms#2)被常规地焊接在层C1之上。
将非常规地安装“在表面上”的第三通孔技术元件和第四通孔技术元件(cms#3和cms#4)焊接到在层C1和第一绝缘层(10)、第三绝缘层(12)、第四绝缘层(30)和第五绝缘层(31)中形成的空腔20中。从该图中可以看出，这些空腔20的垂直壁22及其出口处通过凸缘23被金属化。
包括鸥翼形腿的第五SMD 3(cms#5)被焊接在从层C1通过第一绝缘层10、层C3和第三绝缘层12到层C4形成的空腔20中。从该图中可以看出，这些空腔20的垂直壁22及其出口处通过凸缘23被金属化。
在层C2和第二绝缘层11中形成的空腔20中焊接包括鸥翼形腿8的第六SMD 3(cms#6)。从该图中可以看出，只有这些空腔20的底部21被金属化。
将包括鸥翼形腿8的第七SMD 3(cms#7)常规地焊接在层C2之上。
在C2层和第二绝缘层11中形成的空腔20中焊接第八SMD 3(cms#8)。从该图中可以看出，这些空腔20的垂直壁22被部分金属化(在空腔20的垂直壁22的***的一半上、在底部21的一半上处以及在空腔20的出口的一部分上以形成半凸缘23)。
可对应于BGA并包括多个端子8的第九SMD 3(cms#9)部分以常规方式被焊接在层C2之上，部分焊接到在层C2和第二绝缘层11中形成的空腔20之中。这里，焊接到空腔20之中的端子8对应于位于第九SMD 3的末端的端子8。
因此，该电子板1包括具有不同尺寸的九个SMD 3，并且都具有适合于SMD 3的支起。更具体地，可以看出第二SMD和第七SMD(cms#2和cms#7)的支起较小，而其他SMD 3的支起较高并且至少等于在附接有SMD 3的C1或C2层之间的绝缘层10、11、12和导电层和SMD 3的焊盘4的数量。
图7示出了电子板1，其包括两个导电表层C1和C2以及在层C1和C2之间延伸并且成对地被绝缘层10、11、12、30、31分隔的四个内部导电层C3、C4、C5和C6。
第一SMD 3(cms#1)被常规地焊接在层C1上方。
第二SMD 3(cms#2)被焊接在形成在第一绝缘层10中的空腔20中。从该图中可以看出，这些空腔20的垂直壁22和出口处没有被金属化。
第三SMD 3(cms#3)被焊接到形成在第一绝缘层10和第三绝缘层12中的空腔20中。从该图中可以看出，这些空腔20的垂直壁22和出口处也没有被金属化。
第四SMD 3(cms#4)被焊接到形成在第二绝缘层11和第五绝缘层31中的空腔20中。从该图中可以看出，这些空腔20的垂直壁22和底部21被金属化，但其出口处没有被金属化。
因此，该电子板1包括具有不同尺寸的四个SMD 3，并且均具有适合于SMD 3的支起。更具体地，可以看出，第一SMD 3的支起较小，而第二SMD 3、第三SMD 3和第四SMD 3的支起较高。例如，第三SMD 3(cms#3)的支起等于层C1、第一绝缘层10、层C3和第三绝缘层12的厚度。
因此，该电子板1包括具有不同尺寸的四个SMD 3，并且均具有适合于SMD 3的支起。更具体地，可以看出，第一SMD(cms#1)的支起较小，而第三SMD和第四SMD(cms#3和cms#4)的支起较高并且第三SMD的支起等于第一绝缘层10和第三绝缘层12的厚度，第四SMD的支起等于第二绝缘层11和第五绝缘层31的厚度。
图8示出了电子板1，其包括两个导电表层C1和C2以及在层C1和C2之间延伸并且成对地被绝缘层10、11、12、30、31隔开的四个内部导电层C3、C4、C5和C6。
第一SMD 3(cms#1)被焊接到在第一绝缘层10中从层C1形成的空腔20中，该第一SMD 3可以是LCC(无引脚芯片载体的缩写)、LGA(触点阵列封装的缩写)或QFN(方形扁平无引脚封装的缩写)。从该图中可以看出，这些空腔20的内壁没有被金属化。
包括J形腿型端子8的第二SMD 3(cms#2)被焊接到由在第一绝缘层10和第三绝缘层12中从层C1形成的空腔20中。从该图中可以看出，这些空腔20的垂直壁22和出口处也没有被金属化。
可以是组装成“针脚浸入焊膏中”(腿穿过焊膏)的通孔技术元件型的第三SMD 3(cms#3)被焊接到由在第二绝缘层(11)、第五绝缘层(31)、第四绝缘层(30)和第三绝缘层(12)中从层C2形成的空腔20中。从该图中可以看出来，该空腔20的垂直壁22和底部21被金属化，但是其出口处没有被金属化(没有凸缘23)。
可以例如是BGA的第四SMD 3(cms#4)被焊接到由在第二绝缘层11和第五绝缘层31中从层C2形成的空腔20中。从该图可以看出来，这些空腔20的垂直壁22和底部21被金属化，但是其出口处没有被金属化(没有凸缘23)。

Claims (22)

1.一种电子板(1)的制造方法(S)，所述电子板(1)包括多层印刷电路(2)，所述印刷电路(2)包括由绝缘层成对隔开的至少四个导电层，包括：
-第一导电表层(C1)和第二导电表层(C2)，所述第一导电表层和所述第二导电表层分别附接在第一绝缘层(10)和第二绝缘层(11)上，所述第一导电表层(C1)为平坦的并且限定垂直于Z轴的平面(X；Y)，
-第一内部导电层(C3)和第二内部导电层(C4)，所述第一内部导电层和所述第二内部导电层分别在所述第一绝缘层(10)和所述第二绝缘层(11)之间延伸并且被第三绝缘层(12)隔开，至少所述第一内部导电层(C3)被处理以形成至少一个焊盘(4)，
所述制造方法(S)的特征在于，所述制造方法包括以下步骤：
-在所述第一导电表层(C1)和所述第一绝缘层(10)中，相对于所述第一内部导电层(C3)的焊盘(4)形成(S1，S4)第一空腔(20)，使得所述焊盘(4)的至少一部分被暴露，其中，所述第一空腔在所述平面(X；Y)上的面积至少等于0.04mm2，
-使用伴有助焊剂的金属合金(24)填充(S5)所述第一空腔(20)，
-将第一电子元件(3)相对于所述第一空腔(20)放置(S6)，
-对放置有所述第一电子元件(3)的所述印刷电路(2)进行热处理(S7)，以将伴有所述助焊剂的金属合金(24)转化为焊接点(5)，从而将所述第一电子元件(3)附接至所述印刷电路(2)。
2.根据权利要求1所述的制造方法(S)，其中，所述第一电子元件(3)包括至少一个端子，并且其中，所述制造方法包括在所述第一导电表层中形成(S1，S4)与所述第一电子元件包括的端子一样多的第一空腔(20)。
3.根据权利要求1所述的制造方法(S)，其中，将所述第一电子元件放置于所述第一导电表层(C1)上。
4.根据权利要求1所述的制造方法(S)，其中，使用以下技术中的至少一种形成(S1，S4)所述第一空腔(20)：表面光刻、激光钻孔、机械钻孔、机械切割。
5.根据权利要求1所述的制造方法(S)，还包括以下步骤：金属化(S2)所述第一空腔(20)，以在所述第一空腔(20)中沉积金属层(13)。
6.根据权利要求5所述的制造方法(S)，还包括附加步骤(S3)，其中，在填充(S5)所述第一空腔(20)的步骤之前，去除所述第一空腔(20)的所述金属层(13)的一部分。
7.根据权利要求6所述的制造方法(S)，其中，通过激光或机械切割或机械钻孔来进行部分去除(S3)所述金属层(13)。
8.根据权利要求1所述的制造方法(S)，其中，所述第一内部导电层(C3)包括附加的焊盘，以及所述制造方法(S)在所述热处理步骤之前还包括以下附加步骤：
-在所述第一绝缘层(10)中相对于所述附加的焊盘形成(S1，S4)第二空腔，使得所述附加的焊盘的至少附加部分被暴露，
-使用所述伴有助焊剂的金属合金(24)填充(S5)所述第二空腔，以及
-将第二电子元件相对于所述第二空腔放置(S6)，
所述填充(S5)所述第一空腔和所述第二空腔的步骤和放置(S6)所述第一电子元件(3)和所述第二电子元件的步骤同时执行。
9.根据权利要求1所述的制造方法(S)，还包括蚀刻所述第一导电表层(C1)的步骤。
10.根据权利要求1所述的制造方法(S)，其中，根据以下填充技术(S5)中的至少一种来填充所述第一空腔(20)：具有丝网印刷的丝网(7)的丝网印刷、不具有丝网印刷的丝网(7)的丝网印刷、喷射、穿过湍流波、在回流过程中浸泡或穿过金属合金浴、波峰焊接、手动焊接。
11.根据权利要求1所述的制造方法(S)，其中，所述第二内部导电层(C4)被处理以形成至少一个焊盘，所述制造方法(S)在所述热处理步骤(S7)之前还包括以下步骤：
-在所述第一绝缘层(10)和所述第三绝缘层(12)中，相对于所述第二内部导电层(C4)的焊盘形成(S1，S4)第三空腔，使得所述第二内部导电层(C4)的焊盘的至少一部分被暴露，
-使用所述伴有助焊剂的金属合金(24)填充(S5)所述第三空腔，以及
-将第三附加电子元件相对于所述第三空腔放置(S6)。
12.根据权利要求1所述的制造方法(S)，其中，所述第二内部导电层(C4)被处理以形成至少一个焊盘，所述制造方法(S)在所述热处理步骤之前还包括以下步骤：
-在所述第二导电表层(C2)和所述第二绝缘层(11)中，相对于所述第二内部导电层(C4)的焊盘形成(S1，S4)第四空腔，使得所述第二内部导电层(C4)的焊盘的至少一部分被暴露，
-使用所述伴有助焊剂的金属合金(24)填充(S5)所述第四空腔，以及
-将第四电子元件相对于所述第四空腔放置(S6)。
13.根据权利要求1所述的方法，在所述热处理步骤(S7)之前还包括以下步骤：将包括电绝缘材料的附加层施加在所述第一导电表层(C1)之上，所述第一空腔(20)被部分地形成在所述附加层中。
14.根据权利要求13所述的方法，其中，所述附加层的电绝缘材料具有沿所述Z轴的第一热膨胀系数，所述金属合金具有沿所述Z轴的第二热膨胀系数，并且其中，所述第一热膨胀系数大于所述第二热膨胀系数。
15.一种电子板(1)，所述电子板(1)包括多层印刷电路(2)，所述印刷电路(2)包括由绝缘层成对隔开的至少四个导电层，包括：
-第一导电表层(C1)和第二导电表层(C2)，所述第一导电表层和第二导电表层分别附接在第一绝缘层(10)和第二绝缘层(11)上，所述第一导电表层(C1)为平坦的并且限定垂直于Z轴的平面(X；Y)，
-第一内部导电层(C3)和第二内部导电层(C4)，所述第一内部导电层和所述第二内部导电层分别在所述第一绝缘层(10)和所述第二绝缘层(11)之间延伸并且被第三绝缘层(12)隔开，至少所述第一内部导电层(C3)被处理以形成至少一个焊盘(4)，
-第一空腔(20)，所述第一空腔形成在所述第一导电表层(C1)和所述第一绝缘层(10)中，所述第一空腔(20)使得至少一部分焊盘(4)暴露，其中，所述第一空腔在所述平面(X；Y)上的面积至少等于0.04mm2，以及
-包括至少一个端子(8)的第一表面安装电子元件(3)，所述第一表面安装电子元件(3)与所述第一导电表层(C1)相接触或相距一定距离，所述第一表面安装电子元件(3)的所述端子(8)通过焊接点(5)附接至所述第一空腔(20)中，
所述电子板包括与所述第一表面安装电子元件具有的端子一样多的第一空腔(20)。
16.根据权利要求15所述的电子板(1)，其中，所述第一空腔(20)包括金属化的金属层(13)。
17.根据权利要求16所述的电子板(1)，其中，所述第一空腔(20)被金属化的金属层(13)部分地覆盖。
18.根据权利要求15所述的电子板(1)，还包括：施加在所述第一导电表层(C1)上以及所述第一绝缘层(10)的至少部分被暴露的顶部的阻焊掩膜(17)，和/或施加在第一导电表层(C1)上以及在第一内部导电层(C3)的形成第一空腔(20)的区域上的金属涂饰层(18)。
19.根据权利要求15所述的电子板(1)，其中，所述第一表面安装电子元件(3)包括附加端子(8)，所述附加端子(8)通过焊接点被附接在所述第一导电表层(C1)上。
20.根据权利要求15所述的电子板(1)，其中，所述第二内部导电层(C4)被处理以形成至少一个焊盘，所述电子板(1)还包括：
-第二空腔，所述第二空腔在所述第一绝缘层(10)和所述第三绝缘层(12)中相对于所述第二内部导电层(C4)形成，以及
-包括至少一个端子的第二表面安装电子元件，所述第二表面安装电子元件与所述第一导电表层(C1)相接触或相距一定距离，所述第二表面安装电子元件的端子通过焊接点被附接至第二空腔中。
21.根据权利要求15所述的电子板(1)，其中，所述第一表面安装电子元件(3)还包括附加端子(8)，所述第二内部导电层(C4)被处理以形成至少一个焊盘，所述电子板(1)还包括附加空腔，该附加空腔在所述第一绝缘层(10)和所述第三绝缘层(12)中相对于所述第二内部导电层(C4)的焊盘形成，所述第一表面安装电子元件(3)的附加端子(8)通过焊接点附接至所述附加空腔的所述焊盘上。
22.根据权利要求15所述的电子板(1)，其中，所述第二内部导电层(C4)被处理以形成至少一个焊盘，所述电子板(1)还包括：
-第四空腔，所述第四空腔在所述第二导电表层(C2)和所述第二绝缘层(11)中相对于所述第二内部导电层(C4)形成，以及
-包括至少一个端子的第四表面安装电子元件，所述第四表面安装电子元件与所述第二导电表层(C2)相接触或相距一定距离，所述第四表面安装电子元件的端子通过焊接点被附接至所述第四空腔中。
CN201880055717.2A 2017-07-13 2018-07-13 包括焊接在埋入式焊盘上的smd的电子板 Active CN111052884B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1756697 2017-07-13
FR1756697A FR3069127B1 (fr) 2017-07-13 2017-07-13 Carte electronique comprenant des cms brases sur des plages de brasage enterrees
PCT/EP2018/069153 WO2019012139A1 (fr) 2017-07-13 2018-07-13 Carte électronique comprenant des cms brasés sur des plages de brasage enterrées

Publications (2)

Publication Number Publication Date
CN111052884A CN111052884A (zh) 2020-04-21
CN111052884B true CN111052884B (zh) 2021-04-13

Family

ID=60080969

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880055717.2A Active CN111052884B (zh) 2017-07-13 2018-07-13 包括焊接在埋入式焊盘上的smd的电子板

Country Status (6)

Country Link
US (1) US11284519B2 (zh)
EP (1) EP3653026A1 (zh)
CN (1) CN111052884B (zh)
FR (1) FR3069127B1 (zh)
IL (1) IL271970B (zh)
WO (1) WO2019012139A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020060837A1 (en) * 2018-09-20 2020-03-26 Applied Materials, Inc. Systems and methods for improving within die co-planarity uniformity
FR3093270B1 (fr) 2019-02-25 2021-11-05 Safran Electronics & Defense Superposition de composants électroniques avec insertion dans des cavités
FR3093271B1 (fr) 2019-02-25 2021-11-05 Safran Electronics & Defense Carte électronique comprenant des composants dans des cavités et des plages de brasage partagées
US11999014B2 (en) * 2019-11-22 2024-06-04 Medtronic, Inc. Laser cutting system
FR3114214B1 (fr) 2020-09-15 2023-03-24 Safran Electronics & Defense Carte électronique comprenant des composants enterrés dans des cavités
FR3114215B1 (fr) 2020-09-15 2023-05-26 Safran Electronics & Defense Carte électronique comprenant des composants enterrés dans des cavités

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4243356A1 (de) * 1992-12-21 1994-06-23 Siemens Ag Bestückungsverfahren für eine Leiterplatte
JPH0715122A (ja) * 1993-06-23 1995-01-17 Matsushita Electric Ind Co Ltd 接合用フィルム構体および電子部品実装方法
US6148512A (en) * 1996-04-22 2000-11-21 Motorola, Inc. Method for attaching an electronic device
US7156361B1 (en) * 1999-09-02 2007-01-02 Micron Technology, Inc. Method and apparatus for forming metal contacts on a substrate
KR100509058B1 (ko) * 2000-04-11 2005-08-18 엘지전자 주식회사 인쇄회로기판의 제조방법
US6744135B2 (en) * 2001-05-22 2004-06-01 Hitachi, Ltd. Electronic apparatus
JP3910379B2 (ja) * 2001-06-12 2007-04-25 インターナショナル・ビジネス・マシーンズ・コーポレーション ボール・グリッド・アレイ・モジュール用の多層基板の製造方法
US7070207B2 (en) * 2003-04-22 2006-07-04 Ibiden Co., Ltd. Substrate for mounting IC chip, multilayerd printed circuit board, and device for optical communication
US7155821B1 (en) 2004-06-30 2007-01-02 Emc Corporation Techniques for manufacturing a circuit board having a countersunk via
JP4528062B2 (ja) * 2004-08-25 2010-08-18 富士通株式会社 半導体装置およびその製造方法
JP5082321B2 (ja) * 2006-07-28 2012-11-28 大日本印刷株式会社 多層プリント配線板及びその製造方法
TWI334202B (en) * 2006-12-14 2010-12-01 Ase Electronics Inc Carrier and manufacturing process thereof
TWI344680B (en) * 2007-04-02 2011-07-01 Siliconware Precision Industries Co Ltd Sensor-type semiconductor device and manufacturing method thereof
JP5032187B2 (ja) * 2007-04-17 2012-09-26 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
TW200906263A (en) * 2007-05-29 2009-02-01 Matsushita Electric Ind Co Ltd Circuit board and method for manufacturing the same
US7893527B2 (en) * 2007-07-24 2011-02-22 Samsung Electro-Mechanics Co., Ltd. Semiconductor plastic package and fabricating method thereof
US20090096098A1 (en) * 2007-10-15 2009-04-16 Advanced Chip Engineering Technology Inc. Inter-connecting structure for semiconductor package and method of the same
JP5125470B2 (ja) * 2007-12-13 2013-01-23 富士通株式会社 配線基板及びその製造方法
US20090301771A1 (en) * 2008-06-04 2009-12-10 Shozo Ochi Conductive bump, method for forming the same, and electronic component mounting structure using the same
TWI392404B (zh) * 2009-04-02 2013-04-01 Unimicron Technology Corp 線路板及其製作方法
US8519270B2 (en) * 2010-05-19 2013-08-27 Unimicron Technology Corp. Circuit board and manufacturing method thereof
WO2012053728A1 (en) * 2010-10-20 2012-04-26 Lg Innotek Co., Ltd. Printed circuit board and method for manufacturing the same
US8735739B2 (en) * 2011-01-13 2014-05-27 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US20120229990A1 (en) * 2011-03-08 2012-09-13 Ibiden Co., Ltd. Multilayer printed wiring board and method for manufacturing multilayer printed wiring board
US20120247818A1 (en) * 2011-03-29 2012-10-04 Ibiden Co., Ltd. Printed wiring board
US9258897B2 (en) * 2011-07-22 2016-02-09 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP5800674B2 (ja) * 2011-10-25 2015-10-28 日本特殊陶業株式会社 配線基板及びその製造方法
US9293426B2 (en) * 2012-09-28 2016-03-22 Intel Corporation Land side and die side cavities to reduce package Z-height
TWI473552B (zh) * 2012-11-21 2015-02-11 Unimicron Technology Corp 具有元件設置區之基板結構及其製程
CN103857209A (zh) * 2012-11-28 2014-06-11 宏启胜精密电子(秦皇岛)有限公司 多层电路板及其制作方法
US20140158414A1 (en) * 2012-12-11 2014-06-12 Chris Baldwin Recessed discrete component mounting on organic substrate
JP5583828B1 (ja) * 2013-08-05 2014-09-03 株式会社フジクラ 電子部品内蔵多層配線基板及びその製造方法
JP2015046450A (ja) * 2013-08-28 2015-03-12 イビデン株式会社 プリント配線板
DE102013219642A1 (de) * 2013-09-27 2015-04-02 Siemens Aktiengesellschaft Verfahren zum Diffusionslöten unter Ausbildung einer Diffusionszone als Lötverbindung und elektronische Baugruppe mit einer solchen Lötverbindung
JP2015072984A (ja) * 2013-10-02 2015-04-16 イビデン株式会社 プリント配線板、プリント配線板の製造方法、パッケージ−オン−パッケージ
JP6503687B2 (ja) * 2014-10-23 2019-04-24 イビデン株式会社 プリント配線板
KR102380304B1 (ko) * 2015-01-23 2022-03-30 삼성전기주식회사 전자부품 내장 기판 및 그 제조방법
KR20160099381A (ko) * 2015-02-12 2016-08-22 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
KR102340053B1 (ko) * 2015-06-18 2021-12-16 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
US9865568B2 (en) * 2015-06-25 2018-01-09 Intel Corporation Integrated circuit structures with recessed conductive contacts for package on package
KR102333091B1 (ko) * 2015-06-26 2021-12-01 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
TWI595812B (zh) * 2016-11-30 2017-08-11 欣興電子股份有限公司 線路板結構及其製作方法

Also Published As

Publication number Publication date
CN111052884A (zh) 2020-04-21
US20200170121A1 (en) 2020-05-28
FR3069127B1 (fr) 2019-07-26
IL271970A (en) 2020-02-27
IL271970B (en) 2021-05-31
WO2019012139A9 (fr) 2019-04-25
WO2019012139A1 (fr) 2019-01-17
US11284519B2 (en) 2022-03-22
FR3069127A1 (fr) 2019-01-18
EP3653026A1 (fr) 2020-05-20

Similar Documents

Publication Publication Date Title
CN111052884B (zh) 包括焊接在埋入式焊盘上的smd的电子板
CN111034375B (zh) 将电子元件附接至印刷电路的方法
KR101046077B1 (ko) 부품 내장 배선판, 부품 내장 배선판의 제조 방법
JP2005322915A (ja) 構成要素の表面実装アタッチメント
JP4265607B2 (ja) 積層型電子部品および積層型電子部品の実装構造
JP6189592B2 (ja) 部品組込み型印刷回路基板及びその製造方法
JP6677318B2 (ja) 電子モジュールおよび電子モジュールの製造方法
US20120152606A1 (en) Printed wiring board
KR100834486B1 (ko) 전자 부품 장착용 프린트 배선 기판 및 그 제조 방법 및반도체 장치
US7910156B2 (en) Method of making circuitized substrate with selected conductors having solder thereon
JP2002094242A (ja) プリント多層基板の層間接続用材料およびこれを用いたプリント多層基板の製造方法
KR20110040756A (ko) 프린트 배선판, 프린트 배선판의 제조 방법 및 전자 기기
JP2011254050A (ja) プリント基板の製造方法
JP2004134424A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP5958558B2 (ja) 樹脂多層基板
JP2011061010A (ja) 部品内蔵モジュールの製造方法
JP4396839B2 (ja) キャビティ構造プリント配線板とその製造方法及び実装構造
JP3965148B2 (ja) 電子部品実装用プリント配線基板およびその製造方法ならびに半導体装置
CA1131746A (en) Circuit board with mounted components and method for manufacture
JPH0491489A (ja) プリント配線基板
KR20140027070A (ko) 표면 실장 장치 제조 방법과 해당 표면 실장 장치
JP2006173389A (ja) 表面実装部品を搭載した回路基板の製造方法
RU2603130C1 (ru) Способ изготовления многослойной печатной платы
JPH03241813A (ja) チップ型電子部品の外装方法
JP2006049457A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant