JP3965148B2 - 電子部品実装用プリント配線基板およびその製造方法ならびに半導体装置 - Google Patents

電子部品実装用プリント配線基板およびその製造方法ならびに半導体装置 Download PDF

Info

Publication number
JP3965148B2
JP3965148B2 JP2003407811A JP2003407811A JP3965148B2 JP 3965148 B2 JP3965148 B2 JP 3965148B2 JP 2003407811 A JP2003407811 A JP 2003407811A JP 2003407811 A JP2003407811 A JP 2003407811A JP 3965148 B2 JP3965148 B2 JP 3965148B2
Authority
JP
Japan
Prior art keywords
wiring pattern
filled via
plating
wiring board
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003407811A
Other languages
English (en)
Other versions
JP2005167154A (ja
Inventor
裕 井口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Mining and Smelting Co Ltd
Original Assignee
Mitsui Mining and Smelting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Mining and Smelting Co Ltd filed Critical Mitsui Mining and Smelting Co Ltd
Priority to JP2003407811A priority Critical patent/JP3965148B2/ja
Priority to US10/991,921 priority patent/US7377032B2/en
Priority to TW093135626A priority patent/TWI335781B/zh
Priority to KR1020040095296A priority patent/KR100834486B1/ko
Priority to CNA2004100914108A priority patent/CN1620224A/zh
Publication of JP2005167154A publication Critical patent/JP2005167154A/ja
Application granted granted Critical
Publication of JP3965148B2 publication Critical patent/JP3965148B2/ja
Priority to US11/950,436 priority patent/US20080089046A1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)

Description

本発明は、IC、LSIなどの半導体チップと、コンデンサー、レジスターなどの受動部品とを1つのプリント配線基板の両面上に実装することができる電子部品実装用プリント配線基板(例えばTAB(Tape Automated Bonding)テープ、COF(Chip On Film)、CSP(Chip Size Package)、BGA(Ball Grid Array)のような電子部品実装用フィルムキャリアテープ、FPC(Flexible Printed Circuit)およびリジッドな基板を用いたPWB(Printed Wiring Board)など)およびその製造方法、ならびに該電子部品実装用プリント配線基板を用いて形成した半導体装置に関する。
電子部品をパーソナルコンピュータや携帯電話の液晶装置、プリンタ用などに実装する際に各種のプリント配線基板が使用されている。これらのプリント配線基板は、ポリイミドフィルムのようなフレキシブルな、あるいはガラスエポキシのようなリジッドな絶縁フィルムの少なくとも一方の面に導電性金属層を形成し、次いでこの導電性金属層上に感光性樹脂を塗布し、この感光性樹脂を感光することにより所望のパターンを形成し、この感光された感光樹脂をマスキング材として導電性金属層をエッチングすることにより、導電性金属からなる配線パターンを形成し、次いで、実装する電子部品と接触する端子(インナーリード)部分およびこの端子と接続し、外部と接続するための端子(アウターリード)部分を残して配線パターン上にソルダーレジストを塗布、硬化し、インナーリードおよびアウターリードに錫などのメッキを施すことにより製造されている。
こうして製造された電子部品実装用プリント配線基板のインナーリードに、半導体チップに形成されたバンプ電極が当接するように載置し、ボンディングツールなどを用いてバンプ電極とインナーリードとを電気的に接続することにより、プリント配線基板に電子部品を実装する。
最近では、プリント配線基板上にIC、LSIのような半導体チップとともに、コンデンサー、レジスターのような受動部品などを1つのプリント配線基板上に実装した半導体装置が使用されている(例えば特許文献1を参照)。
電子機器の小型化、軽量化に伴って電子部品の実装密度の向上が要望されているが、このような半導体装置では、実装密度を上げようとすると実装部品間の配線が交差してしまうため結線できない。こうした問題点を解決するために、例えば絶縁フィルムの両面に配線パターンを形成し、両面のパターンをビアを通じて結線して立体交差するようにした、いわゆる2メタルTABテープ、2メタルFPCのような両面プリント配線基板が使用されている。
特開2003−124601号公報
しかし、両面プリント配線基板では、その製造工程において片面ずつ配線パターンを形成するためコストが増加する。このため、配線パターンを絶縁フィルムの片面側だけに形成し、結線の交差が避けられない実装部品については、ビアを通じて配線パターンを形成した面とは反対側の面に実装して実装密度を上げるという方法が考えられる。
ところが、配線パターン形成のためのエッチング処理工程において、あるいは錫メッキ、金メッキなどのメッキ処理工程において、フィルドビアと絶縁フィルムとの間隙にエッ
チング液やメッキ液あるいはこれらの洗浄液が浸入し、後工程においてこの間隙から酸性のメッキ液等が滲み出したり、半導体チップのボンディングなどにおいて熱が加わるとこれらの残留液が気化膨張して小爆発が起きるといった問題が生じてしまう。
本発明は、上記した従来技術における問題点を解決するために為されたものであり、絶縁フィルムの片面に配線パターンが形成され、フィルドビアを通じて配線パターンが形成された面とは反対側の面にも電子部品を実装可能な電子部品実装用プリント配線基板を得るに際して、フィルドビアと絶縁フィルムとの間隙にエッチング液やメッキ液等の湿式処理液が浸入することのない電子部品実装用プリント配線基板およびその製造方法ならびに該プリント配線基板を用いて形成された半導体装置を提供することを目的としている。
上記した目的を達成するために、本発明の電子部品実装用プリント配線基板は、
絶縁フィルムの片面に導電性金属からなる配線パターンが形成された電子部品実装用プリント配線基板であって、
少なくとも、前記電子部品実装用プリント配線基板が、
絶縁フィルムと、
前記絶縁フィルムの一方側面に設けられた配線パターンと、
前記フィルムと配線パターンとを貫通した孔にインプラント用導電材を充填することで、一方の露出端部が前記配線パターンと接続されるフィルドビアと、
前記フィルドビアの他方の露出端部に、予め前記フィルドビアと前記絶縁フィルムの境界をメッキレジストで覆ってから、前記フィルドビアの他方の露出端部の中央部に設けられた端子メッキ層と、
から構成されていることを特徴としている。前記端子メッキ層は、前記フィルドビアの露出端部における中央部に形成された被せメッキ層の表面に形成されていてもよい。
本発明の電子部品実装用プリント配線基板は、前記フィルドビアの配線パターン側の露出端部に、少なくともフィルドビアと配線パターンとの境界を覆うように被せメッキ層が形成されていることを特徴としている。
本発明の半導体装置は、上記の電子部品実装用プリント配線基板を用いて形成されていることを特徴としている。この半導体装置には、半導体チップおよび/または受動部品を、配線パターンが形成された面とは反対側の面にも実装することができる。
本発明の半導体装置は、前記半導体チップおよび/または受動部品が接合された前記フィルドビアの端部における、前記端子メッキ層が形成された中央部の外周側が、少なくとも該フィルドビアと絶縁フィルムとの境界を覆うように半田で被覆されていることを特徴としている。
本発明の電子部品実装用プリント配線基板の製造方法は、絶縁フィルムの片面に導電性金属からなる配線パターンが形成された電子部品実装用プリント配線基板の製造方法であって、
絶縁フィルムと、配線パターンもしくは該配線パターンを形成するための導電性金属層とを穿孔するとともにインプラント用導電材を充填してフィルドビアを形成する工程と、
前記フィルドビアの前記配線パターンもしくは導電性金属層が形成された側とは反対側の露出端部において、少なくともフィルドビアと絶縁フィルムとの境界にメッキレジストを形成する工程と、
前記メッキレジストが形成されたフィルドビアの露出端部に端子メッキを行う工程と、
前記メッキレジストを除去する工程とを含むことを特徴としている。
本発明の電子部品実装用プリント配線基板の製造方法は、前記フィルドビアの配線パターン側もしくは導電性金属層側の露出端部に、少なくともフィルドビアと配線パターンもしくは導電性金属層との境界を覆う被せメッキを行うことを特徴としている。
本発明の電子部品実装用プリント配線基板は、フィルドビアと絶縁フィルムとの間隙にエッチング液やメッキ液等の湿式処理液およびそれらの洗浄水が浸入することを防止することができるため、品質の良い半導体装置を歩留まり良く得ることができる。
本発明の半導体装置は、片面にのみ配線パターンが形成され、かつ両面に電子部品を実装できるため、低コストで製造可能であるとともに実装密度が高い。また、半導体チップと接続されたフィルドビアの露出端部の周縁部と絶縁フィルムとを半田で被覆することにより、インプラント材がビアから抜き出ないように補強される。
本発明の電子部品実装用プリント配線基板の製造方法によれば、フィルドビアと絶縁フィルムとの間隙にエッチング液やメッキ液等の湿式処理液およびそれらの洗浄水が浸入することを防止することができる。
以下、本発明について図面を参照しながら詳細に説明する。本発明の方法により得られる電子部品実装用プリント配線基板は、TAB(Tape Automated Bonding)テープ、COF(Chip On Film)、CSP(Chip Size Package)、BGA(Ball Grid Array)などの電子部品実装用フィルムキャリアテープ、FPC(Flexible Printed Circuit)およびリジッドな基板を用いたPWB(Printed Wiring Board)を含み、主に、1つのプリント配線基板上にIC、LSIのような半導体チップとともにコンデンサー、レジスターのような受動部品などを実装するためのものであり、長尺状、シート状あるいは板状の絶縁フィルムの片面に、導電性金属からなる配線パターンが絶縁フィルムの長手方向にあるいは幅方向にも複数形成されている。
図1は本発明の電子部品実装用プリント配線基板の一部を示した断面図である。このように、半導体チップ、受動部品などが実装される絶縁フィルム2の片面には配線パターン3が形成されている。電子部品実装用プリント配線基板1の所定位置には、絶縁フィルム2と配線パターン3とを貫通した孔にインプラント用導電材を充填したフィルドビア4が形成され、このフィルドビア4を通じて配線パターン3が形成された面とは反対側の面にも電子部品が実装される。6は、少なくともフィルドビア4と配線パターン3との境界を覆うように導電性金属をメッキした被せメッキ層、8はソルダーレジスト層である。
フィルドビア4の一方の露出端部は配線パターン3と電気的に接続されている。その他方の露出端部の中央部には、例えば錫メッキなどの端子メッキが施された端子メッキ層5が形成されている。この部分に半導体チップなどの端子が接続される。
本発明で使用される絶縁フィルム2は、エッチングする際に酸などと接触することから、こうした薬品に侵されない耐薬品性、および、ボンディングする際の加熱によっても変質しないような耐熱性を有していることが望ましい。この絶縁フィルム2を形成する素材の例としては、ガラスエポキシ、ビスマレイミド−トリアジン、ポリエステル、液晶ポリマー、ポリアミドおよびポリイミドなどを挙げることができる。特に本発明では、ポリイミドからなる可撓性のフィルムを用いることが好ましい。
このポリイミド樹脂の例としては、ピロメリット酸2無水物と芳香族ジアミンとから合成される全芳香族ポリイミド、ビフェニルテトラカルボン酸2無水物と芳香族ジアミンとから合成されるビフェニル骨格を有する全芳香族ポリイミドを挙げることができる。本発明で使用可能な絶縁フィルム2の厚さは、通常は12.5〜125μm、好ましくは25〜75μmである。
このような絶縁フィルム2には、フィルムキャリアテープの場合、スプロケットホール、スリットなどの必要な貫通孔をパンチング装置などにより形成することができる。
配線パターン3は、絶縁フィルム2の一方の表面に積層した導電性金属層に感光性樹脂を塗布し、この感光性樹脂を感光することにより所望のパターンを形成し、この感光された感光樹脂をマスキング材として、導電性金属層をエッチングすることにより形成される。マスキング材はアルカリ洗浄などにより除去される。また、セミアディティブ法等によってパターンを形成することもできる。このような配線パターン形成はビアに導電性金属をインプラントする前に行ってもよいし、あるいは後述するメッキレジストを形成して被せメッキを施した後に行ってもよい。
配線パターン3は、導電性を有する金属からなり、その例としては、銅、アルミニウムなどを挙げることができる。上記の導電性金属層は、例えば電解銅箔または圧延銅箔を貼着するか、あるいは粗面化処理した絶縁フィルムの表面にスパッタリングなどにより金属蒸着層を形成した後、電解銅メッキなどにより銅を厚付けして得ることができる。配線パターン形成後には、導電性の配線の酸化防止等を目的として、配線パターン前面に無電解錫メッキを施してもよい。
フィルドビア4は、例えば、ポンチが形成された上型と、このポンチに対応する位置にダイス孔が形成された下型とを備えた金型を用いてプレスにより形成することができる(特許第3250988号明細書を参照)。すなわち、図2に示したように、配線パターン3が形成された絶縁フィルム2上に(導電性金属層が絶縁フィルム2上に積層されたパターン形成前の積層体であってもよい)、銅などのインプラント用導電材からなる導電性金属シート11を重ね合わせて下型12に供給し(図2(a))、次いで上型13を下降させてポンチ13aによって導電性金属シート11と絶縁フィルム2とを打ち抜く(図2(b))。
この際、上型13のストロークはポンチ13aの下端が導電性金属シート11の下面とほぼ一致するまで下降し、それ以上は下降しないで導電性シート11のみを貫通するように制御される。これにより、絶縁フィルム2はポンチ13aによって下方に押された導電性シート11の小片によって打ち抜かれ、打ち抜き孔が形成されると同時にこの小片が打ち抜き孔に位置し、フィルドビア4が形成される。次いで上型13を上昇させ、導電性金属シート11が取り外される。なお、絶縁フィルム2と配線パターン3(導電性金属層)を事前にポンチで打ち抜いておき、次いで導電性シート11を重ね合わせ、その空いたビアに導電性シート11の小片をポンチで打ち抜き充填することもできる。
フィルドビア4は、上記のような金型で絶縁フィルム2を打ち抜いて貫通孔を形成し、次いで、この貫通孔に対応する開口部を有するメタルマスクとスキージとを用いたスクリーン印刷法により、導電性ペーストを貫通孔に押し込むことによっても形成することができる。また、銅箔面上に形成した円錐状等の突起を絶縁フィルム2に貫通させることによっても形成することができる。
このようなフィルドビア4の断面方向の幅は、通常は20〜2000μm、好ましくは70〜1000μmであり、さらに好ましくは80〜200μmである。また、フィルドビアの水平方向の断面形状は任意であり、例えば丸、楕円、四角および六角等の角形状などのいずれであってもよい。
フィルドビアにおける配線パターンもしくは導電性金属層が形成された側とは反対側の露出端部には、錫メッキ、金メッキなどの端子メッキが施されるが、この際に使用される錫メッキ液、金メッキ液などのメッキ液がフィルドビアと絶縁フィルムとの間隙に浸入し
たり、あるいはエッチング液などの他の酸性の湿式処理液が浸入することを防止するために、図3〜5に示したようにフィルドビア4と絶縁フィルム2との境界にメッキレジスト7を形成する。
メッキレジスト7は、スクリーン印刷などの方法により所定位置に塗布され、メッキ液などがフィルドビア4と絶縁フィルム2との間隙に浸入することを防止するために、少なくともフィルドビア4と絶縁フィルム2との境界を覆うように、且つ端子メッキのためにフィルドビア4の端部表面を一部残すように任意の形状に形成される。通常は、メッキレジスト7で囲われた内側に端子メッキのためのフィルドビア端部が露出するように形成される。例えばフィルドビア4の断面が円状である場合にはメッキレジスト7はドーナツ型に形成される。
メッキレジストとしては、例えばスクリーン印刷が可能な市販の各種のレジストが使用できるが、メッキ液やエッチング液等の酸性の湿式処理液およびそれらの洗浄水による処理時などに溶解しないものを選択する必要がある。メッキレジストは湿式工程が終了した後、例えば端子メッキした後に除去される。
被せメッキ層6は、配線パターン3と同種の導電性金属、例えば銅を電解メッキもしくは無電解メッキにより配線パターン3上もしくは導電性金属層の表面に形成したものであり、これによりフィルドビア4と配線パターン3もしくは導電性金属層との境界を確実に封止する。この被せメッキ層6の厚さは、通常は0.1〜20μm、好ましくは1〜6μmである。被せメッキ層6の厚さを均一にするためには、被せメッキ層6を形成後に配線パターン3を形成する手順の製造方法がよい。
以下、本発明における電子部品実装用配線基板の製造方法の一例について工程順に説明する。最初に、前述した方法によって、絶縁フィルム2と、エッチングにより配線パターン3を形成するための導電性金属層3’とを穿孔するとともにインプラント用導電材を充填してフィルドビア4を形成する(図3)。この際、図2に示した導電性金属シート11を用いた方法によりフィルドビア4を形成する場合には、図6(a)に示したように、複数形成された各フィルドビアに対応する位置にポンチが設けられた、かしめ用ポンチ14をフィルドビア4の導電性金属層3’側の端部に打ち込むことによりこの端部を外方に押し広げるか、あるいは、図6(b)に示したように、貫通孔からやや突出したインプラント用導電材をかしめて端部にかしめ部15を形成することによって、フィルドビア4と導電性金属層3’との接続を確実にするとともに、これらの境界に錫メッキ液、金メッキ液などの湿式処理液が浸入することを防止することが好ましい。
次いで、図3に示したように、フィルドビア4に対応する位置に孔部が形成されたメタルマスクを絶縁フィルムの上方に配置し、メタルマスク上にスキージを移動させてレジスト塗布液をフィルドビア4上に押し出す方法などによって、フィルドビア4の導電性金属層3’が形成された側とは反対側の端部に、フィルドビア4と絶縁フィルム2との境界を覆うように、且つその内側に端子メッキのためのフィルドビア端部が露出するようにメッキレジスト7を形成する。
メッキレジスト7を形成した後、導電性金属層3’の表面に電解銅メッキもしくは無電解銅メッキを施して被せメッキ層6を形成する。この時、配線パターン面とは反対側にあるフィルドビア端部のインプラント材露出端部にも銅がメッキされる。次いで、導電性金属層3’から配線パターンをフォトリソグラフ法により形成し、必要に応じて配線パターン全面に無電解錫メッキにより錫メッキを施す。
なお、端子メッキ処理前には一般に、配線パターン保護のため、端子部を除いてソルダ
ーレジストが塗布、硬化される。図4に、配線パターン3上に被せメッキ層6が形成されるとともにその上にソルダーレジスト層8が形成された状態を示す。
次いで、図5に示したように、配線パターン3上のソルダーレジスト層8で覆われていない所定位置と、メッキレジスト7で囲われた内側に露出したフィルドビア4の端部表面にある被せメッキ層6上に、リード部分と半導体チップなどの端子との間で共晶物を形成するなどして安定した接合性を与える目的で、錫メッキなどの端子メッキ層5を形成する。
ここで形成する端子メッキ層5は、この後のボンディング工程に対応するように種々選択することができる。例えばここで形成可能なメッキの例としては、錫メッキ、金メッキ、鉛フリー半田メッキ、ニッケルメッキ、および、これらの複合メッキ層を挙げることができる。メッキ処理には、条件に応じて電解メッキ、無電解メッキのいずれを選択してもよい。ここで形成されるメッキ層の厚さは、通常は0.1〜10μm、好ましくは0.2〜7μmである。必要に応じて、錫メッキ層の表面に金バンプを形成してもよい。
端子メッキ層5を形成した後、メッキレジスト7をアルカリ洗浄などにより除去することにより、本発明の電子部品実装用プリント配線基板が製造される。次いで配線パターン3上に半導体チップと受動部品を実装し、配線パターン3が形成された面とは反対側の面においてもメッキ処理部に半導体チップおよび受動部品の端子を接続して実装され、こうして半導体装置が製造される。
なお、図7に示したように、半導体チップ9が接合されたフィルドビア4の端部における、端子メッキ層5が形成された中央部の外周側を少なくともフィルドビア4と絶縁フィルム2との境界を覆うように半田10、好ましくは鉛フリー半田で被覆することによって、インプラント材がビアから抜き出ないように補強することができる。
以下、実施例により本発明を説明するが、本発明はこれらの実施例に限定されるものではない。
厚さ38μmのポリイミドフィルムにスパッタリング法でNi合金のシード層を設け、その上に厚さ8μmの銅をメッキ法により積層した二層タイプのCOF基材を、図2に示した金型を用いて、銅シートをインプラント導電材として、一方の端部がポリイミドフィルム表面の銅層と接続されるようにフィルドビア(断面幅200μm)を50箇所に形成した。
レジストとして熱乾燥型メッキレジスト(商品名、MA−830、太陽インキ製造株式会社製)を用い、スクリーン印刷法によって、配線パターン面側とは反対側のフィルドビア上にその周囲のポリイミドフィルムとの境界に沿って、フィルドビアとポリイミドフィルムとの間隙を封止するように塗布し、乾燥してメッキレジストを形成した。次いで、電解銅メッキにより、フィルドビアと配線パターンとの境界を覆うように、インプラント材が埋め込まれた導電金属層(銅層)表面全面に被せ銅メッキを施すと同時に、その反対面にあるメッキレジストで囲われた内側に露出したフィルドビアの端部表面に被せ銅メッキを施した。
次いでこの被せ銅メッキされた導電金属層上にフォトレジストを塗布、乾燥し、パターンを形成したフォトマスクで露光し現像した後、酸性塩化銅水溶液を用いてエッチングして配線パターンを形成した。
得られた配線パターンの端子部分を除いた領域にソルダーレジストを塗布、硬化した後、ホウフッ化錫、アルカンスルホン酸、次亜燐酸等を含有する無電解メッキ浴により配線パターン上の端子部およびメッキレジストで囲まれた内側のフィルドビア端部の被せ銅メッキ表面に錫メッキを施した。次いで、形成された錫メッキの周囲のメッキレジストを除去した。
このようにして製造した電子部品実装用フィルムキャリアテープをリールに巻回した状態で常温にて5日間放置した後、配線パターン形成面とは反対側の端子部分を外観検査したが、腐食痕などの異常は検出されなかった。その後、このフィルムキャリアテープからフィルムキャリアの個片100個を切り出し、これらを順次300℃に加熱したホットプレートの上に10秒間載置したが、これらのフィルムキャリアについて特に異常は検出されなかった。
このように製造されたフィルムキャリアの配線パターンが形成された面側にはコンデンサーとレジスターとを実装し、それとは反対面側にある錫メッキを施したフィルドビア部にはICチップのバンプを接続し、樹脂封止して半導体装置を製造した。
厚さ25μmのポリイミドフィルムに厚さ12μmの電解銅箔を積層した基材フィルム上にフォトレジストを塗布、乾燥し、次いでパターンを形成したフォトマスクで露光し現像した後、酸性塩化銅水溶液を用いてエッチングして配線パターンを形成した。図2に示した金型を用いて、銅シートをインプラント導電材として、一方の端部が配線パターンと接続されるようにフィルドビア(断面幅200μm)を形成した。
実施例1で使用したのと同じレジストを用い、スクリーン印刷法によって、配線パターン面側とは反対側のフィルドビア上にその周囲のポリイミドフィルムとの境界に沿って、フィルドビアとポリイミドフィルムとの間隙を封止するように塗布し、乾燥してメッキレジストを形成した。次いで、電解銅メッキにより、配線パターンの表面に被せ銅メッキを施した。
次いで、配線パターンの端子部分を除いた領域にソルダーレジストを塗布、硬化した後、実施例1と同様に無電解メッキにより配線パターン上の端子部およびメッキレジストで囲まれた内側のフィルドビア端部表面に錫メッキを施した。
このようにして製造した電子部品実装用フィルムキャリアテープをリールに巻回した状態で常温にて5日間放置した後、配線パターン形成面とは反対側の端子部分を外観検査したが、腐食痕などの異常は検出されなかった。その後、このフィルムキャリアテープからフィルムキャリアの個片100個を切り出し、これらを順次300℃に加熱したホットプレートの上に10秒間載置したが、これらのフィルムキャリアについて特に異常は検出されなかった。
このように製造されたフィルムキャリアの配線パターンが形成された面側にはコンデンサーとレジスターとを実装し、それとは反対面側の錫メッキを施したフィルドビア部にはICチップのバンプを接続し、樹脂封止して半導体装置を製造した。
[比較例1]
メッキレジストを形成せずに錫メッキをした以外は実施例1と同様にして電子部品実装用フィルムキャリアテープを製造した。このフィルムキャリアテープからフィルムキャリアの個片100個を切り出し、実施例1と同様に外観検査を行ったところ、100個のうち4個に腐食痕が認められた。次いで、残りの96個を実施例1と同様にしてホットプレートの上に順次載置したところ、10個が水蒸気爆発と考えられる小爆発を起こした。
[比較例2]
メッキレジストを形成せずに錫メッキをした以外は実施例2と同様にして電子部品実装用フィルムキャリアテープを製造した。このフィルムキャリアテープからフィルムキャリアの個片100個を切り出し、実施例2と同様に外観検査を行ったところ、100個のうち2個に腐食痕が認められた。次いで、残りの98個を実施例2と同様にしてホットプレートの上に順次載置したところ、10個が水蒸気爆発と考えられる小爆発を起こした。
図1は、本発明の一実施形態による電子部品実装用プリント配線板の一部を示した断面図である。 図2は、金型を用いてフィルドビアを形成する工程を説明する図であり、図2(a)はポンチによるインプラント用導電材の充填前、図2(b)は充填後の状態を示している。 図3は、絶縁フィルムおよび導電性金属層を貫通して形成したフィルドビアの 絶縁フィルム側の端部にメッキレジストを形成した状態を示した断面図である。 図4は、図3の状態からさらに被せメッキを形成するとともに配線パターンを形成し、ソルダーレジストを塗布、硬化した状態を示した断面図である。 図5は、フィルドビア端部におけるメッキレジストの内側に端子メッキを形成した状態を示した断面図である。 図6(a)は、かしめ用ポンチをフィルドビアの配線パターン側の端部に打ち込んだ状態を示した図、図5(b)は、フィルドビアの配線パターン側の端部にかしめ部15を形成した状態を示した図である。 図7は、半導体チップが接合されたフィルドビアの端部に半田を被覆した状態を示した図である。
符号の説明
1 電子部品実装用プリント配線基板
2 絶縁フィルム
3 配線パターン
3’ 導電性金属層
4 フィルドビア
5 端子メッキ層
6 被せメッキ層
7 メッキレジスト
8 ソルダーレジスト層
9 半導体チップ
10 半田
11 導電性金属シート
12 下型
13 上型
13a ポンチ
14 かしめ用ポンチ
15 かしめ部

Claims (8)

  1. 絶縁フィルムの片面に導電性金属からなる配線パターンが形成された電子部品実装用プリント配線基板であって、
    少なくとも、前記電子部品実装用プリント配線基板が、
    絶縁フィルムと、
    前記絶縁フィルムの一方側面に設けられた配線パターンと、
    前記フィルムと配線パターンとを貫通した孔にインプラント用導電材を充填することで、一方の露出端部が前記配線パターンと接続されるフィルドビアと、
    前記フィルドビアの他方の露出端部に、予め前記フィルドビアと前記絶縁フィルムの境界をメッキレジストで覆ってから、前記フィルドビアの他方の露出端部の中央部に設けられた端子メッキ層と、
    から構成されていることを特徴とする電子部品実装用プリント配線基板。
  2. 前記端子メッキ層が、
    前記フィルドビアの露出端部における中央部に形成された被せメッキ層の表面に形成されていることを特徴とする請求項1に記載の電子部品実装用プリント配線基板。
  3. 前記フィルドビアの配線パターン側の露出端部に、少なくともフィルドビアと配線パターンとの境界を覆うように被せメッキ層が形成されていることを特徴とする請求項2に記載の電子部品実装用プリント配線基板。
  4. 請求項1〜3のいずれかに記載の電子部品実装用プリント配線基板を用いて形成されていることを特徴とする半導体装置。
  5. 半導体チップおよび/または受動部品が、
    配線パターンが形成された面とは反対側の面に実装されていることを特徴とする請求項4に記載の半導体装置。
  6. 前記半導体チップおよび/または受動部品が接合された前記フィルドビアの端部における、前記端子メッキ層が形成された中央部の外周側が、
    少なくとも該フィルドビアと絶縁フィルムとの境界を覆うように半田で被覆されていることを特徴とする請求項5に記載の半導体装置。
  7. 絶縁フィルムの片面に導電性金属からなる配線パターンが形成された電子部品実装用プリント配線基板の製造方法であって、
    絶縁フィルムと、配線パターンもしくは該配線パターンを形成するための導電性金属層とを穿孔するとともにインプラント用導電材を充填してフィルドビアを形成する工程と、
    前記フィルドビアの前記配線パターンもしくは導電性金属層が形成された側とは反対側の露出端部において、少なくともフィルドビアと絶縁フィルムとの境界にメッキレジストを形成する工程と、
    前記メッキレジストが形成されたフィルドビアの露出端部に端子メッキを行う工程と、
    前記メッキレジストを除去する工程とを含むことを特徴とする電子部品実装用プリント配線基板の製造方法。
  8. 前記フィルドビアの配線パターン側もしくは導電性金属層側の露出端部に、
    少なくともフィルドビアと配線パターンもしくは導電性金属層との境界を覆う被せメッキを行うことを特徴とする請求項7に記載の電子部品実装用プリント配線基板の製造方法。
JP2003407811A 2003-11-21 2003-12-05 電子部品実装用プリント配線基板およびその製造方法ならびに半導体装置 Expired - Fee Related JP3965148B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2003407811A JP3965148B2 (ja) 2003-12-05 2003-12-05 電子部品実装用プリント配線基板およびその製造方法ならびに半導体装置
US10/991,921 US7377032B2 (en) 2003-11-21 2004-11-18 Process for producing a printed wiring board for mounting electronic components
TW093135626A TWI335781B (en) 2003-11-21 2004-11-19 Printed wiring board for mounting electronic components, and production process thereof and semiconductor device
KR1020040095296A KR100834486B1 (ko) 2003-11-21 2004-11-19 전자 부품 장착용 프린트 배선 기판 및 그 제조 방법 및반도체 장치
CNA2004100914108A CN1620224A (zh) 2003-11-21 2004-11-22 安装电子元件的印刷线路板、其制作方法和半导体设备
US11/950,436 US20080089046A1 (en) 2003-11-21 2007-12-05 Printed Wiring Board for Mounting Electronic Components and Semiconductor Device Using Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003407811A JP3965148B2 (ja) 2003-12-05 2003-12-05 電子部品実装用プリント配線基板およびその製造方法ならびに半導体装置

Publications (2)

Publication Number Publication Date
JP2005167154A JP2005167154A (ja) 2005-06-23
JP3965148B2 true JP3965148B2 (ja) 2007-08-29

Family

ID=34729742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003407811A Expired - Fee Related JP3965148B2 (ja) 2003-11-21 2003-12-05 電子部品実装用プリント配線基板およびその製造方法ならびに半導体装置

Country Status (1)

Country Link
JP (1) JP3965148B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123425A (ja) * 2005-10-26 2007-05-17 Seiko Epson Corp 配線基板の製造方法
KR100990618B1 (ko) 2008-04-15 2010-10-29 삼성전기주식회사 랜드리스 비아홀을 갖는 인쇄회로기판 및 그 제조방법
JP2010021400A (ja) * 2008-07-11 2010-01-28 Mitsui Mining & Smelting Co Ltd 放熱特性に優れたプリント配線基板
JP2017199854A (ja) * 2016-04-28 2017-11-02 Tdk株式会社 貫通配線基板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114681A (ja) * 1998-10-01 2000-04-21 Ibiden Co Ltd プリント配線板及びその製造方法
JP3250988B2 (ja) * 1998-10-23 2002-01-28 株式会社鈴木 フィルド・ビアを有する樹脂シートの製造方法
JP2002344102A (ja) * 2001-05-17 2002-11-29 Shindo Denshi Kogyo Kk フレキシブル回路基板およびフレキシブル回路基板の製造方法
JP3850262B2 (ja) * 2001-10-25 2006-11-29 イビデン株式会社 半導体チップ
JP2003332716A (ja) * 2002-03-04 2003-11-21 Ngk Spark Plug Co Ltd 配線基板及び配線基板の製造方法

Also Published As

Publication number Publication date
JP2005167154A (ja) 2005-06-23

Similar Documents

Publication Publication Date Title
US20080089046A1 (en) Printed Wiring Board for Mounting Electronic Components and Semiconductor Device Using Same
CN1980541B (zh) 制造布线基板的方法和制造电子元件安装结构的方法
CN1980542A (zh) 制造布线基板的方法和制造电子元件安装结构的方法
WO2006046510A1 (ja) 多層プリント配線板及び多層プリント配線板の製造方法
US20150027750A1 (en) Wiring board
US20080185711A1 (en) Semiconductor package substrate
TWI449485B (zh) 印刷電路板及其製造方法
US20120152606A1 (en) Printed wiring board
US8186043B2 (en) Method of manufacturing a circuit board
CN102077701A (zh) 印刷电路板、印刷电路板的制造方法以及电子设备
US20090288293A1 (en) Metal core package substrate and method for manufacturing the same
JP3965148B2 (ja) 電子部品実装用プリント配線基板およびその製造方法ならびに半導体装置
JP4863076B2 (ja) 配線基板及びその製造方法
JP3854265B2 (ja) 電子部品実装用プリント配線基板およびその製造方法ならびに半導体装置
JP5942514B2 (ja) 半導体パッケージの製造方法及び半導体パッケージ
JP3829660B2 (ja) プリント基板の実装構造およびプリント基板実装構造の製造方法
KR100951574B1 (ko) 코어리스 패키지 기판의 솔더 형성 방법
JPH07326853A (ja) プリント配線板のボールバンプ形成方法
KR20140027070A (ko) 표면 실장 장치 제조 방법과 해당 표면 실장 장치
KR101154352B1 (ko) 임베디드 인쇄회로기판용 부재 및 그 제조 방법 및 임베디드 인쇄회로기판용 부재를 이용한 임베디드 인쇄회로기판 제조 방법
TWI461134B (zh) 載板結構及其製作方法
JP2001274204A (ja) 2メタル基板とbga構造
KR101197783B1 (ko) 매립형 인쇄회로기판 및 그 제조방법
KR101197782B1 (ko) 매립형 인쇄회로기판 및 그 제조방법
TWI594675B (zh) 電路板及其製作方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070306

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070522

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070525

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100601

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110601

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110601

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120601

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130601

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees