CN110931425B - 半导体器件制作方法 - Google Patents
半导体器件制作方法 Download PDFInfo
- Publication number
- CN110931425B CN110931425B CN201911310774.3A CN201911310774A CN110931425B CN 110931425 B CN110931425 B CN 110931425B CN 201911310774 A CN201911310774 A CN 201911310774A CN 110931425 B CN110931425 B CN 110931425B
- Authority
- CN
- China
- Prior art keywords
- opening
- wafer
- layer
- metal layer
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000002184 metal Substances 0.000 claims abstract description 102
- 229910052751 metal Inorganic materials 0.000 claims abstract description 102
- 230000008569 process Effects 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims description 37
- 238000005530 etching Methods 0.000 claims description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 238000004891 communication Methods 0.000 abstract description 2
- 235000012431 wafers Nutrition 0.000 description 86
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种半导体器件制作方法，包括：提供第一晶圆和第二晶圆；形成第一开孔，所述第一开孔贯穿部分厚度的所述第一介质层；将所述第一晶圆和所述第二晶圆键合，所述第一开孔位于所述第二金属层的上方；形成第二开孔，所述第二开孔与所述第一开孔连通。在所述第一晶圆和所述第二晶圆键合之前，预先形成第一开孔，所述第二开孔与所述第一开孔连通；如此一来，第一开孔位于键合后的所述第一晶圆和所述第二晶圆的较深位置，第一开孔通过预先形成，避免了现有技术中在上开孔的基础上再形成下开孔(深孔)，降低了工艺难度，确保用于金属层互连的第一开孔和第二开孔的形貌，提升半导体器件的性能。
Description
技术领域
本发明属于集成电路制造技术领域，具体涉及一种半导体器件制作方法。
背景技术
TSV(Through Silicon Via，硅通孔)技术是通过在芯片与芯片之间，晶圆和晶圆之间制造垂直导通，实现芯片之间互连的新技术，其能在三维方向使得堆叠密度更大。
TSV技术中，如图1和图2所示，上下键合的晶圆常采用TSV嵌套孔结构实现上晶圆金属层A3与下晶圆金属层B3互连，这种TSV嵌套孔包括纵向连通的上开孔11、中开孔13和下开孔12，其中下开孔12为深孔。通过在TSV嵌套孔中填充金属层14实现上晶圆金属层A3与下晶圆金属层B3的互连，这种TSV嵌套孔结构能在很大程度上解决键合后的晶圆金属互连的需求。但是，这种TSV嵌套孔结构在实际应用中的局限性也日益突出。
上晶圆A用于制作功能器件通常有一定的厚度，例如该厚度大于10um甚至是50um时，下开孔12(深孔)是在上开孔11中填充光阻之后曝光并刻蚀形成，上晶圆A有一定的厚度意味着上开孔11较深，在后续形成下开孔12时需在上开孔内填充光阻，势必导致填充上开孔的光阻较厚，由于上开孔11的存在以及光阻较厚的缘故，如何在上开孔11中曝光以及刻蚀形成下开孔12(深孔)是一个工艺难点，即便使用直接刻蚀的方式，由于刻蚀速率随着深度的增加逐渐降低的原因，因此较难形成预定深度的下开孔12，也很难保证下开孔12的侧壁得到足够的保护。
发明内容
本发明的目的在于提供一种半导体器件制作方法，降低工艺难度，确保用于金属层互连的第一开孔和第二开孔的形貌，提升半导体器件的性能。
本发明提供一种半导体器件制作方法，包括：
提供第一晶圆和第二晶圆，所述第一晶圆包括第一衬底、位于所述第一衬底上的第一介质层、嵌设于所述第一介质层中的第一金属层；所述第二晶圆包括第二衬底、位于所述第二衬底上的第二介质层和嵌设于所述第二介质层中的第二金属层；
从所述第一介质层预设位置开口形成第一开孔，所述第一开孔终止于所述第一介质层内；将所述第一晶圆和所述第二晶圆键合，所述第一介质层面向所述第二介质层，所述第一开孔位于所述第二金属层的上方；
从所述第一衬底开口形成第二开孔，所述第二开孔至少贯穿所述第一衬底，所述第二开孔在所述第一金属层上的投影至少部分位于所述第一金属层上，所述第二开孔与所述第一开孔连通；
暴露所述第二开孔下方的所述第一金属层和所述第一开孔下方的所述第二金属层；以及，
形成互连层，所述互连层通过所述第一开孔和所述第二开孔与所述第一金属层和所述第二金属层电连接。
进一步的，形成第二开孔之后，执行刻蚀工艺之前还包括：
形成绝缘层，所述绝缘层至少覆盖所述第二开孔的侧壁。
进一步的，所述绝缘层包括：氮化硅层和/或氧化硅层。
进一步的，将所述第一晶圆和所述第二晶圆键合之前，还包括：在所述第二晶圆表面形成键合层，所述键合层覆盖所述第二金属层和所述第二介质层；
将所述第一晶圆和所述第二晶圆键合时，所述第一介质层面向所述键合层。
进一步的，所述第一开孔与所述第一金属层之间保留有部分所述第一介质层，所述第一开孔位于所述第一金属层一侧，在垂直于所述第一晶圆表面的方向上，所述第一金属层介于所述第一开孔的开口部与底部之间。
进一步的，所述第二开孔在垂直于所述第一晶圆表面的方向上的投影均覆盖了相邻的所述第一金属层和所述第二金属层。
进一步的，所述第一介质层包括第一介质层第一部分和第一介质层第二部分，所述第一金属层嵌设于所述第一介质层第一部分和第一介质层第二部分之间。
进一步的，所述第一晶圆还包括第一刻蚀停止层，所述第一刻蚀停止层位于所述第一金属层与所述第一介质层第二部分之间。
进一步的，将所述第一晶圆和所述第二晶圆键合之前或之后还包括：对所述第一晶圆和/或所述第二晶圆减薄。
进一步的，所述第一开孔垂直于所述第一晶圆表面的截面形状为矩形或倒梯形。
与现有技术相比，本发明具有如下有益效果：
在所述第一晶圆和所述第二晶圆键合之前，预先形成第一开孔，所述第一开孔贯穿部分厚度的所述第一介质层，所述第二开孔与所述第一开孔连通；如此一来，第一开孔位于键合后的所述第一晶圆和所述第二晶圆的较深位置，第一开孔通过预先形成，避免了现有技术中在上晶圆的开孔(上开孔)的基础上再形成下开孔(深孔)，降低了工艺难度，确保用于金属层互连的第一开孔和第二开孔的形貌，提升半导体器件的性能。
附图说明
图1为一种TSV嵌套孔结构的半导体器件形成TSV嵌套孔后的剖面示意图；
图2为一种TSV嵌套孔结构的半导体器件形成金属层互连后的剖面示意图；
图3为本发明实施例的半导体器件制作方法流程图；
图4至图9为本发明实施例的半导体器件制作方法各步骤示意图。
其中，附图标记如下：
A-上晶圆；A1-上晶圆衬底；A2-上晶圆介质层；A3-上晶圆金属层；
B-下晶圆；B1-下晶圆衬底；B2-下晶圆介质层；B3-下晶圆金属层；
11-上开孔；12-下开孔；13-中开孔；14-互连层。
10-第一晶圆；101-第一衬底；102-第一介质层；102a-第一介质层第一部分；102b-第一介质层第二部分；103-第一金属层；104-第一刻蚀停止层；20-第二晶圆；201-第二衬底；202-第二介质层；203-第二金属层；204-键合层；31-第一开孔；32-第二开孔；40-互连层。
具体实施方式
如背景所述，目前的TSV嵌套孔结构实现金属互连在实际应用中存在局限性。晶圆用于制作有一定厚度要求的器件，纵向连通的TSV嵌套孔为形成后面的下开孔需在较深的上开孔中填充较厚的光阻，光刻工艺中，焦深度(DOF)为焦点上面到下面的一个范围，在这个范围内图像连续地保持清晰。但是焦深度(DOF)应该穿越光阻上下表面，这样才能保证曝光范围内整个厚度的光阻均成像清晰。而上开孔较深，导致位于其中的光阻厚度也较厚很容易超出焦深度(DOF)范围，导致光刻过程中曝光显影不理想甚至不能曝光，同时由于刻蚀速率随着深度的增加逐渐降低的原因，因此如图1和图2所示，在上开孔11中曝光以及刻蚀形成下开孔12(深孔)是一个工艺难点，采用该方案工艺难度较大，半导体器件的下开孔12的深度及侧壁均难以保证，进而影响半导体器件的性能。
基于上述研究，本发明实施例提供了一种半导体器件制作方法以及半导体器件。以下结合附图和具体实施例对本发明进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需要说明的是，附图均采用非常简化的形式且使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明实施例提供了一种半导体器件制作方法，如图3所示，包括：
提供第一晶圆和第二晶圆，所述第一晶圆包括第一衬底、位于所述第一衬底上的第一介质层、嵌设于所述第一介质层中的第一金属层；所述第二晶圆包括第二衬底、位于所述第二衬底上的第二介质层和嵌设于所述第二介质层中的第二金属层；
从所述第一介质层预设位置开口形成第一开孔，所述第一开孔终止于所述第一介质层内；将所述第一晶圆和所述第二晶圆键合，所述第一介质层面向所述第二介质层，所述第一开孔位于所述第二金属层上方；
从所述第一衬底开口形成第二开孔，所述第二开孔至少贯穿所述第一衬底，所述第二开孔在所述第一金属层上的投影至少部分位于所述第一金属层上，所述第二开孔与所述第一开孔连通；
暴露所述第二开孔下方的所述第一金属层和所述第一开孔下方的所述第二金属层；以及，
形成互连层，所述互连层通过所述第一开孔和所述第二开孔与所述第一金属层和所述第二金属层电连接。
下面结合图4至图9详细介绍本发明实施例的半导体器件制作方法的各步骤。
如图4所示，提供第一晶圆10和第二晶圆20，所述第一晶圆10包括第一衬底101、位于所述第一衬底101上的第一介质层102、嵌设于所述第一介质层102中的第一金属层103。示例性的，所述第一介质层102包括第一介质层第一部分102a和第一介质层第二部分102b，所述第一金属层103嵌设于所述第一介质层第一部分102a和第一介质层第二部分102b之间。所述第一晶圆10还可包括第一刻蚀停止层104，所述第一刻蚀停止层104位于所述第一金属层103与所述第一介质层第二部分102b之间。
所述第二晶圆20包括第二衬底201、位于所述第二衬底上的第二介质层202和嵌设于所述第二介质层中的第二金属层203。具体的，在所述第二晶圆20表面还形成有键合层204，所述键合层204覆盖所述第二金属层203和所述第二介质层202。所述第二晶圆20也可包括刻蚀停止层，根据需要设置。
从所述第一介质层102预设位置开口形成第一开孔31，所述第一开孔终止于所述第一介质层内；所述预设位置是指所述第一晶圆10和所述第二晶圆20键合后所述第一开孔31在所述第二金属层203上的投影至少部分位于所述第二金属层203上的位置。具体的，以图案化的光阻为掩膜，于预设位置刻蚀所述第一介质层102，终止于所述第一介质层102内部，所述第一开孔31与所述第一金属层103之间保留有部分所述第一介质层102，所述第一开孔31并未暴露所述第一金属层103。所述第一开孔31可位于所述第一金属层103一侧。本发明实施例中，如图4所示，所述第一开孔31位于所述第一金属层103右侧，在垂直于所述第一晶圆10表面的方向上，所述第一金属层103介于所述第一开孔31的开口部31a与底部31b之间，所述第一金属层103距离所述第一衬底101最近的距离大于所述第一开孔31距离所述第一衬底101最近的距离。所述第一开孔31垂直于所述第一晶圆10表面的截面形状为矩形或倒梯形。
如图4和图5所示，将所述第一晶圆10和所述第二晶圆20键合，利用键合介质层界面薄膜的分子间化学力将两片晶圆进行键合，所述第一介质层102面向所述键合层204，所述第一开孔31位于所述第二金属层203的上方。将所述第一晶圆10和所述第二晶圆20键合之前或之后还包括：对所述第一晶圆10和/或所述第二晶圆20减薄，以减小器件的厚度，一方面减薄后易于后续形成第二开孔32，另一方面减少键合后晶圆整体的厚度利于晶圆的高度集成。
如图6所示，从所述第一衬底101开口形成第二开孔32，所述第二开孔32至少贯穿所述第一衬底101，所述第二开孔32在所述第一金属层103上的投影至少部分位于所述第一金属层103上，即所述第二开孔32至少部分位于所述第一金属层103上方，所述第二开孔32与所述第一开孔31连通。具体的，以图案化的光阻为掩膜，刻蚀所述第一衬底101以及部分厚度的所述第一介质层102，终止于所述第一开孔31的底部31b，暴露出所述第一开孔31，并与所述第一开孔31连通。所述第二开孔32在所述第一金属层103上的投影至少部分位于所述第一金属层103上。如图6所示，所述第二开孔32在垂直于所述第一晶圆20表面的方向上的投影均覆盖了相邻的所述第一金属层103和第二金属层203。根据第一金属层103在第一介质层102中的深度形成第二开孔32时确保所述第一金属层103上方预留部分厚度为A的所述第一介质层102。所述第二开孔32的横截面宽度大于所述第一开孔31的横截面宽度(本文所指横截面是指垂直于第一晶圆和第二晶圆进行剖切的截面)。
本发明需在所述第一晶圆10和所述第二晶圆20键合之前，预先形成第一开孔31。形成第一开孔31与形成第二开孔32的先后顺序不做限定。具体的，可以先形成第一开孔31，将所述第一晶圆10和所述第二晶圆20键合，再形成第二开孔32；也可以形成第一开孔31再形成第二开孔32后，或者，形成第二开孔32再形成第一开孔31后，将所述第一晶圆10和所述第二晶圆20键合；也可以同时形成第一开孔31与第二开孔32后将所述第一晶圆10和所述第二晶圆20键合，根据具体的工艺需求进行设置。
如图7所示，形成绝缘层105，所述绝缘层105至少覆盖所述第二开孔32的侧壁，最主要覆盖所述第一衬底101的侧壁。所述绝缘层105包括：氮化硅层和/或氧化硅层。一方面，绝缘层105在后续干法刻蚀以暴露第一金属层103和第二金属层203的工艺中，防止过刻蚀反溅的第一金属层103和第二金属层203扩散到第一衬底101；另一方面，绝缘层105作为阻挡层，防止后续形成的互连层扩散到第一衬底101中。绝缘层105包含氮化硅层，氮化硅层比较致密，有利于防止金属层例如是铜反溅扩散到第一衬底101的侧壁。进一步的，绝缘层105还包括第一氧化硅层和第二氧化硅层，所述第一氧化硅层、所述氮化硅层和所述第二氧化硅层依次层叠在所述第二开孔32的侧壁。所述第二氧化硅层用以保护氮化硅层不被刻蚀消耗；第一氧化硅层，用于提高氮化硅层和第一衬底101之间的粘合力，同时缓解氮化硅层的应力，防止由于氮化硅层应力过大可能导致的晶圆上的芯片断裂。具体的，所述绝缘层105可覆盖所述第一开孔31和所述第二开孔32的表面(侧壁和底面)。
如图8所示，执行干法刻蚀工艺，具体为无掩膜刻蚀，去除第一开孔31底部的键合层204，并去除第二开孔32底部且位于第一金属层103上方的第一介质层102，以暴露所述第二开孔32下方的所述第一金属层103和所述第一开孔31下方的所述第二金属层203。本次刻蚀无需采用光罩，直接进行无掩膜刻蚀，由此可节省一道光罩的成本。
形成第二开孔32之后，暴露所述第二开孔32下方的所述第一金属层103和所述第一开孔31下方的所述第二金属层203之前，第一金属层103上方剩余的第一介质层102的厚度记作A；第二金属层203上方的所述键合层204的厚度记作B。
干法刻蚀工艺中，先刻蚀去除位于第二开孔32和第一开孔31底部表面的绝缘层105；再刻蚀去除第二开孔32底部的第一金属层103上方剩余的第一介质层102，以及第一开孔31底部的第二金属层203上方的所述键合层204，对二者(102和204)的刻蚀速率的选择比根据厚度A/厚度B设定，以尽可能的同时暴露出所述第二开孔32下方的所述第一金属层103和所述第一开孔31下方的所述第二金属层203。
如图9所示，形成互连层40，所述互连层40填充所述第一开孔31和所述第二开孔32并覆盖所述绝缘层105表面；执行化学机械研磨工艺，去除所述绝缘层105表面的互连层40。所述互连层40通过所述第一开孔31和所述第二开孔32与所述第一金属层103和所述第二金属层203电连接。
所述互连层40为导电材料，可以为铜或铜合金，可采用电镀铜方式填充第一开孔31和第二开孔32。
综上所述，本发明提供了一种半导体器件制作方法，在所述第一晶圆和所述第二晶圆键合之前，预先形成第一开孔，所述第一开孔贯穿部分厚度的所述第一介质层，所述第一开孔与所述第二金属层对应；形成第二开孔，所述第二开孔与所述第一开孔连通；如此一来，第一开孔位于键合后的所述第一晶圆和所述第二晶圆的较深位置，第一开孔通过预先形成，避免了现有技术中在上晶圆的开孔(上开孔)的基础上再形成下开孔(深孔)，降低了工艺难度，确保用于金属层互连的第一开孔和第二开孔的形貌，提升半导体器件的性能。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的方法而言，由于与实施例公开的器件相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (10)
1.半导体器件制作方法，其特征在于，包括：
提供第一晶圆和第二晶圆，所述第一晶圆包括第一衬底、位于所述第一衬底上的第一介质层、嵌设于所述第一介质层中的第一金属层；所述第二晶圆包括第二衬底、位于所述第二衬底上的第二介质层和嵌设于所述第二介质层中的第二金属层；
从所述第一介质层预设位置开口形成第一开孔，所述第一开孔终止于所述第一介质层内；
将所述第一晶圆和所述第二晶圆键合，所述第一介质层面向所述第二介质层，所述第一开孔位于所述第二金属层的上方；
从所述第一衬底开口形成第二开孔，所述第二开孔至少贯穿所述第一衬底，所述第二开孔在所述第一金属层上的投影至少部分位于所述第一金属层上，所述第二开孔与所述第一开孔连通；
暴露所述第二开孔下方的所述第一金属层和所述第一开孔下方的所述第二金属层；以及，
形成互连层，所述互连层通过所述第一开孔和所述第二开孔与所述第一金属层和所述第二金属层电连接。
2.如权利要求1所述的半导体器件制作方法，其特征在于，形成第二开孔之后，执行刻蚀工艺之前还包括：
形成绝缘层，所述绝缘层至少覆盖所述第二开孔的侧壁。
3.如权利要求2所述的半导体器件制作方法，其特征在于，所述绝缘层包括：氮化硅层和/或氧化硅层。
4.如权利要求1所述的半导体器件制作方法，其特征在于，
将所述第一晶圆和所述第二晶圆键合之前，还包括：在所述第二晶圆表面形成键合层，所述键合层覆盖所述第二金属层和所述第二介质层；
将所述第一晶圆和所述第二晶圆键合时，所述第一介质层面向所述键合层。
5.如权利要求1所述的半导体器件制作方法，其特征在于，
所述第一开孔与所述第一金属层之间保留有部分所述第一介质层，所述第一开孔位于所述第一金属层一侧，在垂直于所述第一晶圆表面的方向上，所述第一金属层介于所述第一开孔的开口部与底部之间。
6.如权利要求1所述的半导体器件制作方法，其特征在于，所述第二开孔在垂直于所述第一晶圆表面的方向上的投影均覆盖了相邻的所述第一金属层和所述第二金属层。
7.如权利要求1至6中任意一项所述的半导体器件制作方法，其特征在于，
所述第一介质层包括第一介质层第一部分和第一介质层第二部分，所述第一金属层嵌设于所述第一介质层第一部分和第一介质层第二部分之间。
8.如权利要求7所述的半导体器件制作方法，其特征在于，
所述第一晶圆还包括第一刻蚀停止层，所述第一刻蚀停止层位于所述第一金属层与所述第一介质层第二部分之间。
9.如权利要求1至6中任意一项所述的半导体器件制作方法，其特征在于，将所述第一晶圆和所述第二晶圆键合之前或之后还包括：对所述第一晶圆和/或所述第二晶圆减薄。
10.如权利要求1至6中任意一项所述的半导体器件制作方法，其特征在于，所述第一开孔垂直于所述第一晶圆表面的截面形状为矩形或倒梯形。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911310774.3A CN110931425B (zh) | 2019-12-18 | 2019-12-18 | 半导体器件制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911310774.3A CN110931425B (zh) | 2019-12-18 | 2019-12-18 | 半导体器件制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110931425A CN110931425A (zh) | 2020-03-27 |
| CN110931425B true CN110931425B (zh) | 2021-12-03 |
Family
ID=69864224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911310774.3A Active CN110931425B (zh) | 2019-12-18 | 2019-12-18 | 半导体器件制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110931425B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114628240A (zh) * | 2020-12-10 | 2022-06-14 | 武汉新芯集成电路制造有限公司 | 芯片晶圆的堆叠方法 |
| CN113394185A (zh) * | 2021-06-10 | 2021-09-14 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制作方法、芯片 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104377164A (zh) * | 2014-09-28 | 2015-02-25 | 武汉新芯集成电路制造有限公司 | 一种晶圆跨硅穿孔互连工艺 |
| CN109148361A (zh) * | 2018-08-28 | 2019-01-04 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制作方法 |
| CN109166822A (zh) * | 2018-08-28 | 2019-01-08 | 武汉新芯集成电路制造有限公司 | 半导体器件制作方法及半导体器件 |
-
2019
- 2019-12-18 CN CN201911310774.3A patent/CN110931425B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104377164A (zh) * | 2014-09-28 | 2015-02-25 | 武汉新芯集成电路制造有限公司 | 一种晶圆跨硅穿孔互连工艺 |
| CN109148361A (zh) * | 2018-08-28 | 2019-01-04 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制作方法 |
| CN109166822A (zh) * | 2018-08-28 | 2019-01-08 | 武汉新芯集成电路制造有限公司 | 半导体器件制作方法及半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110931425A (zh) | 2020-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108520876B (zh) | 集成电路存储器及其制备方法、半导体器件 | |
| CN110931425B (zh) | 半导体器件制作方法 | |
| KR20100124894A (ko) | 깊은 콘택 구조체를 갖는 반도체 장치 및 그 제조방법 | |
| US20200075457A1 (en) | Semiconductor device and fabrication method thereof | |
| JP2006100571A (ja) | 半導体装置およびその製造方法 | |
| TWI415216B (zh) | 具有用於接合之鄰近儲存槽之半導體互連及其製造方法 | |
| CN113707641A (zh) | 半导体器件及其制作方法 | |
| KR20070017656A (ko) | 반도체 소자의 제조 방법 | |
| KR20070069405A (ko) | 반도체소자의 제조방법 | |
| CN112349740A (zh) | 背照式图像传感器及其形成方法 | |
| KR101543430B1 (ko) | 반도체 장치의 제조 방법 | |
| KR100568452B1 (ko) | 얼라인먼트 키를 갖는 반도체 소자의 제조방법 및 그에의하여 제조된 반도체 소자. | |
| CN116130414A (zh) | 半导体结构的制造方法和半导体结构 | |
| CN212570982U (zh) | 半导体结构 | |
| CN212257389U (zh) | 半导体结构 | |
| CN112510018B (zh) | 半导体器件及其制造方法 | |
| CN111223774B (zh) | 用于晶片平坦化的方法和通过其制造的图像传感器 | |
| KR20000045372A (ko) | 반도체소자의 제조방법 | |
| CN111326511A (zh) | 存储器件及其制造方法 | |
| CN114141698A (zh) | 半导体结构及其制备方法 | |
| CN111383992B (zh) | 半导体器件的制造方法 | |
| US9349813B2 (en) | Method for fabricating semiconductor device | |
| KR20110077380A (ko) | 반도체 소자의 제조 방법 | |
| KR20040065975A (ko) | 반도체장치의 제조방법 | |
| KR20080002487A (ko) | 반도체 소자의 랜딩 플러그 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd. Country or region after: China Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd. Country or region before: China |