CN104377164A - 一种晶圆跨硅穿孔互连工艺 - Google Patents

Abstract

本发明涉及半导体制造技术领域，尤其涉及一种晶圆跨硅穿孔互连工艺。首先将一第一晶圆与第二晶圆键合在一起；然后通过一次刻蚀工艺将减薄过的第一硅衬底层打开，接着通过第二次刻蚀工艺将第一金属层上方的薄膜打开同时以第一金属层为阻挡层，打开第二金属层上方的薄膜，形成一使第一金属层与第二金属层均暴露的凹槽；最后于开口和凹槽填充一金属，并在金属上表面及第一硅衬底层上表面覆盖一保护层，完成晶圆三维集成。通过本方案，克服了传统晶圆三维集成中需要三次刻蚀工艺才能将同一区域不同晶圆上的电路引出从而实现电路互连的缺陷。

Description

一种晶圆跨硅穿孔互连工艺

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种晶圆跨硅穿孔互连工艺。

背景技术

随着电子设备及存储器朝着小型化和薄型化发展，对芯片的体积和厚度也有了更高的要求。现有技术中通过硅穿孔(Through SiliconVar，简称TSV)完成晶圆的三维集成是一种有效减小芯片体积和厚度的方案，这种技术将两个或者多个功能相同或者不同的芯片通过键合集成在一起，这种集成在保持芯片体积的同时大规模提高了芯片的性能，不再受单个芯片制造工艺的限制，亦缩短了功能芯片之间的金属互联，使得发热、功耗、延迟大幅度减少；同时大幅度提高了功能模块之间的带宽，如将处理器芯片和内存芯片三维集成，使处理器具有超高速缓冲存储器。这种三维集成在保持现有技术节点的同时提高了芯片的性能。

但是这种技术通过在同一区域内实施三次刻蚀工艺将不同晶圆上的电路接出，最终实现两片晶圆之间的金属互连，这种工艺需要三次刻蚀过程，工艺复杂，成本高。因此，如何既能实现晶圆的三维集成又使得工艺简单、成本低成为本领域技术人员面临的一大难题。

发明内容

为了实现上述目的，本申请披露了一种晶圆跨硅穿孔互连工艺，以解决传统晶圆跨硅穿孔互连工艺中工艺复杂，成本高的问题，具体步骤为：

一种晶圆跨硅穿孔互连工艺，其特征在于，所述工艺包括：

提供第一晶圆和第二晶圆，且所述第一晶圆包含有第一硅衬底层及与该第一硅衬底层层叠的第一BEOL介质层，该第一BEOL介质层中预置有第一金属层，所述第二晶圆包含有第二硅衬底层及与该第二硅衬底层层叠的第二BEOL介质层，该第二BEOL介质层中预置有第二金属层；

将所述第一晶圆键合至所述第二晶圆之上，且继续对所述第一硅衬底层进行减薄工艺；继续刻蚀减薄后的部分第一硅衬底层至所述第一BEOL介质层，形成一开口；

刻蚀位于所述开口底部的部分所述第一BEOL介质层至所述第二BEOL介质层中，以形成将部分所述第一金属层和部分所述第二金属层均予以暴露的凹槽；

于所述凹槽中填充金属，以形成将所述第一金属层和所述第二金属层电连接的互连线。

上述工艺，其中，采用一次刻蚀工艺形成所述凹槽，以将所述第一金属层和所述第二金属层均予以暴露。

上述工艺，其中，形成所述凹槽的步骤包括：

在同一刻蚀工艺中，先去除部分所述第一BEOL介质层，以暴露部分所述第一金属层，并继续以暴露的所述第一金属层为掩膜，刻蚀位于所述开口底部的所述第一BEOL介质层至所述第二BEOL介质层，以形成所述第一金属层和所述第二金属层均予以暴露的所述凹槽；

以所述第一金属层为阻挡层打开第二金属层上方部分薄膜，使所述部分第一金属层与所述部分第二金属层裸露在同一凹槽内。

上述工艺，其中，将所述第一BEOL介质层与所述第二BEOL介质层接触，以将所述第一晶圆键合至所述第二晶圆之上，形成一键合晶圆。

上述工艺，其中，采用化学机械研磨的方法减薄所述第一硅衬底层。

上述工艺，其中，于第一硅衬底层部分电路空白区中形成所述开口。

上述工艺，其中，所述凹槽宽度小于所述开口的宽度。

上述工艺，其中，所述工艺还包括：

制备一扩散阻挡层覆盖所述凹槽的底部及侧壁后，再于所述凹槽中填充金属。

上述工艺，其中，于所述凹槽中填充金属的步骤包括：

制备一种子层覆盖所述扩散阻挡层的表面后，电镀金属充满所述凹槽及所述开口，并继续对所述金属进行平坦化工艺，以形成将所述第一金属层和所述第二金属层电连接的所述互连线。

上述工艺，其中，所述金属为铜、铝、钨或锡。

综上所述，本发明在晶圆三维集成工艺中，可基于硅通孔技术将第一晶圆与第二晶圆BEOL介质层键合在一起，然后化学机械研磨第一硅衬底层，于第一BEOL介质层部分金属区域上方第一硅衬底层11刻蚀一开口，覆盖一隔离层于开口的侧壁与表面及第一晶圆硅衬底层的上表面，以防止后续填充金属的扩散引起短路，刻蚀终止于第一BEOL介质层上表面，继续刻蚀打开部分第一晶圆第一金属层上方部分薄膜并以第一金属层为阻挡层继续打开第二金属层上方薄膜，使第一金属层与第二金属层均暴露，然后填充金属材料，最后覆盖一保护膜于所述金属材料上表面及第一晶圆硅衬底层上表面。通过上述方法，既可以在三维集成内部实现互连，又减少了工艺的复杂度，成本低，克服了传统工艺中需要在同一区域实施三次刻蚀工艺才能将电路引出，工艺复杂，成本高的缺陷。

附图说明

图1-6是本发明中晶圆跨硅穿孔互连集成过程的示意图。

实施方式

下面结合附图和具体的实施例对本发明作进一步的说明，但是不作为本发明的限定。

针对上述存在的问题，本发明披露了一种晶圆跨硅穿孔互连工艺，有效解决了传统晶圆三维集成中需要在同一区域实施三次刻蚀工艺才能将同一区域不同晶圆上的电路引出的复杂且高成本问题，本发明首先按照传统工艺将两片待处理的晶圆进行键合并减薄第一硅衬底层11，然后通过两次刻蚀过程在同一区域内首先将减薄过的第一硅衬底层21打开，继续打开第一金属层上方的薄膜，同时，以第一金属层作为阻挡层，打开第二金属层上方的薄膜，这是便可以填充金属使第一金属层与第二金属层实现电连接，然后再在填充的金属上表面以及剩下的第一硅衬底层上表面覆盖一保护层，即可用本发明的新工艺完成两片晶圆之间的三维集成。

如图1-6所示，本实施例涉及一种晶圆跨硅穿孔互连工艺的制备方法，具体包括如下步骤：

1)提供需要以堆叠式键合连接在一起的一个第一晶圆1和一个第二晶圆2，上述的第一晶圆1和第二晶圆2均可包括内设金属层的BEOL介质层和包括内设晶体管单元MOSFET Cell的硅衬底层，通常BEOL介质层含有多层金属，其中第一BEOL介质层12预置有第一金属层121，第二BEOL介质层22预置有第二金属层221，硅衬底层中晶体管的各个电极都相应耦合连接到BEOL层内的与之对应的金属互连线上，在本发明中将第一晶圆1的硅衬底层称为第一硅衬底层，将第一晶圆1的BEOL介质层称为第一BEOL介质层；以此类推，将第二晶圆2的硅衬底层称为第二硅衬底层，将第二晶圆的BEOL介质层称为第二BEOL介质层。

2)在键合Bonding步骤中，将第一BEOL介质层12和第二BEOL介质层22以面对面的方式予以键合，体现在，翻转第一晶圆1、第二晶圆2两者中之一，例如翻转第二晶圆2后倒装贴合到第一BEOL层12下表面，藉此将第一BEOL介质层12下表面和第二BEOL介质层22上表面紧密贴合并键合，即形成如图1中所示的结构。

3)将第一晶圆1和/或第二晶圆2进行研磨减薄，例如利用化学机械研磨工艺(Chemical Mechanical Polishing，简称CMP)研磨第一硅衬底层11的上表面，或者研磨第二硅衬底层21的下表面，直至第一晶圆1和/或第二晶圆2减薄至符合预期的目标厚度。

于减薄后的第一硅衬底层11上表面旋涂一层光刻胶或光致抗蚀剂层，使用常规的光刻技术，曝光显影后，图案化的光刻胶将形成从掩模板上转移而来的开口图案，然后利用图案化的光刻胶作为刻蚀掩模对第一硅衬底层11予以刻蚀，刻蚀终止于第一BEOL介质层12上表面，形成开口3，然后剥离所述光刻胶。在刻蚀形成上述开口3的步骤当中应当满足一些预设条件，针对第一硅衬底层11被腐蚀掉的用于形成该开口3的原始的预刻蚀区域而言，该预设刻蚀区域必须是电路空白区，也即该区域没有形成任何晶体管单元/晶胞(cell)，避免因将预刻蚀区域腐蚀掉而损失部分晶体管导致该衬底上整个集成电路功能性损坏而失效。另外一方面在于，开口3的位置也需要符合一定的规则，如设定开口3对准第一BEOL介质层12包含的部分第一金属层121，同时需对准第二BEOL介质层包含的部分第二金属层221。再者，开口3的深度应当等于硅衬底层11减薄后的厚度。

继续覆盖一隔离层8(或称之为绝缘材料层)于减薄后的第一硅衬底层11的上表面及开口3的侧壁与底部，典型的例如SiN，但是制备隔离层8的步骤中需要控制隔离层8的厚度，防止其完全将开口3填充满，如图2所示。

4)旋涂一光刻胶层或光致抗蚀剂层于所述隔离层8的上表面，使用常规的光刻技术，曝光显影后，图案化的光刻胶将形成从掩模板上转移而来的开口图案，然后利用图案化的光刻胶作为刻蚀掩膜开始从部分开口3底部予以刻蚀至第一金属层上表面，继续以第一金属层为阻挡层，刻蚀打开第二金属层221上方的薄膜，形成一凹槽4，刻蚀形成凹槽4需满足一定的预设条件，比如，第一凹槽的宽度小于开口4的宽度，再比如，预刻蚀区域下方第一BEOL介质层须含有部分第一金属层，且与刻蚀区域下方第二BEOL介质层须含有部分第二金属层，形成如图3所示的图案。

5)填充一金属6于所示开口3及凹槽4，优选的，填充金属选择铜、铝、钨、锡等半导体工业中常用的金属之一，填充金属需满足一些条件，例如，填充满整个开口3及凹槽4，以使得顺利实现电连接，直至填充金属6填充满整个开口3和整个凹槽4，形成如图4所示的图案。

继续对金属6进行平坦化处理，去除填充到第一硅衬底层11上的金属6并是填充到开口3的金属6上表面与第一硅衬底层11的上表面处于同一水平面。，形成如图5所示的图案。

另外，填充金属6之前优选制备一扩散阻挡层与开口3及凹槽4的侧壁，以防止填充的金属6随着时间的推移扩散到第一BEOL介质层12、第二BEOL介质层22及第一硅衬底层11引起电路短路，该步骤为业内专业人士所熟知的技术，图中并未示出，在此不予赘述。

6)覆盖一预设厚度的保护层9于第一硅衬底层11上表面及金属6的上表面，形成如图6所示的图案。

综上所述，本发明通过将一第一晶圆1与第二晶圆2键合在一起；通过一次刻蚀工艺在将减薄过的第一硅衬底层11打开，然后通过第二次刻蚀工艺将第一金属层121上方的薄膜打开，即去掉一部分第一BEOL介质层，同时，以第一金属层为阻挡层，打开第二金属层221上方的薄膜，形成凹槽4，此时填充金属可以实现第一金属层121与第二金属层221连通；继续于开口3，和凹槽4填充一金属6，并在金属6上表面及第一硅衬底层11上表面覆盖一保护层，完成晶圆的三维集成。通过本方案，克服了传统晶圆三维集成中需要三次刻蚀工艺才能将同一区域不同晶圆上的电路引出的，克服电路互连的缺陷。

本领域技术人员应该理解，本领域技术人员在结合现有技术以及上述实施例可以实现所述变化例，在此不做赘述。这样的变化例并不影响本发明的实质内容，在此不予赘述。

以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。

Claims (10)

1.一种晶圆跨硅穿孔互连工艺，其特征在于，所述工艺包括：

提供第一晶圆和第二晶圆，且所述第一晶圆包含有第一硅衬底层及与该第一硅衬底层层叠的第一BEOL介质层，该第一BEOL介质层中预置有第一金属层，所述第二晶圆包含有第二硅衬底层及与该第二硅衬底层层叠的第二BEOL介质层，该第二BEOL介质层中预置有第二金属层；

将所述第一晶圆键合至所述第二晶圆之上，且继续对所述第一硅衬底层进行减薄工艺；继续刻蚀减薄后的部分第一硅衬底层至所述第一BEOL介质层，形成一开口；

刻蚀位于所述开口底部的部分所述第一BEOL介质层至所述第二BEOL介质层中，以形成将部分所述第一金属层和部分所述第二金属层均予以暴露的凹槽；

于所述凹槽中填充金属，以形成将所述第一金属层和所述第二金属层电连接的互连线。

2.如权利要求1所述工艺，其特征在于，采用一次刻蚀工艺形成所述凹槽，以将所述第一金属层和所述第二金属层均予以暴露。

3.如权利要求2所述工艺，其特征在于，形成所述凹槽的步骤包括：

在同一刻蚀工艺中，先去除部分所述第一BEOL介质层，以暴露部分所述第一金属层，并继续以暴露的所述第一金属层为掩膜，刻蚀位于所述开口底部的所述第一BEOL介质层至所述第二BEOL介质层，以形成所述第一金属层和所述第二金属层均予以暴露的所述凹槽；

以所述第一金属层为阻挡层打开第二金属层上方部分薄膜，使所述部分第一金属层与所述部分第二金属层裸露在同一凹槽内。

4.如权利要求1所述工艺，其特征在于，将所述第一BEOL介质层与所述第二BEOL介质层接触，以将所述第一晶圆键合至所述第二晶圆之上，形成一键合晶圆。

5.如权利要求1所述工艺，其特征在于，采用化学机械研磨的方法减薄所述第一硅衬底层。

6.如权利要求1所述工艺，其特征在于，于第一硅衬底层部分电路空白区中形成所述开口。

7.如权利要求1所述工艺，其特征在于，所述凹槽宽度小于所述开口的宽度。

8.如权利要求1所述工艺，其特征在于，所述工艺还包括：

制备一扩散阻挡层覆盖所述凹槽的底部及侧壁后，再于所述凹槽中填充金属。

9.如权利要求8所述工艺，其特征在于，于所述凹槽中填充金属的步骤包括：

制备一种子层覆盖所述扩散阻挡层的表面后，电镀金属充满所述凹槽及所述开口，并继续对所述金属进行平坦化工艺，以形成将所述第一金属层和所述第二金属层电连接的所述互连线。

10.如权利要求1所述工艺，其特征在于，所述金属为铜、铝、钨或锡。