CN110867204B - 存储器装置以及存储器控制方法 - Google Patents
存储器装置以及存储器控制方法 Download PDFInfo
- Publication number
- CN110867204B CN110867204B CN201810985407.2A CN201810985407A CN110867204B CN 110867204 B CN110867204 B CN 110867204B CN 201810985407 A CN201810985407 A CN 201810985407A CN 110867204 B CN110867204 B CN 110867204B
- Authority
- CN
- China
- Prior art keywords
- supply voltage
- voltage
- memory
- reset
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
Landscapes
- Dram (AREA)
Abstract
本发明提供一种存储器装置以及存储器控制方法。该存储器装置包括:电源供应装置、电力开启重置装置、存储器阵列以及存储器控制器。电源供应装置将外部供应电压转换成内部供应电压。当检测外部供应电压超过第一临限值时,电力开启重置装置产生重置信号。电力开启重置装置更根据深度睡眠信号,将第一临限值升高至第二临限值。存储器阵列接受内部供应电压供电。存储器控制器接受内部供应电压供电以及存取存储器阵列,并根据重置信号而重置。当存储器控制器操作于深度睡眠模式时,存储器控制器发出深度睡眠信号。本发明可以提升存储器装置自深度睡眠模式回到待机模式的速度。
Description
技术领域
本发明是有关于存储器装置及其控制方法,特别是有关于一种操作于深度睡眠模式的存储器装置及其控制方法。
背景技术
由于移动装置对于提升效能以及拉长待机时间的要求不断提高,加上待机时间与效能属于相互矛盾的两个概念,因此也衍生出深度睡眠模式(deep sleep mode)来满足移动装置对于兼顾待机时间以及效能的需求。因此,移动装置能在深度睡眠模式的时候降低功率损耗而大幅增加待机时间,并且于待机模式时能够提供使用者最佳的效能。
发明内容
有鉴于此,本发明提出一种存储器装置,包括:一电源供应装置、一电力开启重置装置、一存储器阵列以及一存储器控制器。电源供应装置将一外部供应电压转换成一内部供应电压。电力开启重置装置,检测外部供应电压超过一第一临限值而产生一重置信号。电力开启重置装置更根据一深度睡眠信号,将第一临限值升高至一第二临限值。存储器控制器接受内部供应电压供电以及存取存储器阵列,并根据重置信号而重置。当存储器控制器操作于一深度睡眠模式时发出深度睡眠信号。
根据本发明的一实施例,第二临限值为存储器控制器的一最低操作电压,其中第一临限值低于最低操作电压。
根据本发明的一实施例,电源供应装置包括一电源箝位器。电源箝位器将外部供应电压降低一电平而为内部供应电压。
根据本发明的一实施例,电源箝位器包括:一电源开关以及一单向导通元件。电源开关根据深度睡眠信号,将外部供应电压提供至一电源节点。单向导通元件耦接于电源节点以及内部供应电压之间,且包括一顺向导通电压,其中外部供应电压以及内部供应电压之差为顺向导通电压。
根据本发明的一实施例,电源供应装置包括一稳压器。稳压器根据一待机信号,将外部供应电压转换成内部供应电压,并且稳定内部供应电压的电压值。当存储器控制器操作于一待机模式时,存储器控制器发出待机信号。
根据本发明的一实施例,电力开启重置装置包括:一第一开关、一第一电阻、一第二电阻、一第三电阻、一第二开关以及一迟滞触发器。第一开关根据一使能信号,将外部供应电压提供至一第一节点,其中存储器装置根据使能信号而启动。第一电阻耦接于第一节点以及一第二节点之间,第二电阻耦接于第二节点以及一第三节点之间,第三电阻耦接于第三节点以及一接地端之间。第二开关根据深度睡眠信号而决定是否将第二节点耦接至第三节点。当第三节点的电压不小于一触发值时,迟滞触发器产生重置信号。
根据本发明的一实施例,当存储器控制器操作于深度睡眠模式时,第二开关不导通,其中当存储器控制器操作于待机模式时,第二开关导通。
本发明更提出一种存储器控制方法,适用于一存储器装置,包括:判断存储器装置操作于一深度睡眠模式以及一待机模式的一个;当判断存储器装置操作于待机模式时,将一重置触发值设定为一第一临限值;当判断存储器装置操作于深度睡眠模式时,将重置触发值设定为一第二临限值,其中第二临限值超过第一临限值;判断一外部供应电压是否超过重置触发值;以及当外部供应电压超过重置触发值时,重置存储器装置。
根据本发明的一实施例,第二临限值为存储器控制器的一最低操作电压。第一临限值低于最低操作电压。
根据本发明的一实施例,当存储器装置操作于深度睡眠模式时,将外部供应电压转换成内部供应电压的步骤更包括:利用一单向导通元件,将外部供应电压转换成内部供应电压。外部供应电压以及内部供应电压之差为单向导通元件的一顺向导通偏压。
根据本发明的一实施例,当存储器装置操作于待机模式时,将外部供应电压转换成内部供应电压的步骤更包括:利用一稳压器,将外部供应电压转换成内部供应电压,并稳定内部供应电压的电压值。
本发明通过提高存储器装置的重置触发值,使得存储器装置自深度睡眠模式回到待机模式时能够通过重置而正常动作,进而提升存储器装置自深度睡眠模式回到待机模式的速度。
附图说明
图1是显示根据本发明的一实施例所述的存储器装置的方块图。
图2是显示根据本发明的一实施例所述的电源供应装置的方块图。
图3是显示根据本发明的一实施例所述的电力开启重置装置的电路图。
图4是显示根据本发明的一实施例所述的存储器控制方法的流程图。
附图标号
100 存储器装置
110、200 电源供应装置
120、300 电力开启重置装置
130 存储器控制器
140 存储器阵列
210 电源箝位器
211 电源开关
212 单向导通元件
220 稳压器
310 第一开关
320 第二开关
330 迟滞触发器
EXVDD 外部供应电压
EN 使能信号
INVDD 内部供应电压
RST 重置信号
SDS 深度睡眠信号
NS 电源节点
VS 顺向导通电压
R1 第一电阻
R2 第二电阻
R3 第三电阻
N1 第一节点
N2 第二节点
N3 第三节点
具体实施方式
值得注意的是,以下所揭露的内容可提供多个用以实践本发明的不同特点的实施例或范例。以下所述的特殊的元件范例与安排仅用以简单扼要地阐述本发明的精神,并非用以限定本发明的范围。
图1是显示根据本发明的一实施例所述的存储器装置的方块图。如图1所示,存储器装置100包括电源供应装置110、电力开启重置装置120、存储器控制器130以及存储器阵列140。电力供应装置110接收外部供应电压EXVDD,并根据使能信号EN而将内部供应电压转换成内部供应电压INVDD。根据本发明的一实施例,内部供应电压INVDD小于外部供应电压EXVDD。
电力开启重置装置120用以根据使能信号EN,检测外部供应电压EXVDD。根据本发明的一实施例,当外部供应电压EXVDD逐渐升高而超过重置触发值时,电力开启重置装置120发出重置信号RST。根据本发明的另一实施例,当外部供应电压EXVDD逐渐降低而低于重置触发值时,电力开启重置装置120则不发出重置信号RST。根据本发明的一实施例,存储器装置100根据使能信号EN,而开始动作。
存储器控制器130以及存储器阵列140皆由内部供应电压INVDD供电,存储器控制器130用以存取存储器阵列140,并且存储器控制器130根据重置信号RST而重置。根据本发明的一实施例,存储器控制器130根据重置信号RST的正缘,而重置内部的逻辑状态,以利存储器控制器130正常运作。根据本发明的另一实施例,存储器控制器根据重置信号RST的负缘,而重置内部的逻辑状态。根据本发明的其他实施例,设计者可自行决定根据正缘或负缘而重置内部逻辑状态。
存储器控制器130操作于待机模式以及深度睡眠模式的一个。根据本发明的一实施例,当存储器控制器130操作于待机模式时,存储器装置100发挥最好的效能,并提供使用者最佳的读写速度以及使用者体验。根据本发明的另一实施例,存储器控制器130操作于深度睡眠模式时,存储器装置100降低功率损耗,以利延长待机时间。
当存储器控制器130操作于深度睡眠模式时,存储器控制器130发出深度睡眠信号SDS,电力开启重置装置120根据深度睡眠信号SDS,提高重置临限值。根据本发明的一实施例,当存储器控制器130操作于待机模式时,重置触发值为第一临限值;当存储器控制器130操作于深度睡眠模式时,重置触发值为第二临限值,其中第二临限值大于第一临限值。
换句话说,当存储器控制器130操作于深度睡眠模式且外部供应电压EXVDD逐渐升高而超过第二临限值时,电力开启重置装置120发出重置信号RST,使得存储器控制器130根据重置信号RST而重置,进而正确的对存储器阵列140进行操作。
根据本发明的一实施例,第二临限值为存储器控制器130的最低操作电压,并且第二临限值大于第一临限值。由于操作在深度睡眠模式时,外部供应电压EXVDD并不稳定,使得内部电压INVDD亦变得不稳定,也可能造成存储器控制器130的内部的某些逻辑位准无法维持。
因此,将第一临限值提升至第二临限值后,当外部供应电压EXVDD在深度睡眠模式时降到存储器控制器130的最低操作电压以下后再回复至正常操作电压时,电力开启重置装置120的重置动作能够确保存储器控制器130的内部逻辑位准重置。
举例来说,第一临限值为1.3V,第二临限值以及存储器控制器130的最低操作电压为1.6V。若是外部供应电压EXVDD于存储器控制器130操作于深度睡眠模式时降至低于最低操作电压1.6V的1.4V,将使得存储器控制器130内部存储控制参数的某些拴锁电路的逻辑位准变成浮接状态。
当外部供应电压EXVDD重新回到工作电压且存储器控制器130回到待机模式时,存储器控制器130内部的部分控制参数可能已遗失,因此将重置触发值自第一临限值1.3V提升至第二临限值1.6V可确保存储器控制器130回到待机模式时能够正常运作。
如图1所示,电源供应装置110亦根据深度睡眠信号SDS,而执行相对应的操作,以下将分别针对存储器控制器130操作于待机模式以及深度睡眠模式时电源供应装置110的动作,进行详细说明。图2是显示根据本发明的一实施例所述的电源供应装置的方块图。如图2所示,电源供应装置200包括电源箝位器210以及稳压器220。
根据本发明的一实施例,当存储器控制器130操作于深度睡眠模式时,电源箝位器210用以将外部供应电压EXVDD转换成内部供应电压INVDD,以降低功率损耗。
根据本发明的另一实施例,当存储器控制器130操作于待机模式时,稳压器220用以将外部供应电压EXVDD转换成内部供应电压INVDD,并且稳定内部供应电压INVDD的电压值,以利图1的存储器控制器130以及存储器阵列140有最佳的效能。
如图2所示,电源箝位器210包括电源开关211以及单向导通元件212。电源开关211耦接于外部供应电压EXVDD以及电源节点NS之间,并且当图1的存储器控制器130操作于深度睡眠模式时,根据深度睡眠信号SDS将外部供应电压EXVDD提供至电源节点NS。
单向导通元件212耦接于电源节点NS以及内部供应电压INVDD之间,并且具有顺向导通电压VS。当图1的存储器控制器130操作于深度睡眠模式时,单向导通元件212将外部供应电压EXVDD以及内部供应电压INVDD之差为顺向导通电压VS。换句话说,内部供应电压INVDD为外部供应电压EXVDD减去顺向导通电压VS。
根据本发明的一实施例,单向导通元件212为二极管,其中顺向导通电压VS为二极管的顺向导通电压。根据本发明的另一实施例,单向导通元件212为耦接为二极管形式的晶体管,如栅极与漏极耦接的P型晶体管,其中顺向导通电压VS为耦接为二极管形式的晶体管的源极端与栅极端之间的跨压。
根据本发明的一实施例,当图1的存储器控制器130操作于深度睡眠模式时,稳压器220根据深度睡眠信号SDS而停止动作,并利用电源箝位器210来产生内部供应电压INVDD,以最大幅度降低功率损耗。
根据本发明的一实施例,稳压器220为线性稳压器,用以将外部供应电压EXVDD降压,并提供稳定的内部供应电压INVDD。根据本发明的另一实施例,稳压器220为非线性稳压器,用以降低待机模式时的功率损耗,以利提升电源效率。根据本发明的其他实施例,稳压器220可为其他目前已知或未知用以降压的电压稳压器。
图3是显示根据本发明的一实施例所述的电力开启重置装置的电路图。如图3所示,电力开启重置装置300包括第一开关310、第一电阻R1、第二电阻R2、第三电阻R3、第二开关320以及迟滞触发器330。
第一开关310根据使能信号EN,而将外部供应电压EXVDD提供至第一节点N1,其中图1的存储器装置100根据使能信号EN而开始动作。根据本发明的一实施例,第一开关310为P型晶体管。第一电阻R1耦接于第一节点N1以及第二节点N2之间,第二电阻R2耦接于第二节点N2以及第三节点N3之间,第三电阻R3耦接于第三节点N3以及接地端之间。
第二开关320根据深度睡眠信号SDS,而决定是否将第二节点N2耦接至第三节点N3。根据本发明的一实施例,第二开关320为N型晶体管。根据本发明的另一实施例,第二开关320为P型晶体管。
迟滞触发器330由外部供应电压EXVDD供电,当第三节点N3的电压不小于迟滞触发器330的触发值时,迟滞触发器330产生重置信号RST。根据本发明的一实施例,图1的存储器控制器130根据重置信号RST,而重置内部暂存器。
根据本发明的一实施例,当图1的存储器控制器130操作于待机模式时,第二开关320根据深度睡眠信号SDS而导通,使得外部供应电压EXVDD经第一电阻R1以及第三电阻R3分压。当第三节点N3的电压值上升而达到迟滞触发器330的触发值时,迟滞触发器330产生重置信号RST。
根据本发明的另一实施例,当图1的存储器控制器130操作于深度睡眠模式时,第二开关320根据深度睡眠信号SDS而不导通,使得外部供应电压EXVDD经第一电阻R1、第二电阻R2以及第三电阻R3分压。当第三节点N3的电压值上升而达到迟滞触发器330的触发值时,迟滞触发器330产生重置信号RST。
由于深度睡眠模式时外部供应电压EXVDD经第一电阻R1、第二电阻R2以及第三电阻R3分压,代表深度睡眠模式时触发重置信号RST所对应的外部供应电压EXVDD的电压值,相较于待机模式而言更高。因此,电力开启重置装置300可利用控制第二开关320的导通与不导通,达成调整切换电力开启重置装置300的重置触发值的目的。
图4是显示根据本发明的一实施例所述的存储器控制方法的流程图。以下针对图4的叙述,将搭配图1,以利详细说明。
如图4所示,判断图1的存储器装置100的存储器控制器130操作于深度睡眠模式以及待机模式的一个(步骤S1)。当判断存储器装置100操作于待机模式时,将图1的电力开启重置装置120的重置触发值设定为第一临限值(步骤S2)。当判断存储器装置100操作于深度睡眠模式时,将图1的电力开启重置装置120的重置触发值设定为第二临限值(步骤S3),其中第二临限值大于第一临限值。
接着,利用电力开启重置装置120,检测外部供应电压EXVDD,并判断外部供应电压EXVDD是否超过重置触发值(步骤S4)。当外部供应电压EXVDD超过重置触发值时,重置存储器装置100(步骤S5)。当外部供应电压EXVDD不超过重置触发值时,回到执行步骤S4,继续检测外部供应电压EXVDD。
根据本发明的一实施例,图1的电力开启重置装置120根据外部供应电压EXVDD是否超过重置的触发值而产生重置信号RST,其中存储器控制器130根据重置信号RST的正缘或负缘,而重置内部的逻辑为准。
根据本发明的一实施例,如图3所示,当操作于待机模式时,第二开关320为导通,第一临限值为触发迟滞触发器330产生重置信号RST的外部供应电压EXVDD的电压值。根据本发明的另一实施例,当操作于深度睡眠模式时,第二开关320为不导通,第二临限值为触发迟滞触发器330产生重置信号RST的外部供应电压EXVDD的电压值。
本发明通过提高存储器装置的重置触发值,使得存储器装置自深度睡眠模式回到待机模式时能够通过重置而正常动作,进而提升存储器装置自深度睡眠模式回到待机模式的速度。
以上所述为实施例的概述特征。所属技术领域中相关技术人员应可以轻而易举地利用本发明为基础设计或调整以实行相同的目的和/或达成此处介绍的实施例的相同优点。所属技术领域中相关技术人员也应了解相同的配置不应背离本发明的精神与范围,在不背离本发明的精神与范围下他们可做出各种改变、取代和交替。说明性的方法仅表示示范性的步骤,但这些步骤并不一定要以所表示的顺序执行。可另外加入、取代、改变顺序和/或消除步骤以视情况而作调整,并与所揭露的实施例精神和范围一致。
Claims (10)
1.一种存储器装置,其特征在于,包括:
一电源供应装置,将一外部供应电压转换成一内部供应电压;
一电力开启重置装置,检测所述外部供应电压超过一重置触发值而产生一重置信号,其中所述重置触发值设定为一第一临限值,其中所述电力开启重置装置进一步根据一深度睡眠信号,将所述重置触发值设定为一第二临限值,所述第二临限值超过所述第一临限值;
一存储器阵列,接受所述内部供应电压供电;以及
一存储器控制器,接受所述内部供应电压供电以及存取所述存储器阵列,并根据所述重置信号而重置,其中当所述存储器控制器操作于一深度睡眠模式时,所述存储器控制器发出所述深度睡眠信号。
2.如权利要求1所述的存储器装置,其特征在于,所述第二临限值为所述存储器控制器的一最低操作电压,其中所述第一临限值低于所述最低操作电压。
3.如权利要求1所述的存储器装置,其特征在于,所述电源供应装置包括:
一电源箝位器,将所述外部供应电压降低一电压准位而为所述内部供应电压。
4.如权利要求3所述的存储器装置,其特征在于,所述电源箝位器包括:
一电源开关,根据所述深度睡眠信号,将所述外部供应电压提供至一电源节点;以及
一单向导通元件,耦接于所述电源节点以及所述内部供应电压之间,且包括一顺向导通电压,其中所述外部供应电压以及所述内部供应电压之差为所述顺向导通电压。
5.如权利要求3所述的存储器装置,其特征在于,所述电源供应装置包括:
一稳压器,根据一待机信号,将所述外部供应电压转换成所述内部供应电压,并且稳定所述内部供应电压的电压值,其中当所述存储器控制器操作于一待机模式时,所述存储器控制器发出所述待机信号。
6.如权利要求1所述的存储器装置,其特征在于,所述电力开启重置装置包括:
一第一开关,根据一使能信号,将所述外部供应电压提供至一第一节点,其中所述存储器装置根据所述使能信号而启动;
一第一电阻,耦接于所述第一节点以及一第二节点之间;
一第二电阻,耦接于所述第二节点以及一第三节点之间;
一第三电阻,耦接于所述第三节点以及一接地端之间;
一第二开关,根据所述深度睡眠信号而决定是否将所述第二节点耦接至所述第三节点;以及
一迟滞触发器,当所述第三节点的电压不小于一触发值时,产生所述重置信号。
7.如权利要求6所述的存储器装置,其特征在于,当所述存储器控制器操作于所述深度睡眠模式时,所述第二开关不导通,其中当所述存储器控制器操作于待机模式时,所述第二开关导通。
8.一种存储器控制方法,其特征在于,适用于一存储器装置,包括:
判断所述存储器装置操作于一深度睡眠模式以及一待机模式的一个;
当判断所述存储器装置操作于所述待机模式时,将一重置触发值设定为一第一临限值;
当判断所述存储器装置操作于所述深度睡眠模式时,将所述重置触发值设定为一第二临限值,其中所述第二临限值超过所述第一临限值;
判断一外部供应电压是否超过重置触发值;以及
当所述外部供应电压超过所述重置触发值时,重置所述存储器装置,其中所述第二临限值为所述存储器控制器的一最低操作电压,其中所述第一临限值低于所述最低操作电压。
9.如权利要求8所述的存储器控制方法,其特征在于,当所述存储器装置操作于所述深度睡眠模式时,所述将所述外部供应电压转换成内部供应电压的步骤进一步包括:
利用一单向导通元件,将所述外部供应电压转换成所述内部供应电压,其中所述外部供应电压以及所述内部供应电压之差为所述单向导通元件的一顺向导通偏压。
10.如权利要求8所述的存储器控制方法,其特征在于,当所述存储器装置操作于所述待机模式时,所述将所述外部供应电压转换成内部供应电压的步骤进一步包括:
利用一稳压器,将外部供应电压转换成内部供应电压,并稳定内部供应电压的电压值。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810985407.2A CN110867204B (zh) | 2018-08-28 | 2018-08-28 | 存储器装置以及存储器控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810985407.2A CN110867204B (zh) | 2018-08-28 | 2018-08-28 | 存储器装置以及存储器控制方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110867204A CN110867204A (zh) | 2020-03-06 |
CN110867204B true CN110867204B (zh) | 2021-10-15 |
Family
ID=69651321
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810985407.2A Active CN110867204B (zh) | 2018-08-28 | 2018-08-28 | 存储器装置以及存储器控制方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110867204B (zh) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6295213B1 (en) * | 2000-02-14 | 2001-09-25 | Astec International Limited | Circuit for efficiently clamping a power converter's reset voltage and for providing auxiliary power |
CN1357890A (zh) * | 2000-12-05 | 2002-07-10 | 简篇 | 动态随机存取存储器结构及操作方法 |
CN1991688A (zh) * | 2005-10-13 | 2007-07-04 | Arm有限公司 | 在操作和睡眠模式下的数据保持 |
JP4545173B2 (ja) * | 2007-05-28 | 2010-09-15 | 三菱電機株式会社 | 車両制御装置 |
CN102150102A (zh) * | 2008-09-10 | 2011-08-10 | 苹果公司 | 具有低功率模式的电路 |
CN103219887A (zh) * | 2012-03-19 | 2013-07-24 | 崇贸科技股份有限公司 | 用于电源转换器的省能控制器及省能方法 |
CN103562999A (zh) * | 2011-05-26 | 2014-02-05 | 美光科技公司 | 包含启用电路的装置及*** |
US9058899B2 (en) * | 2011-06-24 | 2015-06-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Data-aware SRAM systems and methods forming same |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100481514B1 (ko) * | 2003-02-07 | 2005-04-07 | 삼성전자주식회사 | 입력신호레벨 제어장치 및 제어방법 |
-
2018
- 2018-08-28 CN CN201810985407.2A patent/CN110867204B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6295213B1 (en) * | 2000-02-14 | 2001-09-25 | Astec International Limited | Circuit for efficiently clamping a power converter's reset voltage and for providing auxiliary power |
CN1357890A (zh) * | 2000-12-05 | 2002-07-10 | 简篇 | 动态随机存取存储器结构及操作方法 |
CN1991688A (zh) * | 2005-10-13 | 2007-07-04 | Arm有限公司 | 在操作和睡眠模式下的数据保持 |
JP4545173B2 (ja) * | 2007-05-28 | 2010-09-15 | 三菱電機株式会社 | 車両制御装置 |
CN102150102A (zh) * | 2008-09-10 | 2011-08-10 | 苹果公司 | 具有低功率模式的电路 |
CN103562999A (zh) * | 2011-05-26 | 2014-02-05 | 美光科技公司 | 包含启用电路的装置及*** |
US9058899B2 (en) * | 2011-06-24 | 2015-06-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Data-aware SRAM systems and methods forming same |
CN103219887A (zh) * | 2012-03-19 | 2013-07-24 | 崇贸科技股份有限公司 | 用于电源转换器的省能控制器及省能方法 |
Also Published As
Publication number | Publication date |
---|---|
CN110867204A (zh) | 2020-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI672704B (zh) | 記憶體裝置以及記憶體控制方法 | |
US11061422B2 (en) | Low dropout linear regulator and voltage stabilizing method therefor | |
US9442502B2 (en) | Voltage regulator with soft-start circuit | |
CN107305400B (zh) | 基准电压产生电路以及具有该电路的dcdc转换器 | |
KR102153907B1 (ko) | 전압 레귤레이터, 메모리 컨트롤러 및 그것의 전압 공급 방법 | |
JP5446770B2 (ja) | 電圧検出回路 | |
JP2005237099A (ja) | 電流方向検出回路及びそれを備えたスイッチングレギュレータ | |
CN107305402B (zh) | 带隙基准电路以及具有该带隙基准电路的dcdc转换器 | |
KR20090084863A (ko) | 다수의 전류 제한들의 검출을 위한 시스템 및 방법 | |
US7092226B2 (en) | Constant-voltage power supply circuit | |
JP2006133936A (ja) | 電源装置、及び携帯機器 | |
US9454165B2 (en) | Semiconductor device and current control method that controls amount of current used for voltage generation based on connection state of external capacitor | |
US20140253019A1 (en) | Charger Circuit and Control Circuit and Control Method Thereof | |
JP4439974B2 (ja) | 電源電圧監視回路 | |
CN110867204B (zh) | 存储器装置以及存储器控制方法 | |
US20110271123A1 (en) | Power control system of a baseboard management controller and method thereof | |
JP4295289B2 (ja) | 基準電源電圧回路 | |
CN111934541B (zh) | 电荷泵稳压电路、稳压方法以及非易失存储器 | |
US10453498B2 (en) | Power reset circuit | |
JP2009290947A (ja) | スイッチングレギュレータおよび電子機器 | |
JP2019208340A5 (zh) | ||
KR20130132186A (ko) | 주기신호생성회로 | |
CN111352454B (zh) | 一种用于开关型电流源芯片的恒温环电路 | |
US9817414B2 (en) | Undershoot reduction | |
US20210167771A1 (en) | Power-on reset signal generating device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |