CN110828452A - 具有闩锁免疫的半导体器件 - Google Patents

具有闩锁免疫的半导体器件 Download PDF

Info

Publication number
CN110828452A
CN110828452A CN201910748920.4A CN201910748920A CN110828452A CN 110828452 A CN110828452 A CN 110828452A CN 201910748920 A CN201910748920 A CN 201910748920A CN 110828452 A CN110828452 A CN 110828452A
Authority
CN
China
Prior art keywords
region
source region
semiconductor device
epitaxial layer
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910748920.4A
Other languages
English (en)
Inventor
C.D.阮
A.鲁普
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN110828452A publication Critical patent/CN110828452A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0869—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

公开了具有闩锁免疫的半导体器件。一种半导体器件，包括：第二导电类型的本体区；第二导电类型的本体接触区，形成在本体区中并且与本体区相比具有更高的平均掺杂浓度；在与本体接触区相邻的本体区中形成的与第二导电类型相反的第一导电类型的源极区；第一导电类型的漂移区带，由本体区的形成半导体器件的沟道区的区段将该第一导电类型的漂移区带与源极区分隔开；以及栅极电极，被配置为控制沟道区。本体接触区在朝向沟道区的方向上在源极区的大部分之下延伸并且在源极区的大部分之下具有至少1x1018cm‑3的掺杂浓度。描述了附加的半导体器件实施例和制造方法。

Description

具有闩锁免疫的半导体器件
背景技术
横向DMOS（双扩散MOS）器件中的低保持电压导致在高压集成电路中的闩锁故障。对于包括寄生双极器件的电路而言如果寄生双极器件的保持电压低于供给电压，则闩锁情况将持续直到电路损坏。具有高保持电压的器件配置提供闩锁免疫和ESD（静电放电）鲁棒性这两方面的优点。然而，用于提供高保持电压DMOS器件的常规方法典型地涉及以能够有效地增加保持电压的配置来堆叠分离的芯片（管芯）或者其它外部器件。该技术要求昂贵的复杂芯片堆叠布置。另一常规方法涉及例如通过增加一个或多个芯片尺寸（诸如沟道长度）来将寄生双极器件的击穿/触发电压增加到与通常需要的相比更高得多的值以避免一同触发。这样的方法消耗相当多的附加区域，并且可能例如由于在增加沟道长度的情况下使器件的导通状态电阻增加而不利地影响器件性能。
因此，存在针对对于半导体器件而言更成本有效并且鲁棒的闩锁免疫解决方案的需要。
发明内容
根据半导体器件的实施例，半导体器件包括：第二导电类型的本体区；形成在本体区中并且与本体区相比具有更高的平均掺杂浓度的第二导电类型的本体接触区；在与本体接触区相邻的本体区中形成的与第二导电类型相反的第一导电类型的源极区；第一导电类型的漂移区带，由本体区的形成半导体器件的沟道区的区段将该第一导电类型的漂移区带与源极区分隔开；以及被配置为控制沟道区的栅极电极。本体接触区在朝向沟道区的方向上在源极区的大部分之下延伸，并且在源极区的大部分之下具有至少1x1018cm-3的掺杂浓度。
本体接触区可以在整个源极区之下延伸，并且在整个源极区之下具有至少1x1018cm-3的掺杂浓度。
分离地或组合地，本体接触区在源极区的大部分之下可以具有至少1x1019cm-3的掺杂浓度。
分离地或组合地，本体接触区在源极区的大部分之下可以具有至少2x1019cm-3的掺杂浓度。
分离地或组合地，源极区可以具有在源极区的大部分上的平均厚度，并且在源极区的相邻于沟道区的一侧处源极区的厚度可以从平均厚度增加两倍或更多。
分离地或组合地，源极区可以具有在源极区的大部分上的小于100nm的平均厚度。
分离地或组合地，在源极区的大部分上源极区的平均厚度可以在40nm和80nm之间。
分离地或组合地，在源极区的相邻于沟道区的一侧处源极区的厚度可以增加到至少100nm。
分离地或组合地，在源极区的相邻于沟道区的一侧处源极区的厚度可以增加到至少120nm。
分离地或组合地，本体区、本体接触区、源极区和漂移区带可以被形成在外延层中，源极区可以具有相邻于沟道区的掺杂剂浓度尾部并且其与源极区的其余部分相比更深地延伸到外延层中，并且本体接触区可以在源极区之下至少延伸到源极区的掺杂剂浓度尾部。
分离地或组合地，半导体器件可以是横向功率半导体器件，本体区、本体接触区、源极区和漂移区带可以被形成在外延层中，外延层可以被形成在半导体衬底上，可以通过一个或多个隔离层将外延层与半导体衬底在竖向上分离，第一导电类型的漏极区可以被形成在漂移区带的与沟道区相对的一侧上的外延层中，并且栅极电极可以被部署在外延层上并且与沟道区电绝缘。
分离地或组合地，由源极区、本体区和漂移区带形成的寄生双极器件可以具有触发电压和保持电压，在触发电压之上寄生双极器件被触发并且开始传导电流，在保持电压之上寄生双极器件在被触发之后继续传导电流，并且源极区的载流子喷射能力可以使得寄生双极器件的保持电压在半导体器件的供给电压之上。
根据制造半导体器件的方法的实施例，方法包括：形成第二导电类型的本体区；在本体区中形成第二导电类型的本体接触区，本体接触区与本体区相比具有更高的平均掺杂浓度；在与本体接触区相邻的本体区中形成与第二导电类型相反的第一导电类型的源极区；形成第一导电类型的漂移区带，由本体区的形成半导体器件的沟道区的区段将漂移区带与源极区分隔开；以及形成被配置为控制沟道区的栅极电极，其中形成本体接触区包括使本体接触区在朝向沟道区的方向上在源极区的大部分之下延伸，本体接触区在源极区的大部分之下具有至少1x1018cm-3的掺杂浓度。
形成本体接触区和形成源极区可以包括：使用具有限定外延层中的源极注入区的开口的第一掩模将第一导电类型的掺杂剂物质注入到外延层中；使用具有限定外延层中的本体接触注入区的开口的第二掩模将第二导电类型的掺杂剂物质注入到外延层中，第二掩模中的开口与第一掩模中的开口重叠，从而外延层中的本体接触注入区与外延层中的源极注入区重叠；以及使外延层退火以激活第一导电类型和第二导电类型的所注入的掺杂剂物质，并且使第二导电类型的所注入的掺杂剂物质在源极区的大部分之下以至少1x1018cm-3的掺杂浓度在朝向沟道区的方向上在源极区的大部分之下扩散。
分离地或组合地，第二掩模中的开口可以与第一掩模中的开口重叠至少50nm。
分离地或组合地，第二掩模中的开口可以与第一掩模中的开口重叠至少100nm。
分离地或组合地，第一导电类型的掺杂剂物质可以包括使用第一掩模以约1x1015cm-2至5x1015cm-2的剂量和约12keV至15keV的能量注入到外延层中的磷。
分离地或组合地，第二导电类型的掺杂剂物质可以包括硼和BF2，可以使用第二掩模以约1x1015cm-2至4x1015cm-2的剂量和约7keV至10keV的能量将硼注入到外延层中，并且可以使用第二掩模以约1x1014cm-2至5x1014cm-2的剂量和约20keV至30keV的能量将BF2注入到外延层中。
分离地或组合地，形成本体接触区和形成源极区可以包括：将第一导电类型的掺杂剂物质注入到外延层的重叠的注入区中并且将第二导电类型的掺杂剂物质注入到外延层的重叠的注入区中；以及使外延层退火以激活所注入的第一导电类型的掺杂剂物质和第二导电类型的掺杂剂物质，以形成源极区的掺杂剂浓度尾部，其与沟道区相邻并且与源极区的其余部分相比更深地延伸到外延层中，以及使本体接触区在源极区之下至少延伸到源极区的掺杂剂浓度尾部。
分离地或组合地，半导体器件可以是横向功率半导体器件，并且方法可以进一步包括：在半导体衬底上形成外延层，通过一个或多个隔离层将外延层与半导体衬底在竖向上分离；形成本体区，本体接触区、源极区和漂移区带被形成在外延层中；在漂移区带的与沟道区相对的一侧上的外延层中形成第一导电类型的漏极区；以及将栅极电极部署在外延层上并且栅极电极被与沟道区电绝缘。
根据半导体器件的另一实施例，半导体器件包括：p型本体区；p型本体接触区，形成在本体区中并且与本体区相比具有更高的平均掺杂浓度；n型源极区，形成在与本体接触区相邻的本体区中；n型漂移区带，由本体区的形成半导体器件的沟道区的区段将该n型漂移区带与源极区分隔开；以及被配置为控制沟道区的栅极电极。本体接触区在朝向沟道区的方向上在源极区的大部分之下延伸。由源极区、本体区和漂移区带形成的npn寄生双极器件具有触发电压和保持电压，在触发电压之上寄生双极器件被触发并且开始传导电流，在保持电压之上寄生双极器件在被触发之后继续传导电流。源极区被配置为具有电子喷射能力，以使得寄生双极器件的保持电压在半导体器件的供给电压之上。
本领域技术人员在阅读下面的详细描述时并且在查看随附附图时将认识到附加的特征和优点。
附图说明
附图的元素不一定相对于彼此成比例。同样的参考标号指明对应的类似部件。可以组合各种所图示的实施例的特征，除非它们彼此排斥。在附图中描绘了各实施例并且在下面的描述中详述各实施例。
图1图示具有闩锁免疫的半导体器件的部分横截面视图。
图2图示作为用于在图3A至图3B中示出的三个不同的半导体器件的漏极电压的函数的漏极电流的线图。
图3A图示具有典型的源极区和本体接触区配置的常规半导体器件的部分横截面视图。
图3B图示具有被配置有降低的载流子喷射能力的源极区的半导体器件的部分横截面视图。
图3C图示具有被配置为具有低于图3B中示出的半导体器件的载流子喷射能力的载流子喷射能力的源极区的半导体器件的部分横截面视图。
图4A、图4B、图5A和图5B图示形成图1中示出的半导体器件的源极区和本体接触区的方法的实施例。
图6A图示常规半导体器件的利用常规的源极和本体接触注入技术产生的源极区和本体接触区的横截面视图。
图6B图示半导体器件的利用在图4A至图5B中图示的注入方法产生的源极区和本体接触区的横截面视图。
图6C图示对半导体器件的沿着图6A和图6B中标记为C1的线的掺杂浓度进行比较的线图。
具体实施方式
在此描述的实施例提供了具有闩锁免疫的半导体器件。半导体器件包括寄生双极器件，例如在n沟道器件的情况下的npn寄生双极器件。寄生双极器件由半导体器件的源极区、本体区和漂移区带形成。寄生双极器件具有触发电压和保持电压，在触发电压之上寄生双极器件被触发并且开始传导电流，在保持电压之上寄生双极器件在被触发之后继续传导电流。寄生双极器件可以是例如由电流尖峰事件或者ESD事件触发的，在电流尖峰事件中从半导体器件的节点提取出过量的电流，在ESD事件中过量的电压被施加到半导体器件的漏极端子或源极端子。一旦被触发，如果寄生双极器件的保持电压低于半导体器件的供给电压，则寄生双极器件将继续传导更大的电流。除非被减轻，否则这样的不受控制的电流流动将最终损坏半导体器件。为此，半导体器件的源极区和本体接触区被配置为以使得源极区的载流子喷射能力被降低到如下的水平：在该水平下寄生双极器件的保持电压被设置在半导体器件的供给电压之上。这样，一旦半导体器件的漏极电压快回（snap back）到保持电压就使寄生双极器件关断而不要求复杂的ESD保护电路和实现。
图1图示具有闩锁免疫的半导体器件的部分横截面视图。半导体器件包括第一导电类型的源极（发射极）区100、第一导电类型的漂移区带102、形成在第一导电类型的阱106中的第一导电类型的漏极（集电极）区104、与第一导电类型相反的第二导电类型的本体区108、以及第二导电类型的本体接触区110。在n沟道器件的情况下，源极区100、漂移区带102和漏极区104是n型的并且本体区108和本体接触区110是p型的。在p沟道器件的情况下，源极区100、漂移区带102和漏极区104是p型的并且本体区108和本体接触区110是n型的。
术语“源极”和“发射极”在此如术语“漏极”和“集电极”那样被可互换地使用，以指示半导体器件可以是MOSFET（金属氧化物半导体场效应晶体管）、HEMT（高电子迁移率晶体管）、IGBT（绝缘栅双极晶体管）或类似的器件。半导体器件可以是要求受保护免遭电流尖峰和ESD事件的器件。例如，半导体器件可以是分立的功率晶体管管芯或与同一半导体管芯中的一个或多个附加的晶体管和/或其它器件单片地集成的晶体管。替代地，半导体器件可以形成ESD保护电路的一部分。
半导体器件在图1中被图示为横向DMOS（LDMOS）器件，其中源极区100和漏极区104之间的电流流动的主要方向是横向的（即平行于器件的顶部主表面）。替代地，半导体器件可以是竖向器件，其中栅极结构被形成在沟槽中并且在源极区100和漏极区104之间的电流流动的主要方向是竖向的（即垂直于器件的顶部主表面）。
在任一种情况下，本体接触区110被形成在本体区108中并且与本体区108相比具有更高的平均掺杂浓度，以便在半导体器件的本体区108和源极/本体（S/B）电极112之间提供欧姆连接。源极区100与本体接触区110相邻地形成在本体区108中并且还与源极/本体（S/B）电极112欧姆接触。通过本体区108的形成半导体器件的沟道区114的区段将漂移区带102与源极区100分隔开。沟道区114受连接到栅极（G）金属化118的栅极电极116控制。漏极区104与器件的漏极（D）电极120欧姆接触。源极电极112和漏极电极120和栅极金属化118可以被实现在部署于其中形成有器件区的外延层122之上的一个或多个金属层中并且被通过层间电介质124中的开口连接到相应的器件区。
根据图1中图示的LDMOS的实施例，半导体器件是横向功率半导体器件。本体区108、本体接触区110、源极区100、漂移区带102和漏极区104被形成在外延层122中并且外延层122被形成在半导体衬底（为了易于说明没有示出）上。外延层122和半导体衬底可以包括Si或诸如SiC，GaN，SiGe，AlGaAs等的化合物半导体。通过一个或多个隔离层124，126将外延层122与半导体衬底在竖向上分离。可以在（多个）隔离层124，126之下提供掩埋层128以用于在器件的背侧提供横向连接和/或形成器件。漏极区104在漂移区带102的与沟道区114相对的侧上形成在外延层122中，并且栅极电极116被部署在外延层122上方并且通过诸如二氧化硅的栅极电介质130与沟道区114电绝缘。第二导电类型的深掺杂区132在器件的源极侧上与本体区108相比可以更深地延伸到外延层122中。在竖向器件的情况下，漏极区104将被形成在半导体器件的与源极区100相对的侧处。在IGBT的情况下，漏极区104将被相反导电类型的区替代。
对于每种类型的半导体器件（横向、竖向、MOSFET、HEMT、IGBT等）而言，本体接触区110在朝向沟道区114的方向上在源极区100的大部分（即，多于50％）下延伸。由源极区100、本体区108和漂移区带102形成的寄生双极器件在图1中被示出为示意性重叠。寄生双极器件在n沟道半导体器件的情况下是npn器件，并且在p沟道半导体器件的情况下是pnp器件。在任一种情况下，寄生双极器件具有触发电压（Vt）和保持电压（Vh），高于该触发电压，寄生双极器件被触发并且开始传导电流；高于该保持电压，寄生双极器件在被触发之后继续传导电流。如先前在此解释的那样，寄生双极器件可能由电流尖峰事件、ESD事件等触发。一旦被触发，如果保持电压低于半导体器件的供给电压，则寄生双极器件将继续传导越来越高的电流。然而，源极区100和本体接触区110被配置以使得源极区100的载流子喷射能力降低到确保寄生双极器件的保持电压高于半导体器件的供给电压的水平。因此，当半导体器件的漏极电压快回至保持电压时，寄生双极器件关断（在被触发之后）。源极区100的载流子喷射能力是在触发事件期间能够被从源极区100喷射到寄生双极器件的基极中的电子（对于n沟道器件而言）或空穴（对于p沟道器件而言）的总量。
图2绘制针对图3A至图3C中示出的三种不同的半导体器件的作为漏极电压的函数的漏极电流。图2中标记为“常规器件”的曲线对应于图3A中示出的常规半导体器件，其具有典型的源极区和本体接触区配置。图2中标记为“器件A”的曲线对应于图3B中示出的半导体器件A，并且其具有根据在此描述的实施例的被配置有减小的载流子喷射能力的源极区。图2中标记为“器件B”的曲线对应于图3C中示出的第二半导体器件B，并且其具有被配置为具有低于图3B中示出的半导体器件A的载流子喷射能力的载流子喷射能力的源极区。
图3B中示出的半导体器件A具有比图3A中示出的常规器件更高的触发（击穿）点，并且图3C中示出的半导体器件B具有比图3B中示出的半导体器件A更高的触发点。针对每个器件标记触发点“Vt1，It1”以指示击穿电压（“Vt1”）和漏极电流（“It1”），在其处包括在相应的器件中的寄生双极器件被触发并且开始传导电流。图3B和图3C中示出的半导体器件在源极区（在图3A至图3C中标记为“源极”）之下具有本体接触延伸部200，其提供到寄生双极器件的基极的低连接电阻（在图1中标记为RB），这导致更高的触发点。在触发事件之后不久，每个器件的漏极电压随着漏极电流继续上升而突然快回。漏极电压最终下降到相应的寄生双极器件的保持电压（Vh）。
如果保持电压低于半导体器件的供给电压，则漏极电流将持续上升，直到器件被损坏。在图2中，图3A中示出的常规半导体器件的保持电压低于器件的供给电压。因此，漏极电流持续不受削减地上升。然而，图3B中示出的半导体器件A具有如下的源极区：其具有降低的载流子喷射能力和高于供给电压的保持电压。因此，当达到保持电压时半导体器件A的漏极电流停止，并且寄生双极器件关断。图3C中示出的半导体器件B的保持电压甚至高于图3B中示出的半导体器件A的保持电压，并且因此半导体器件B中的寄生双极器件更快地关断。图2中的电流It2是针对半导体器件A和B的损坏电流。图3A至图3C中的标记为“eff_s”的线指示约1x1020cm-3的示例性n掺杂浓度，并且图3A至图3C中标记为“eff_bc”的线指示约2x1019cm-3的示例性p掺杂浓度。图3A至图3C中示出的器件示例是n沟道器件，其中源极区是n型的并且本体接触区是p型的。
针对半导体器件中的寄生双极器件的保持电压受若干参数影响，包括基极电阻、源极区的载流子喷射能力等。根据在此描述的实施例，半导体器件的源极区100和本体接触区110被配置以使得源极区100的载流子喷射能力被降低到如下水平：在该水平下寄生双极器件的保持电压被设置成高于半导体器件的供给电压。在实施例中，本体接触区110在朝向沟道区114的方向上在源极区100的大部分之下延伸，并且在源极区100的大部分之下具有至少1x1018cm-3，或至少1x1019cm-3，或至少2x1019cm-3的掺杂浓度，以便将源极区100的载流子喷射能力降低到如下水平：在该水平下寄生双极器件的保持电压被设置成高于半导体器件的供给电压。在另一实施例中，本体接触区110在整个源极区100之下延伸并且在整个源极区100之下具有至少1x1018cm-3的掺杂浓度，以便将源极区100的载流子喷射能力降低到寄生双极器件的保持电压部署在半导体器件的供给电压上的水平。
分离地或组合地，与典型的半导体器件的源极区相比，源极区100可以相对较薄，以便将源极区100的载流子喷射能力降低到如下水平：在该水平下寄生双极器件的保持电压被设置成高于半导体器件的供给电压。例如，源极区100可以在源极区100的大部分上具有小于100nm的平均厚度。
图4A至图5B图示形成图1中示出的半导体器件的源极区100和本体接触区110的方法的实施例。图4A和图5A是关注于器件的具有源极区100和本体接触区110的区上的部分自顶向下平面图，而图4B和图5B是对应的部分横截面视图。
图4A和图4B示出在半导体衬底上形成外延层122并且在外延层122中形成基极区108之后的半导体器件。可以使用任何标准的外延和掺杂处理来形成外延层122和基极区108。图4A和图4B还示出形成在外延层122上的第一阻挡掩模300，诸如光致抗蚀剂、氧化物、多晶硅、金属等。第一阻挡掩模300具有开口302，该开口302在外延层122中限定源极注入区304。
图4B示出在将第一导电类型的掺杂剂物质306注入通过第一阻挡掩模300中的开口302并且使其进入到外延层122的源极注入区304中期间的半导体器件。在一个实施例中，第一导电类型的掺杂剂物质306包括磷，其是以约1x1015cm-2至5x1015cm-2的剂量和约12KeV至15KeV的能量通过第一阻挡掩模中的开口302注入到外延层122的源极注入区304中的。
图5A和图5B示出在随后的用以形成本体接触区110的注入处理期间的半导体器件。在源极注入处理之后去除第一阻挡掩模300，并且在外延层122上形成诸如光致抗蚀剂、氧化物、多晶硅、金属等的第二阻挡掩模400。第二阻挡掩模400具有开口402，该开口402在外延层122中限定本体接触注入区404。第二阻挡掩模400中的开口402与第一阻挡掩模300中的开口302重叠，从而外延层122中的本体接触注入区404与外延层122中的源极注入区304重叠。第二阻挡掩模400中的开口402可以与第一阻挡掩模300中的开口302重叠至少50nm，至少100nm等。第二阻挡掩模400的边缘与源极注入区304的对应边缘之间的重叠在图5A和图5B中被标记成“重叠”。
图5B示出在将第二导电类型的掺杂剂物质406注入通过第二阻挡掩模400中的开口402并且使其进入到外延层122的本体接触注入区404中期间的半导体器件。在一个实施例中，第二导电类型的掺杂剂物质406包括硼和BF2，硼是以约1x1015cm-2至4x1015cm-2的剂量和约7keV至10keV的能量通过第二掩模400中的开口402注入到外延层的本体接触注入区404中的，并且BF2是以约1x1014cm-2至5x1014cm-2的剂量和约20keV至30keV的能量通过第二掩模400的开口402注入到外延层的本体接触注入区404中的。
随后对外延层122进行退火以激活第一导电类型的注入掺杂剂物质306和第二导电类型的注入掺杂剂物质406，并且分别形成源极区100和本体接触区110。在一个实施例中，在约1000℃至1010℃下在几秒钟内对外延层122退火以激活两种类型的注入掺杂剂物质306，406。特别是在硼作为第二导电类型的掺杂剂物质406并且硅作为外延层122的半导体材料的情况下，第二导电类型的注入掺杂剂物质406容易在朝向沟道区114的方向上在源极区100的大部分之下扩散，并且对于在上面给出的B和BF2的剂量和能量注入范围而言可以在源极区100的大部分之下具有至少1x1018cm-3的掺杂浓度。其它类型的掺杂剂物质可以在朝向沟道区114的方向上在源极区100的大部分之下扩散，并且可以在源极区100的大部分之下具有至少1x1018cm-3的掺杂浓度。本体接触区110甚至可以如在图1中示出那样在整个源极区100之下延伸并且在整个源极区100之下具有至少1x1018cm-3的掺杂浓度。利用在图4A至图5B中图示的方法，经由具有重叠的注入掩模400，500来修改源极掺杂轮廓，所述重叠造成在没有任何进一步的处理适配的情况下调制来自源极侧的喷射的载流子容量。
图6A图示常规的半导体器件（POR）的源极区和本体接触区的横截面视图，并且该常规的半导体器件是通过常规的源极和本体接触注入技术生产的，由此在用于对本体接触区进行注入的阻挡掩模中的开口不与在用于对源极区进行注入的阻挡掩模中的开口重叠。因此，如在图6A中示出那样，所得到的本体接触区在源极区之下具有很少的延伸乃至于没有延伸。图6B图示半导体器件（器件1）的源极区和本体接触区的横截面视图，并且该半导体器件是通过在图4A至图5B中图示的注入方法生产的。
与在图6A中示出的常规器件相反，图6B中的半导体器件的本体接触区110在朝向沟道区114的方向上在源极区100的大部分之下延伸并且在源极区100的大部分之下具有至少1x1018cm-3的掺杂浓度。图6C比较了两个半导体器件的沿着图6A和图6B中标记为X-X'的线的掺杂浓度。如由在图6C中标记为“源极/本体接触过渡”的掺杂拐点指示的那样，图6B中的半导体器件与图6A中示出的常规器件相比具有明显更薄的源极区100。更浅的源极区100导致对于在注入模式期间没有经由本体接触区110终止的寄生双极器件中的电流流动而言的例如约100nm的浅区域，有效地增加了寄生双极器件的基极电阻。
在一个实施例中，在源极区100的大部分上源极区100的平均厚度（Ts）在40nm和80nm之间。在源极区100的相邻于沟道区114的一侧处源极区100的厚度可以从平均厚度增加两倍或更多。例如，源极区100可以具有相邻于沟道区114的掺杂剂浓度尾部500，并且其与源极区100的其余部分相比更深地延伸到外延层122中。
本体接触区110可以在源极区100之下至少延伸至源极区100的掺杂剂浓度尾部500。源极掺杂剂浓度尾部500和本体接触区延伸部200可以是通过使用在图4A至图5B中图示的注入方法实现的，其中磷作为源极掺杂剂物质306并且硼作为本体接触区掺杂剂物质406。例如，磷原子和硼原子可以被注入到外延层122的重叠的注入区304，404中，并且可以对外延层122进行退火以激活注入的磷原子和硼原子以分别形成源极区100和本体接触区110。通过形成与典型的源极区相比更浅的源极区100并且使用诸如硼的具有高扩散率的掺杂剂物质来形成本体接触区110，源极区100可以被形成有掺杂剂浓度尾部500，其与沟道区114相邻并且与源极区100的其余部分相比更深地延伸到外延层122中，并且本体接触区110可以在源极区100之下至少延伸到源极区100的掺杂剂浓度尾部500。在实施例中，对于在源极区100的在掺杂剂浓度尾部500之外的大部分之上具有在40nm和80nm之间的平均厚度Ts的源极区100而言，在源极区100的相邻于沟道区114的一侧处（即在掺杂剂浓度尾部500中）源极区100可以具有至少100nm或至少120nm的厚度Ts'。
诸如“第一”、“第二”等的术语被用于描述各种元件、区、区段等并且也没有进行限制的意图。贯穿于描述同样的术语指代同样的元件。
如在此使用的那样，术语“具有”、“包含”、“包括”和“含有”等是开放式的术语，其指示存在所声明的元件或特征但是不排除附加的元件或特征。除非上下文另外清楚地指示，否则量词“一”、“一个”和指代词“该”有包括复数以及单数的意图。
要理解的是，除非另外具体指明，否则在此描述的各种实施例的特征可以与彼此组合。
虽然已经在此图示并描述了具体实施例，但是本领域普通技术人员将领会，在不脱离本发明的范围的情况下各种各样的替换的和/或等同的实现可以代替所示出和描述的具体实施例。本申请意图覆盖在此讨论的具体实施例的任何适配或变化。因此意图的是本发明仅受权利要求及其等同物限制。

Claims (21)

1.一种半导体器件，包括：
第二导电类型的本体区；
第二导电类型的本体接触区，形成在本体区中并且与本体区相比具有更高的平均掺杂浓度；在与本体接触区相邻的本体区中形成的与第二导电类型相反的第一导电类型的源极区；
第一导电类型的漂移区带，由本体区的形成半导体器件的沟道区的区段将该第一导电类型的漂移区带与源极区分隔开；以及
栅极电极，被配置为控制沟道区，
其中本体接触区在朝向沟道区的方向上在源极区的大部分之下延伸并且在源极区的大部分之下具有至少1x1018cm-3的掺杂浓度。
2.根据权利要求1所述的半导体器件，其中本体接触区在整个源极区之下延伸并且在整个源极区之下具有至少1x1018cm-3的掺杂浓度。
3.根据权利要求1所述的半导体器件，其中本体接触区在源极区的大部分之下具有至少1x1019cm-3的掺杂浓度。
4.根据权利要求1所述的半导体器件，其中本体接触区在源极区的大部分之下具有至少2x1019cm-3的掺杂浓度。
5.根据权利要求1所述的半导体器件，其中源极区具有在源极区的大部分上的平均厚度，并且其中在源极区的相邻于沟道区的一侧处源极区的厚度从平均厚度增加两倍或更多。
6.根据权利要求1所述的半导体器件，其中源极区具有在源极区的大部分上的小于100nm的平均厚度。
7.根据权利要求6所述的半导体器件，其中在源极区的大部分上源极区的平均厚度在40nm和80nm之间。
8.根据权利要求6所述的半导体器件，其中在源极区的相邻于沟道区的一侧处源极区的厚度增加到至少100nm。
9.根据权利要求6所述的半导体器件，其中在源极区的相邻于沟道区的一侧处源极区的厚度增加到至少120nm。
10.根据权利要求1所述的半导体器件，其中本体区、本体接触区、源极区和漂移区带被形成在外延层中，其中源极区具有相邻于沟道区的掺杂剂浓度尾部并且掺杂剂浓度尾部与源极区的其余部分相比更深地延伸到外延层中，并且其中本体接触区在源极区之下至少延伸到源极区的掺杂剂浓度尾部。
11.根据权利要求1所述的半导体器件，其中半导体器件是横向功率半导体器件，其中本体区、本体接触区、源极区和漂移区带被形成在外延层中，其中外延层被形成在半导体衬底上，其中通过一个或多个隔离层将外延层与半导体衬底在竖向上分离，其中第一导电类型的漏极区被形成在漂移区带的与沟道区相对的一侧上的外延层中，并且其中栅极电极被部署在外延层上并且与沟道区电绝缘。
12.根据权利要求1所述的半导体器件，其中由源极区、本体区和漂移区带形成的寄生双极器件具有触发电压和保持电压，在触发电压之上寄生双极器件被触发并且开始传导电流，在保持电压之上寄生双极器件在被触发之后继续传导电流，并且其中源极区的载流子喷射能力使得寄生双极器件的保持电压在半导体器件的供给电压之上。
13.一种制造半导体器件的方法，所述方法包括：
形成第二导电类型的本体区；
在本体区中形成第二导电类型的本体接触区，本体接触区与本体区相比具有更高的平均掺杂浓度；
在与本体接触区相邻的本体区中形成与第二导电类型相反的第一导电类型的源极区；
形成第一导电类型的漂移区带，由本体区的形成半导体器件的沟道区的区段将漂移区带与源极区分隔开；以及
形成被配置为控制沟道区的栅极电极，
其中形成本体接触区包括使本体接触区在朝向沟道区的方向上在源极区的大部分之下延伸，本体接触区在源极区的大部分之下具有至少1x1018cm-3的掺杂浓度。
14.根据权利要求13所述的方法，其中形成本体接触区以及形成源极区包括：
使用具有限定外延层中的源极注入区的开口的第一掩模将第一导电类型的掺杂剂物质注入到外延层中；
使用具有限定外延层中的本体接触注入区的开口的第二掩模将第二导电类型的掺杂剂物质注入到外延层中，第二掩模中的开口与第一掩模中的开口重叠，从而外延层中的本体接触注入区与外延层中的源极注入区重叠；以及
使外延层退火以激活第一导电类型和第二导电类型的所注入的掺杂剂物质，并且使第二导电类型的所注入的掺杂剂物质在源极区的大部分之下以至少1x1018cm-3的掺杂浓度在朝向沟道区的方向上在源极区的大部分之下扩散。
15.根据权利要求14所述的方法，其中第二掩模中的开口与第一掩模中的开口重叠至少50nm。
16.根据权利要求14所述的方法，其中第二掩模中的开口与第一掩模中的开口重叠至少100nm。
17.根据权利要求14所述的方法，其中第一导电类型的掺杂剂物质包括磷，并且其中磷是使用第一掩模以约1x1015cm-2至5x1015cm-2的剂量和约12keV至15keV的能量注入到外延层中的。
18.根据权利要求14所述的方法，其中第二导电类型的掺杂剂物质包括硼和BF2，其中使用第二掩模以约1x1015cm-2至4x1015cm-2的剂量和约7keV至10keV的能量将硼注入到外延层中，并且其中使用第二掩模以约1x1014cm-2至5x1014cm-2的剂量和约20keV至30keV的能量将BF2注入到外延层中。
19.根据权利要求13所述的方法，其中形成本体接触区以及形成源极区包括：
将第一导电类型的掺杂剂物质注入到外延层的重叠的注入区中并且将第二导电类型的掺杂剂物质注入到外延层的重叠的注入区中；以及
使外延层退火以激活所注入的第一导电类型的掺杂剂物质和第二导电类型的掺杂剂物质，以形成源极区的掺杂剂浓度尾部，掺杂剂浓度尾部与沟道区相邻并且与源极区的其余部分相比更深地延伸到外延层中，以及使本体接触区在源极区之下至少延伸到源极区的掺杂剂浓度尾部。
20.根据权利要求13所述的方法，其中半导体器件是横向功率半导体器件，所述方法进一步包括：
在半导体衬底上形成外延层，通过一个或多个隔离层将外延层与半导体衬底在竖向上分离；
形成本体区，本体接触区、源极区和漂移区带被形成在外延层中；
在漂移区带的与沟道区相对的一侧上的外延层中形成第一导电类型的漏极区；以及
将栅极电极部署在外延层上并且栅极电极被与沟道区电绝缘。
21.一种半导体器件，包括：
p型本体区；
p型本体接触区，形成在本体区中并且与本体区相比具有更高的平均掺杂浓度；
n型源极区，形成在与本体接触区相邻的本体区中；
n型漂移区带，由本体区的形成半导体器件的沟道区的区段将该n型漂移区带与源极区分隔开；以及
栅极电极，被配置为控制沟道区，
其中本体接触区在朝向沟道区的方向上在源极区的大部分之下延伸，
其中由源极区、本体区和漂移区带形成的npn寄生双极器件具有触发电压和保持电压，在触发电压之上寄生双极器件被触发并且开始传导电流，在保持电压之上寄生双极器件在被触发之后继续传导电流，
其中源极区被配置为具有电子喷射能力以使得寄生双极器件的保持电压在半导体器件的供给电压之上。
CN201910748920.4A 2018-08-14 2019-08-14 具有闩锁免疫的半导体器件 Pending CN110828452A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/103,160 US10957792B2 (en) 2018-08-14 2018-08-14 Semiconductor device with latchup immunity
US16/103160 2018-08-14

Publications (1)

Publication Number Publication Date
CN110828452A true CN110828452A (zh) 2020-02-21

Family

ID=67587383

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910748920.4A Pending CN110828452A (zh) 2018-08-14 2019-08-14 具有闩锁免疫的半导体器件

Country Status (3)

Country Link
US (1) US10957792B2 (zh)
EP (1) EP3611765B1 (zh)
CN (1) CN110828452A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112002759A (zh) * 2020-08-20 2020-11-27 杰华特微电子（杭州）有限公司 横向扩散晶体管及其制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7140148B2 (ja) * 2019-02-27 2022-09-21 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP7157691B2 (ja) * 2019-03-20 2022-10-20 株式会社東芝 半導体装置
TWI819717B (zh) * 2022-07-25 2023-10-21 國立陽明交通大學 半導體裝置及其製造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0334659A2 (en) * 1988-03-25 1989-09-27 General Electric Company Conductivity modulated field effect transistor device
WO1997004488A2 (en) * 1995-07-19 1997-02-06 Philips Electronics N.V. Semiconductor device of hv-ldmost type
US5973358A (en) * 1997-07-01 1999-10-26 Citizen Watch Co., Ltd. SOI device having a channel with variable thickness
US20040033666A1 (en) * 2002-08-14 2004-02-19 Williams Richard K. Isolated complementary MOS devices in epi-less substrate
US20060113601A1 (en) * 2004-11-30 2006-06-01 Shibib Muhammed A Dual-gate metal-oxide semiconductor device
CN1862832A (zh) * 2005-05-13 2006-11-15 三星电子株式会社 高压半导体器件及其制造方法
CN102655156A (zh) * 2012-03-19 2012-09-05 京东方科技集团股份有限公司 一种阵列基板及其制造方法
CN104201204A (zh) * 2014-08-13 2014-12-10 四川广义微电子股份有限公司 横向对称dmos管及其制造方法
CN104201203A (zh) * 2014-08-13 2014-12-10 四川广义微电子股份有限公司 高耐压ldmos器件及其制造方法
CN104538403A (zh) * 2014-12-30 2015-04-22 厦门天马微电子有限公司 阵列基板单元结构、阵列基板、显示装置以及制作方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5701023A (en) * 1994-08-03 1997-12-23 National Semiconductor Corporation Insulated gate semiconductor device typically having subsurface-peaked portion of body region for improved ruggedness
US6927453B2 (en) * 2003-09-30 2005-08-09 Agere Systems Inc. Metal-oxide-semiconductor device including a buried lightly-doped drain region
US8389366B2 (en) * 2008-05-30 2013-03-05 Freescale Semiconductor, Inc. Resurf semiconductor device charge balancing
JP2011134985A (ja) * 2009-12-25 2011-07-07 Fuji Electric Co Ltd トレンチゲート型半導体装置とその製造方法
EP2673806B1 (en) 2011-02-12 2021-05-05 NXP USA, Inc. Fabrication method of a semiconductor device
US8772870B2 (en) 2012-10-31 2014-07-08 Freescale Semiconductor, Inc. LDMOS device with minority carrier shunt region
US9780189B2 (en) * 2015-06-03 2017-10-03 Silanna Asia Pte Ltd Transistor with contacted deep well region
US10242932B2 (en) * 2016-06-24 2019-03-26 Infineon Technologies Ag LDMOS transistor and method
US10050139B2 (en) * 2016-06-24 2018-08-14 Infineon Technologies Ag Semiconductor device including a LDMOS transistor and method
JP7109266B2 (ja) * 2018-06-06 2022-07-29 エイブリック株式会社 半導体装置およびその製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0334659A2 (en) * 1988-03-25 1989-09-27 General Electric Company Conductivity modulated field effect transistor device
WO1997004488A2 (en) * 1995-07-19 1997-02-06 Philips Electronics N.V. Semiconductor device of hv-ldmost type
US5973358A (en) * 1997-07-01 1999-10-26 Citizen Watch Co., Ltd. SOI device having a channel with variable thickness
US20040033666A1 (en) * 2002-08-14 2004-02-19 Williams Richard K. Isolated complementary MOS devices in epi-less substrate
US20060113601A1 (en) * 2004-11-30 2006-06-01 Shibib Muhammed A Dual-gate metal-oxide semiconductor device
CN1862832A (zh) * 2005-05-13 2006-11-15 三星电子株式会社 高压半导体器件及其制造方法
CN102655156A (zh) * 2012-03-19 2012-09-05 京东方科技集团股份有限公司 一种阵列基板及其制造方法
CN104201204A (zh) * 2014-08-13 2014-12-10 四川广义微电子股份有限公司 横向对称dmos管及其制造方法
CN104201203A (zh) * 2014-08-13 2014-12-10 四川广义微电子股份有限公司 高耐压ldmos器件及其制造方法
CN104538403A (zh) * 2014-12-30 2015-04-22 厦门天马微电子有限公司 阵列基板单元结构、阵列基板、显示装置以及制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112002759A (zh) * 2020-08-20 2020-11-27 杰华特微电子（杭州）有限公司 横向扩散晶体管及其制造方法

Also Published As

Publication number Publication date
EP3611765A1 (en) 2020-02-19
US10957792B2 (en) 2021-03-23
US20200058787A1 (en) 2020-02-20
EP3611765B1 (en) 2023-09-20

Similar Documents

Publication Publication Date Title
US10109625B2 (en) JFET and LDMOS transistor formed using deep diffusion regions
US9543379B2 (en) Semiconductor device with peripheral breakdown protection
US9818863B2 (en) Integrated breakdown protection
US7649225B2 (en) Asymmetric hetero-doped high-voltage MOSFET (AH2MOS)
KR101303405B1 (ko) 절연 트랜지스터 및 다이오드
CN106847894B (zh) 具有与栅极自对准的体扩散的ldmos器件
US9673188B2 (en) Integrated electrostatic discharge (ESD) clamping for an LDMOS transistor device having a bipolar transistor
US6144070A (en) High breakdown-voltage transistor with electrostatic discharge protection
EP3611765B1 (en) Method of fabricating a semiconductor device with latchup immunity
US9537000B2 (en) Semiconductor device with increased safe operating area
US11183495B2 (en) Power semiconductor devices
TW202131515A (zh) 具有蕭特基或類蕭特基接觸的功率電晶體的裝置和方法
US9165918B1 (en) Composite semiconductor device with multiple threshold voltages
US10943987B2 (en) Latch-up resistant transistor device
US20040097019A1 (en) Semiconductor component and method of manufacturing
US9614074B1 (en) Partial, self-biased isolation in semiconductor devices
US9831338B1 (en) Alternating source region arrangement
US20210184033A1 (en) High voltage double-diffused metal oxide semiconductor transistor
US20020185695A1 (en) Lateral DMOS structure with lateral extension structure for reduced charge trapping in gate oxide
CN111584481A (zh) 用于静电防护的晶体管结构及其制造方法
US6780722B2 (en) Field effect transistor on insulating layer and manufacturing method
KR101452091B1 (ko) 전력 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination