CN110784176A - 振荡器装置 - Google Patents
振荡器装置 Download PDFInfo
- Publication number
- CN110784176A CN110784176A CN201811066783.8A CN201811066783A CN110784176A CN 110784176 A CN110784176 A CN 110784176A CN 201811066783 A CN201811066783 A CN 201811066783A CN 110784176 A CN110784176 A CN 110784176A
- Authority
- CN
- China
- Prior art keywords
- circuit
- switch control
- oscillator
- control signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000008878 coupling Effects 0.000 abstract 1
- 238000010168 coupling process Methods 0.000 abstract 1
- 238000005859 coupling reaction Methods 0.000 abstract 1
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 50
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 31
- 230000010355 oscillation Effects 0.000 description 27
- 230000000630 rising effect Effects 0.000 description 20
- 238000010586 diagram Methods 0.000 description 13
- 230000002269 spontaneous effect Effects 0.000 description 7
- 230000001960 triggered effect Effects 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 4
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 3
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 3
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- 101150110971 CIN7 gene Proteins 0.000 description 2
- 101100328957 Caenorhabditis elegans clk-1 gene Proteins 0.000 description 2
- 101150110298 INV1 gene Proteins 0.000 description 2
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/013—Modifications of generator to prevent operation by noise or interference
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B1/00—Details
- H03B1/04—Reducing undesired oscillations, e.g. harmonics
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
- H03K21/08—Output circuits
- H03K21/10—Output circuits comprising logic circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B2202/00—Aspects of oscillators relating to reduction of undesired oscillations
- H03B2202/04—Reduction of undesired oscillations originated from outside noise or interferences, e.g. from parasitic couplings with circuit elements outside the oscillator
- H03B2202/042—Reduction of undesired oscillations originated from outside noise or interferences, e.g. from parasitic couplings with circuit elements outside the oscillator the circuit element belonging to the power supply
Landscapes
- Electronic Switches (AREA)
- Manipulation Of Pulses (AREA)
Abstract
本申请公开了一种振荡器装置,所述振荡器装置包含一振荡器电路与一保护电路,振荡器电路具有输入端及输出端,于所述输出端产生频率信号,以及保护电路耦接至振荡器电路的输入端或输出端,用以根据频率信号的信号边缘及被提供至振荡器装置的第一电源开关控制信号,产生并输出第二电源开关控制信号至振荡器电路的输入端,以保护所述振荡器电路的内部电路元件,避免产生干扰现象。
Description
技术领域
本申请关于一种振荡器装置,特别有关于一种能够保护振荡器内部电路元件的振荡器装置。
背景技术
一般来说,一振荡器电路例如是环形振荡器,可自发性产生振荡频率,所述振荡器电路的内部元件电路也会采用所述振荡频率的信号边缘来进行作动,此外,一般会采用一个外部所触发产生的电源开关控制信号,来控制所述振荡器电路是否输出所自发性产生的振荡频率作为频率信号,而目前传统机制所遭遇到的难题在于无法保证外部所触发产生的电源开关控制信号的信号边缘与所自发性产生的振荡频率的信号边缘是同步对齐的,致使所述振荡器电路的内部元件电路极容易因为信号的不同步而产生干扰现象(glitch)。
发明内容
因此,本申请的目的之一在于公开一种能够保护振荡器内部电路元件的振荡器装置,避免产生干扰现象。
根据本申请实施例,其公开了一种振荡器装置,振荡器装置包含一振荡器电路与一第一保护电路。振荡器电路具有一输入端及一输出端,于所述输出端产生一频率信号。第一保护电路耦接至振荡器电路的输入端,用以根据所述频率信号的一信号边缘及被提供至所述振荡器装置的一第一电源开关控制信号,产生并输出一第二电源开关控制信号至所述振荡器电路的所述输入端,以控制并保护所述振荡器电路的内部电路元件,来产生所述频率信号。
根据本申请实施例,另公开一种振荡器装置,振荡器装置包含一振荡器电路、第一与门与一保护电路;振荡器电路具有一输入端及一输出端,于所述输出端产生一第一频率信号;第一与门具有一第一输入端耦接至所述振荡器电路的所述输出端以接收所述第一频率信号、具有一第二输入端以及具有一输出端;保护电路耦接至所述振荡器电路的所述输出端、所述第一与门的所述第二输入端,用以根据所述第一频率信号的一信号边缘及一第一电源开关控制信号,产生并输出一第三电源开关控制信号至所述第一与门的所述第二输入端,令所述第一与门产生一第二频率信号作为所述振荡器装置的一输出频率,所述保护电路另用以根据所述第一频率信号的所述信号边缘及所述第一电源开关控制信号,产生并输出一第二电源开关控制信号至所述振荡器电路的所述输入端,保护所述振荡器电路的内部电路元件以产生所述第一频率信号。
附图说明
图1为本申请第一实施例的振荡器装置的示意图。
图2为图1所示的振荡器装置的信号时序范例示意图。
图3为本申请第二实施例的振荡器装置的示意图。
图4为图3所示的振荡器装置的信号时序范例示意图。
图5为本申请第三实施例的振荡器装置的示意图。
图6为图3所示的振荡器电路的一实施例示意图。
图7为图3所示的振荡器电路的另一实施例示意图。
其中,附图标记说明如下:
100、300、500 振荡器装置
105 振荡器电路
110、310、510A、510B 保护电路
605 与非门
610、615、620、710、715、720 反相器
1101、3101、5101A、5101B 计数电路
705、1102、3102、3103、5102A、5102B 与门
具体实施方式
本申请旨在于公开一种能够将一外部所提供的电源开关控制信号的信号边缘与一内部振荡器电路(例如环形振荡器电路,但不限定)内的元件所需要的频率信号边缘进行同步的方法与装置,解决所述电源开关控制信号的信号边缘与频率信号边缘不同步时所产生的干扰(glitch),避免运作错误及提升振荡器电路的信号质量。
图1为本申请第一实施例的振荡器装置100的示意图,振荡器装置100包含一振荡器电路105与一保护电路110,振荡器电路105例如是一环形振荡器电路(但不限定)并具有一输入端及一输出端,于所述输出端产生一频率信号CLK,于其所述输入端接收一电源开关控制信号,所述电源开关控制信号系用以决定是否于所述输出端产生并输出所述频率信号CLK,例如振荡器电路105如果采用环形振荡器电路来实现,自发性产生振荡频率(例如频率信号CLK1,并未显示于图1),所述电源开关控制信号系用以决定是否输出信号CLK1作为频率信号CLK。
保护电路110是一电源开关控制的保护电路,其耦接至振荡器电路105的输入端,用以根据所述频率信号CLK的一信号边缘及被提供至振荡器装置100的一第一电源开关控制信号PD1,产生并输出一第二电源开关控制信号PD2至振荡器电路105的输入端,以控制并保护振荡器电路105的内部电路元件,来产生频率信号CLK。
实作上,保护电路110包含有一计数电路1101与与门(AND gate)1102,计数电路1101包含一反相器INV及多个串联连接的触发器(flip flop)FF,例如本实施例采用两个串联连接的触发器FF(然此并非限制,亦可采用不同个数的触发器来实现),第一个触发器FF的输入端连接至第一电源开关控制信号PD1,所述多个触发器FF的频率输入端均连接至反相器INV的输出端,所述反相器INV的输入端连接至所述频率信号CLK以接收频率信号CLK,与门1102的两输入端分别连接至第一电源开关控制信号PD1及多个串联连接的触发器FF的最后一个触发器的输出端,而与门1102的输出端连接至振荡器电路105的输入端,以提供并输出第二电源开关控制信号PD2至振荡器电路105。
就操作来说,如果振荡器电路105是环形振荡器电路,则当被供电时可以自发性产生振荡频率,第一电源开关控制信号PD1所指的例如是一开关控制信号,当第一电源开关控制信号PD1由低逻辑电平切换至高逻辑电平时,也就是发生上升沿时,表示欲控制振荡器电路105不再输出振荡频率,此外,第一电源开关控制信号PD1可以是由一外部电路所发出或产生的,或是由用户所触发的。
反相器INV接收振荡器电路105实际所输出的频率信号CLK,产生一另一频率信号,也就是反相后的频率信号当反相后的频率信号指示由低逻辑电平切换至高逻辑电平时,也就是等效上当频率信号CLK指示由高逻辑电平切换至低逻辑电平时(频率信号CLK发生下降沿时),控制所述多个触发器FF进行作动,将所接收的第一电源开关控制信号PD1传送至下一级电路,因此,当第一电源开关控制信号PD1指示由低逻辑电平切换至高逻辑电平以决定关闭不再输出振荡频率时,与门1102会先在一输入端接收到所述第一电源开关控制信号PD1的高逻辑电平,然而其另一输入端所接收到的仍然是低逻辑电平,而在通过所述多个触发器的作动,在本实施例,是在两个下降沿之后(也就是两个频率周期之后),与门1102才会在所述另一个输入端接收到第一电源开关控制信号PD1的高逻辑电平,因此此时与门1102的输出端的第二电源开关控制信号PD2才会由低逻辑电平切换至高逻辑电平,换句话说,第二电源开关控制信号PD2的上升沿是发生在第一电源开关控制信号PD1的上升沿通过多个频率信号周期(例如两个频率周期)之后才拉起来,这样一来,无论第一电源开关控制信号PD1的上升沿何时产生,也就是无论何时收到关闭不再输出所产生的自发性振荡频率的要求,均可以控制于特定几个频率周期后才将关闭不再输出所产生的自发性振荡频率的要求通知振荡器电路105,令振荡器电路105内部电路元件所接收到的第二电源开关控制信号PD2的信号边缘可以与其所产生的自发性振荡频率的信号边缘可以对齐同步,使振荡器电路105内部电路元件不会产生运作干扰。
图2为图1所示的振荡器装置100的信号时序范例示意图。PD1为第一电源开关控制信号,信号CLK1为振荡器电路105内部电路元件所自发性所产生的振荡频率,第一电源开关控制信号PD1的上升沿例如并不对齐信号CLK1的信号边缘,例如图2中发生在信号CLK1的低逻辑电平,而PD2为第二电源开关控制信号,为实际上输入至振荡器电路105的电源开关控制信号,因此如图所示,通过了保护电路110的上述操作,在两个频率信号的下降沿之后,第二电源开关控制信号PD2才会从低逻辑电平切换至高逻辑电平,此时振荡器电路105在接收到所述第二电源开关控制信号PD2的高逻辑电平后会切换至不输出自发性所产生的振荡频率的状态,停止输出频率信号CLK1的振荡频率;因此,由图2可见,即使第一电源开关控制信号PD1的上升沿并不对齐信号CLK1的信号边缘,保护电路110也可以产生输出同步对齐于信号CLK1的信号边缘的第二电源开关控制信号PD2,使得振荡器电路105内部的电路元件于在接收到第二电源开关控制信号PD2与信号CLK1而作动时不会产生干扰。
再者,上述保护电路的概念虽然是应用于振荡器电路105的输入端,然而在其他实施例也可以应用于振荡器电路105的输出端。图3为本申请第二实施例的振荡器装置300的示意图,振荡器装置300包含一振荡器电路105、一保护电路310与一与门3103,振荡器电路105例如是一环形振荡器电路(但不限定)并具有一输入端及一输出端,所述环形振荡器电路可以自发性地产生振荡频率而于所述输出端产生一频率信号CLK1,并且环形振荡器电路于所述输入端接收一电源开关控制信号,以决定是否于所述输出端输出产生所述频率信号CLK1;保护电路310是电源开关保护电路,其耦接至振荡器电路105的输出端,用以根据所述频率信号CLK1的一信号边缘及被提供至振荡器装置300的一第一电源开关控制信号EN1,产生并输出一第二电源开关控制信号EN2至振荡器电路105的输入端,以控制并保护振荡器电路105内部电路元件,来产生的所述频率信号CLK1,此外也产生一第三电源开关控制信号EN3来控制振荡器装置300所实际输出产生的一频率信号CLK。
实作上,保护电路310包含有一计数电路3101与与门3102,计数电路3101包含一反相器INV与多个串联连接的触发器FF,例如本实施例采用两个串联连接的触发器FF(然此并非限制,亦可采用不同个数的触发器来实现),第一个触发器FF的输入端连接至第一电源开关控制信号EN1,所述多个触发器FF的频率输入端均连接至反相器INV的输出端,所述反相器INV的输入端连接至所述频率信号CLK1以接收频率信号CLK1产生反相后的频率信号与门3102的两输入端分别连接至第一电源开关控制信号EN1及多个串联连接的触发器FF的最后一个触发器的输出端,而与门3102的输出端连接至振荡器电路105的输入端,以提供并输出第二电源开关控制信号EN2至振荡器电路105。
此外,与门3103的两输入端分别连接至振荡器电路105的输出端以接收频率信号CLK1以及多个串联连接的触发器FF的最后一个触发器的输出端,而与门3103的输出端所产生输出的是振荡器装置300所实际输出产生的频率信号CLK。
就操作来说,振荡器电路105例如是环形振荡器电路,当被供电时可以自发性产生振荡频率,第一电源开关控制信号EN1所指的例如是一开关控制信号,当第一电源开关控制信号EN1由低逻辑电平切换至高逻辑电平时,也就是发生上升沿时,表示欲控制振荡器电路105开始输出振荡频率;第一电源开关控制信号EN1可以是由一外部电路所发出或产生的,或是由用户所触发的。
反相器INV接收振荡器电路105所产生的频率信号CLK1,产生反相后的频率信号当反相后的频率信号指示由低逻辑电平切换至高逻辑电平时,等效上当频率信号CLK1指示由高逻辑电平切换至低逻辑电平时(也就是频率信号CLK1发生下降沿时),控制所述多个触发器FF进行作动,将所接收的第一电源开关控制信号EN1传送至下一级电路,因此,当第一电源开关控制信号EN1指示由低逻辑电平切换至高逻辑电平以开始输出所产生的振荡频率时,与门3102会先于一输入端接收到第一电源开关控制信号EN1的高逻辑电平,而其另一输入端所接收到的仍然是低逻辑电平,此时其输出端的所产生的第二电源开关控制信号EN2是低逻辑电平,而通过所述多个触发器的作动之后,在本实施例,采用了两个触发器,因此在两个下降沿之后(也就是两个频率周期之后),与门3102才会在所述另一输入端接收到第一电源开关控制信号EN1的高逻辑电平,因此与门3102在输出端所产生的第二电源开关控制信号EN2的上升沿是发生在第一电源开关控制信号EN1的上升沿通过多个频率信号周期(例如两个频率周期)之后才拉起来,这样一来,无论第一电源开关控制信号EN1的上升沿何时产生,也就是无论何时收到欲开始输出所产生的自发性振荡频率的要求,均可以控制于特定几个频率周期后才将开始输出所产生的自发性振荡频率的要求通知振荡器电路105,令所述要求与振荡器电路105所产生的频率可以同步,使振荡器电路105内部的电路元件不会产生操作干扰。
另外,对于与门3103来说,当第一电源开关控制信号EN1指示由低逻辑电平切换至高逻辑电平以开始输出所产生的振荡频率时,通过所述多个触发器FF的作动,在频率信号CLK1发生两个下降沿之后,与门3103在另一个输入端所接收的第三电源开关控制信号EN3才会发生上升沿,此时,与门3103才会将频率信号CLK1输出,产生振荡器装置300所实际输出产生的频率信号CLK。
图4为图3所示的振荡器装置300的信号时序范例示意图,EN1为第一电源开关控制信号,信号CLK1为振荡器电路105内部电路元件所自发性所产生的振荡频率,第一电源开关控制信号EN1的上升沿例如并不对齐信号CLK1的信号边缘,例如图4中发生在信号CLK1的高逻辑电平(但非限制),而EN2及EN3分别为第二、第三电源开关控制信号,为实际上被输出至振荡器电路105的输入端的信号以及被输出至与门3103的输入端的信号,通过保护电路310的上述操作,在两个频率信号的下降沿之后,第二、第三电源开关控制信号EN2、EN3才会从低逻辑电平切换至高逻辑电平,发生上升沿,此时振荡器电路105开始启动输出自发性所产生的振荡频率,令产生振荡器装置300所实际输出产生的频率信号CLK,由图4可见,即使第一电源开关控制信号EN1的上升沿并不对齐信号CLK1的信号边缘,保护电路110也可以产生输出同步对齐于信号CLK1的信号边缘的第二、第三电源开关控制信号EN2、EN3,使得振荡器电路105内部电路元件于接收到第二电源开关控制信号EN2而作动时不会产生干扰。
另外,图1及图3所示的保护电路亦可进行组合于启动及关闭振荡器电路105时保护振荡器电路105的内部电路元件的作动以避免干扰。图5为本申请第三实施例的振荡器装置500的示意图。振荡器装置500包含一振荡器电路105、保护电路510A与保护电路510B,振荡器电路105例如是一环形振荡器电路(但不限定)并具有一输入端及一输出端,于所述输出端产生一频率信号CLK1,于所述输入端接收一电源开关控制信号,以决定是否于所述输出端产生并输出所述频率信号CLK1。
保护电路510A、510B是不同的电源开关保护电路,保护电路510A是电源开关保护电路,其耦接至振荡器电路105的输入端与保护电路510B的输出端,保护电路510A包括计数电路5101A与与门5102A,计数电路5101A包括反相器INV1及多个串联连接的触发器FF,保护电路510B包括计数电路5101B与与门5102B,计数电路5101B包括反相器INV2、INV3及多个串联连接的触发器FF;详细电路连接方式可见于图5。
就操作来说,振荡器电路105例如是环形振荡器电路,当被供电时可以自发性产生振荡频率。第一电源开关控制信号PD1所指的例如是一开关控制信号,当第一电源开关控制信号PD1由低逻辑电平切换至高逻辑电平时,也就是发生上升沿时,表示欲控制振荡器电路105不再输出振荡频率(也就是不再输出自发性产生的频率信号)。第一电源开关控制信号PD1可以是由一外部电路所发出或产生的,或是由用户所触发的。
反相器INV1接收振荡器装置500所实际输出的频率信号CLK,产生一另一频率信号,也就是反相后的频率信号当反相后的频率信号指示由低逻辑电平切换至高逻辑电平时,也就是当频率信号CLK指示由高逻辑电平切换至低逻辑电平时,也就是频率信号CLK发生下降沿时,控制所述多个触发器FF进行作动,将所接收的第一电源开关控制信号PD1传送至下一级电路,因此,对于与门5102A来说,当第一电源开关控制信号PD1指示由低逻辑电平切换至高逻辑电平以关闭所输出的振荡频率时,通过所述多个触发器的作动,在本实施例,采用了两个触发器,因此在两个下降沿之后(也就是两个频率周期之后),与门才会在另一个输入端接收到第一电源开关控制信号PD1,因此与门5102A所产生的第二电源开关控制信号PD2的上升沿是发生在第一电源开关控制信号PD1的上升沿通过多个频率信号周期(例如两个频率周期)之后才拉起来,这样一来,无论第一电源开关控制信号PD1的上升沿何时产生,即无论何时收到关闭所产生的自发性振荡频率的要求,均可以控制于特定几个频率周期后才将关闭所产生的自发性振荡频率的要求通知振荡器电路105,令所述要求与振荡器电路105所产生的频率可以同步,使振荡器电路105内部的电路元件不会产生干扰。
振荡器电路105所自发性产生的频率信号CLK1被传输至反相器INV2的输入端而于反相器INV2的输出端产生反相后的信号当反相后的频率信号指示由低逻辑电平切换至高逻辑电平时,也就是当频率信号CLK1指示由高逻辑电平切换至低逻辑电平时,也就是频率信号CLK1发生下降沿时,控制计数电路5101B的所述多个触发器FF进行作动,将所接收的控制信号传送至下一级电路,因此,对于与门5102B来说,通过所述多个触发器FF的作动,在本实施例,采用了两个触发器,因此在两个下降沿之后(也就是两个频率周期之后),与门5102B才会在另一个输入端接收到控制信号在接收到控制信号的上升沿(由低逻辑电平切换至高逻辑电平),与门5102B才会输出振荡器电路105所自发性产生的频率信号CLK1作为振荡器装置500所实际输出的频率信号CLK。
另外,请参照图6及图7,图6及图7分别为图3所示的振荡器电路105的实施例示意图,如图6所示,振荡器电路105包含一个与非门(NAND gate)605与三个反相器610、615、620,其电路连接方式如图所示,为避免篇幅过长,不另详述。而如图7所示,振荡器电路105包含一个与门705与三个反相器710、715、720,其电路连接方式如图所示,为避免篇幅过长,也不另详述。此外,图1所示的振荡器电路105亦可采用图6或图7所示的电路架构来实现,实现时图上所示的EN1的部份以PD1取代,由于等效上图1所示的电源开关控制信号PD1为图3所示的电源开关控制信号EN1的反相信号,因此,电源开关控制信号PD1系用以关闭振荡器电路105。
再者,本案上述实施例的触发器FF的操作虽然系以频率信号的下降沿来进行作动,然而在其他实施例,也可以设计为于频率信号的上升沿来进行作动。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (9)
1.一种振荡器装置,包含:
一振荡器电路,具有输入端及输出端,于所述输出端产生频率信号;以及
一第一保护电路,耦接至所述振荡器电路的所述输入端,用以根据所述频率信号的信号边缘及被提供至所述振荡器装置的第一电源开关控制信号,产生并输出第二电源开关控制信号至所述振荡器电路的所述输入端,以控制并保护所述振荡器电路的内部电路元件,以产生所述频率信号。
2.如权利要求1所述的振荡器装置,其特征在于,所述振荡器电路是环形振荡器电路。
3.如权利要求1所述的振荡器装置,其特征在于,所述第一保护电路包含:
一第一计数电路,具有输入端连接至所述第一电源开关控制信号及具有输出端;以及
一第一与门,具有两输入端分别连接至所述电源开关控制信号与所述第一计数电路的所述输出端以及具有输出端连接至所述振荡器电路的所述电源输入端;
其中当所述频率信号指示由高逻辑电平切换至低逻辑电平时所述第一计数电路于计数特定频率周期输出所述电源开关控制信号至所述第一与门,令所述第一与门产生所述开关控制信号至所述振荡器电路的所述输入端。
4.如权利要求3所述的振荡器装置,其特征在于,所述第一计数电路包含:
一第一反相器,耦接至所述频率信号,以产生反相频率信号;以及
多个串联而成的第一触发器,具有输入端耦接至所述电源开关控制信号、多个频率端耦接至所述第一反相器以及具有输出端耦接至所述第一与门,当所述反相频率信号指示由所述低逻辑电平切换至所述高逻辑电平时,所述多个第一触发器进行作动。
5.如权利要求1所述的振荡器装置,其特征在于,所述振荡器装置另包含:
一第二保护电路,耦接至所述振荡器电路的所述输出端及所述开关控制信号,用以根据所述频率信号的另一信号边缘及所述开关控制信号,控制并保护所述振荡器电路所产生的所述频率信号。
6.如权利要求5所述的振荡器装置,其特征在于,所述第二保护电路包含:
一第二计数电路,耦接至所述振荡器电路的所述输出端及所述开关控制信号;以及
一第二与门,具有两输入端,分别连接至所述振荡器电路的所述输出端以接收所述频率信号及连接至所述第二计数电路的所述输出端;
其中当所述频率信号指示由高逻辑电平切换至低逻辑电平时所述第二计数电路于计数特定频率周期输出所述开关控制信号至所述第二与门,令所述第二与门产生所述频率信号。
7.如权利要求6所述的振荡器装置,其特征在于,所述第二计数电路包含:
一第二反相器,耦接至所述频率信号,以产生反相频率信号;以及
多个串联而成的第二触发器,具有输入端耦接至反相的所述开关控制信号、多个频率端耦接至所述第二反相器以及具有输出端耦接至所述第二与门,当所述反相频率信号指示由所述低逻辑电平切换至所述高逻辑电平时,所述多个第二触发器进行作动。
8.一种振荡器装置,包含:
一振荡器电路,具有输入端及输出端,于所述输出端产生第一频率信号;
一第一与门,具有第一输入端耦接至所述振荡器电路的所述输出端以接收所述第一频率信号、具有第二输入端以及具有输出端;以及
一保护电路,耦接至所述振荡器电路的所述输出端、所述第一与门的所述第二输入端,用以根据所述第一频率信号的信号边缘及第一电源开关控制信号,产生并输出第三电源开关控制信号至所述第一与门的所述第二输入端,令所述第一与门产生第二频率信号作为所述振荡器装置的输出频率,所述保护电路另用以根据所述第一频率信号的所述信号边缘及所述第一电源开关控制信号,产生并输出第二电源开关控制信号至所述振荡器电路的所述输入端,保护所述振荡器电路的内部电路元件以产生所述第一频率信号。
9.如权利要求8所述的振荡器装置,其特征在于,所述第二保护电路包含:
一计数电路,耦接至所述振荡器电路的所述输出端及所述第一电源开关控制信号;以及
一第二与门,具有两输入端,分别连接至所述第一电源开关控制信号及连接至所述计数电路的输出端;
其中当所述第一频率信号指示由高逻辑电平切换至低逻辑电平时,所述计数电路于计数特定频率周期产生输出所述第三电源开关控制信号至所述第一与门与所述第二与门,令所述第一与门产生所述第二频率信号,以及令所述第二与门产生所述第二电源开关控制信号至所述振荡器电路的所述输入端。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW107126478 | 2018-07-31 | ||
TW107126478A TWI656742B (zh) | 2018-07-31 | 2018-07-31 | 振盪器裝置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110784176A true CN110784176A (zh) | 2020-02-11 |
CN110784176B CN110784176B (zh) | 2023-03-28 |
Family
ID=66995966
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811066783.8A Active CN110784176B (zh) | 2018-07-31 | 2018-09-13 | 振荡器装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10917075B2 (zh) |
CN (1) | CN110784176B (zh) |
TW (1) | TWI656742B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1004331A (en) * | 1962-01-22 | 1965-09-15 | Ericsson Telephones Ltd | Overload protection for transistor power oscillators |
CN1030169A (zh) * | 1987-05-15 | 1989-01-04 | 北方电信有限公司 | 电话用户线接口电路的保护设备 |
US5796183A (en) * | 1996-01-31 | 1998-08-18 | Nartron Corporation | Capacitive responsive electronic switching circuit |
JP2003066089A (ja) * | 2001-08-28 | 2003-03-05 | Nissin Electric Co Ltd | 主後一体形保護継電装置 |
TW200828778A (en) * | 2006-12-27 | 2008-07-01 | Sunplus Technology Co Ltd | High precision oscillator with self-calibration functions and method of calibration thereof |
CN105866546A (zh) * | 2016-05-19 | 2016-08-17 | 盐城师范学院 | 高抗干扰和低噪声电导率仪 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL8903087A (nl) * | 1989-12-18 | 1991-07-16 | Philips Nv | Fasegekoppelde kloksignaal generator en karaktergenerator voorzien van een fasegekoppelde kloksignaal generator. |
JP3582082B2 (ja) * | 1992-07-07 | 2004-10-27 | セイコーエプソン株式会社 | マトリクス型表示装置,マトリクス型表示制御装置及びマトリクス型表示駆動装置 |
TW259907B (en) * | 1994-12-12 | 1995-10-11 | Ind Tech Res Inst | Digital ring oscillator |
US5559458A (en) * | 1995-05-11 | 1996-09-24 | Lucent Technologies Inc. | Reset circuit for a pipelined signal processor |
US6362694B1 (en) * | 2000-03-31 | 2002-03-26 | Intel Corporation | Method and apparatus for providing a ring oscillator |
TWI357721B (en) | 2008-03-06 | 2012-02-01 | Holtek Semiconductor Inc | Oscillation tuning circuit and method |
KR101666590B1 (ko) * | 2009-02-23 | 2016-10-14 | 삼성전자 주식회사 | 글리치 프리 및 파워 세이빙 기능을 갖는 시프트 레지스터 회로 |
US8994458B2 (en) * | 2011-11-08 | 2015-03-31 | Qualcomm Incorporated | Oscillator based frequency locked loop |
US8471607B1 (en) * | 2011-12-30 | 2013-06-25 | St-Ericsson Sa | High-speed frequency divider architecture |
US8653883B2 (en) * | 2012-05-15 | 2014-02-18 | Nanya Technology Corporation | Voltage doubler and oscillating control signal generator thereof |
US9548747B2 (en) * | 2015-05-15 | 2017-01-17 | Intel Corporation | Glitch-free digitally controlled oscillator code update |
-
2018
- 2018-07-31 TW TW107126478A patent/TWI656742B/zh active
- 2018-09-13 CN CN201811066783.8A patent/CN110784176B/zh active Active
-
2019
- 2019-02-18 US US16/278,196 patent/US10917075B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1004331A (en) * | 1962-01-22 | 1965-09-15 | Ericsson Telephones Ltd | Overload protection for transistor power oscillators |
CN1030169A (zh) * | 1987-05-15 | 1989-01-04 | 北方电信有限公司 | 电话用户线接口电路的保护设备 |
US5796183A (en) * | 1996-01-31 | 1998-08-18 | Nartron Corporation | Capacitive responsive electronic switching circuit |
JP2003066089A (ja) * | 2001-08-28 | 2003-03-05 | Nissin Electric Co Ltd | 主後一体形保護継電装置 |
TW200828778A (en) * | 2006-12-27 | 2008-07-01 | Sunplus Technology Co Ltd | High precision oscillator with self-calibration functions and method of calibration thereof |
CN105866546A (zh) * | 2016-05-19 | 2016-08-17 | 盐城师范学院 | 高抗干扰和低噪声电导率仪 |
Also Published As
Publication number | Publication date |
---|---|
US10917075B2 (en) | 2021-02-09 |
US20200044630A1 (en) | 2020-02-06 |
CN110784176B (zh) | 2023-03-28 |
TW202008719A (zh) | 2020-02-16 |
TWI656742B (zh) | 2019-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7180336B2 (en) | Glitch-free clock switching apparatus | |
JP5355401B2 (ja) | クロックエッジ復元を有するパルスカウンタ | |
KR101068432B1 (ko) | 지연 회로 | |
GB2437121A (en) | A debounce circuit with low latency | |
US7126396B1 (en) | System for clock duty cycle stabilization | |
KR20080101495A (ko) | 클럭 스위칭 회로 | |
KR101406087B1 (ko) | 분주기 및 분주기의 분주 방법 | |
CN105958973B (zh) | 时钟发生电路 | |
CN110784176B (zh) | 振荡器装置 | |
CN110011643B (zh) | 可同步环形振荡器及同步其的方法 | |
US8841954B2 (en) | Input signal processing device | |
KR20110045393A (ko) | 반도체 장치 및 그 동작방법 | |
TWI663836B (zh) | 振盪器裝置 | |
CN210157159U (zh) | 一种时钟频率切换电路 | |
CN116566370B (zh) | 上电复位电路 | |
JP2011040934A (ja) | 分周回路 | |
KR20120101836A (ko) | 난수 발생 장치 | |
US7253673B2 (en) | Multi-phase clock generator and generating method for network controller | |
JP2007526575A (ja) | プログラマブルクロック生成 | |
JP2776157B2 (ja) | 発振回路 | |
JP4750505B2 (ja) | クロック切り換え回路 | |
KR19980056457A (ko) | 카운터 회로 | |
KR19980023059A (ko) | 홀수번 분주회로 | |
JP2005063380A (ja) | クロック出力回路 | |
JP2013196011A (ja) | クロック切替回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |