CN110728099B - 一种荷控忆容器仿真器电路 - Google Patents
一种荷控忆容器仿真器电路 Download PDFInfo
- Publication number
- CN110728099B CN110728099B CN201910840294.1A CN201910840294A CN110728099B CN 110728099 B CN110728099 B CN 110728099B CN 201910840294 A CN201910840294 A CN 201910840294A CN 110728099 B CN110728099 B CN 110728099B
- Authority
- CN
- China
- Prior art keywords
- pin
- resistor
- operational amplifier
- multiplier
- charge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 52
- 238000005070 sampling Methods 0.000 claims abstract description 18
- 230000010354 integration Effects 0.000 claims description 3
- 238000011160 research Methods 0.000 abstract description 5
- 238000002474 experimental method Methods 0.000 abstract description 3
- 230000006870 function Effects 0.000 description 6
- 238000013461 design Methods 0.000 description 5
- 230000006872 improvement Effects 0.000 description 4
- 238000004088 simulation Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 238000013528 artificial neural network Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000005291 chaos (dynamical) Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- SUBDBMMJDZJVOS-DEOSSOPVSA-N esomeprazole Chemical compound C([S@](=O)C1=NC2=CC=C(C=C2N1)OC)C1=NC=C(C)C(OC)=C1C SUBDBMMJDZJVOS-DEOSSOPVSA-N 0.000 description 1
- 230000013016 learning Effects 0.000 description 1
- 238000013178 mathematical model Methods 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000009154 spontaneous behavior Effects 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Abstract
本发明公开了一种荷控忆容器仿真器电路，包括电容网络、采样电荷电路、反相积分器、反相比例器和乘法器，其中，配置电容网络，用于实现电路中输入信号转化为电荷信号；配置采样电荷电路，用于采样电容网络输出的电荷信号；配置反相积分器，用于实现对输入电压信号进行积分运算，并且输出与输入成反相；配置反相比例器，用于实现输出电压与输入电压是比例运算关系并且成反相；配置乘法器，用于实现来自两个输入端的信号乘积运算。本发明提供了一种忆容器仿真器电路，用以模拟忆容器的电压与电荷特性，替代实际忆容器进行实验和应用及研究。
Description
技术领域
本发明属于电路设计技术领域，涉及一种荷控忆容器仿真器电路，具体涉及一种实现符合荷控忆容器电压、电荷关系的模拟电路。
背景技术
Chua在1971年就提出了忆阻器的概念。随着忆阻器的物理实现，Ventra等进一步拓宽了记忆元件的范围，提出了两种新型记忆元件的概念：忆容器和忆感器。这三种记忆元件因其独特的性质被认为在非易失性存储、人工神经网络、大规模集成电路和混沌理论研究中拥有巨大的应用前景。忆容器受到电路中电流或电荷历史状态的影响，所以忆容器具有“记忆”的功能。忆容器作为一种新型具有“记忆”功能的电路元件，其最大的优点是无需提供电源即可存储信息，可应用于非遗失性存储及学习、适应和自发行为的仿真等领域。所以目前对于忆容器的研究相对较少，主要原因是忆容器的实际物理器件尚未实现，数学模型和电路结构不够完善，在非线性领域的研究还很少。于是可以通过搭建忆容器的仿真器电路来实现忆容器的功能与特性，并对其进行进一步的研究。所以，忆容器的仿真器电路对未来忆容器的发展起着重要的作用。
发明内容
针对目前忆容器还没有实际商用器件，本发明提供了一种荷控忆容器仿真器电路，用以模拟忆容器的电压与电荷特性，替代实际忆容器进行实验和应用及研究。
为了解决现有技术存在的技术问题，本发明的技术方案如下：
一种荷控忆容器仿真器电路，其特征在于，包括电容网络、采样电荷电路、反相积分器、反相比例器和乘法器，其中，
配置电容网络，用于实现电路中输入信号转化为电荷信号；
配置采样电荷电路，用于采样电容网络输出的电荷信号；
配置反相积分器，用于实现对输入电压信号进行积分运算，并且输出与输入成反相；
配置反相比例器，用于实现输出电压与输入电压是比例运算关系并且成反相；
配置乘法器，用于实现来自两个输入端的信号乘积运算；
采样电荷电路采用第一运算放大器U1实现；
反相积分器采用第二运算放大器U2实现；
反相比例器采用第三运算放大器U3实现；
乘法器采用乘法器U4实现；
该荷控忆容器仿真器电路包括第1电阻R1、第2电阻R2、第3电阻R3、第4电阻R4、第5电阻R5、第6电阻R6、第7电阻R7、第1电容C1、第2电容C2、第一运算放大器U1、第二运算放大器U2、第三运算放大器U3和乘法器U4，其中，
第1电阻R1的一端、第2电容C2的一端与输入信号Vc相连，第1电阻R1的另一端、第2电阻R2的一端与第一运算放大器U1的反相输入端的第2引脚相连，R2的另一端接地，第2电容C2的另一端、第3电阻R3的另一端与乘法器U4的W引脚相连，第3电阻R3的另一端、第4电阻R4的一端与第一运算放大器U1正相输入端的第3引脚相连，第一运算放大器U1输出端的第6引脚、第4电阻R4的另一端、第5电阻R5的另一端与乘法器U4的X1引脚相连，第一运算放大器U1的第4引脚接电源VEE，第7引脚接电源VCC，第1与第8引脚悬空；
第5电阻R5的另一端、第1电容C1的一端与第二运算放大器U2的反相输入端第2引脚相连，第1电容C1的另一端、第6电阻R6的一端与第二运算放大器U2输出端的第6引脚相连，第二运算放大器U2正相输入端的第3引脚接地，第4引脚接电源VEE，第7引脚接电源VCC，第1引脚与第8引脚悬空；
第7电阻R7的一端、第6电阻R6的另一端与第三运算放大器U3反相输入端的第2引脚相连，第7电阻R7的另一端、第三运算放大器U3输出端的第6引脚与乘法器U4的Y1引脚相连，第三运算放大器U3正相输入端的第3引脚接地，第4引脚接电源VEE，第7引脚接电源VEE，第1与第8引脚悬空；
乘法器U4的X2引脚与Y2引脚接地，VS+接电源VCC，VS-接电源VEE，Z引脚接地，第一运算放大器U1输出端的第6引脚、第4电阻R4的另一端、第5电阻R5的另一端与乘法器U4的X1引脚相连，第7电阻R7的另一端、第三运算放大器输出端的第6引脚与乘法器U4的Y1引脚相连，第二电容C2的另一端、第3电阻R3的另一端与乘法器U4的W引脚相连。
作为进一步的改进方案，第一运算放大器U1采用芯片OP07CP。
作为进一步的改进方案，第二运算放大器U2采用芯片OP07CP。
作为进一步的改进方案，第三运算放大器U3采用芯片OP07CP。
作为进一步的改进方案，乘法器U4采用芯片AD633AN。
上述技术方案中，本发明提出的荷控忆容器的定义为：
式(1)中，C是忆容器的电容，qc为通过忆容器的电荷量，xc为忆容器的内部状态变量。
本专利建模：
式(2)中，为忆容器模型的电路参数，并且根据电压和电荷表达式可以看出该忆容器是荷控的，故称之为荷控忆容器。
忆容器是一种特殊的非线性元件，运用于电路中极易产生混沌现象。由于实物忆容器还没有作为实际元件走向市场，即使是忆容器商用化以后，也是以大规模集成电路的形式存在，很难有单独分离的纳米级忆容器可以利用。因此，利用等效模拟电路代替实物忆容器，并且利用其进行电路设计和应用具有广泛而深远的意义。
本发明通过运算放大器与电容、电阻、乘法器一些基本元器件的组合，来模拟实际忆容器的电压和电荷关系。为验证本发明提出忆容器的可行性，我们用Multisim软件来仿真磁滞忆容器的电压和电荷特性曲线。首先给忆容器两端加正弦信号vin＝sin(2πf)V，然后改变正弦信号的频率f，观察随频率f变化的vc-qc特性曲线变化规律。随着频率f的变化，忆容器的vc-qc特性曲线如图3所示，由于所获得的vc-qc磁滞回线位于第一象限和第三象限，因此所提出的忆容器也是无源的。由此可见磁滞旁瓣面积随着f的减小而单调增大，由此可见本发明提出的荷控忆容器模型满足广义忆容器应有的本质特性。
与现有技术相比，本发明具体如下技术效果：
本发明设计了一种能够实现忆容器电压与电荷特性的仿真器电路，该模拟电路含3个运算放大器和1个乘法器，结构简单，可代替忆容器相关的电路设计、实验及应用，对忆容器的特性和应用研究具有重要的意义。
本发明设计的实现忆容器的模拟电路，其利用模拟电路实现忆容器电压与电荷特性。本发明利用集成运算电路实现忆容器特性中的相应运算，其中，反相积分器用于实现对输入电压进行积分运算，反相比例器用于实现输出电压与输入电压是比例运算关系，并且成反相，乘法电路用于实现来自两端输入信号的相乘。
附图说明
图1是本发明荷控忆容器仿真器电路结构框图。
图2是本发明荷控忆容器仿真器电路原理图。
图3在输入端接入vin＝sin(2πf)V交流电压源后，通过改变频率f，在不同频率情况下，利用Multisim软件获得荷控忆容器的vc-qc迟滞特性曲线仿真图。(a)f＝1000Hz,(b)f＝400Hz,(c)f＝100Hz。
具体实施方式
下面结合附图对本发明优选实施例作详细说明。
如图1-2所示，本实施例荷控忆容器仿真器电路包括电容网络、采样电荷电路、反相积分器、反相比例器和乘法器，其中，
配置电容网络，用于实现电路中输入信号转化为电荷信号；
配置采样电荷电路，用于采样电容网络输出的电荷信号；
配置反相积分器，用于实现对输入电压信号进行积分运算，并且输出与输入成反相；
配置反相比例器，用于实现输出电压与输入电压是比例运算关系并且成反相；
配置乘法器，用于实现来自两个输入端的信号乘积运算；
采样电荷电路采用第一运算放大器U1实现；
反相积分器采用第二运算放大器U2实现；
反相比例器采用第三运算放大器U3实现；
乘法器采用乘法器U4实现；
U1、U2、U3均采用芯片OP07CP，乘法器U4采用AD633AN。OP07CP、AD633AN均为现有芯片。
参见图2所示，荷控忆容器仿真器电路包括第1电阻R1、第2电阻R2、第3电阻R3、第4电阻R4、第5电阻R5、第6电阻R6、第7电阻R7、第1电容C1、第2电容C2、第一运算放大器U1、第二运算放大器U2、第三运算放大器U3和乘法器U4，其中，
第1电阻R1的一端、第2电容C2的一端与输入信号Vc相连，第1电阻R1的另一端、第2电阻R2的一端与第一运算放大器U1的反相输入端的第2引脚相连，R2的另一端接地，第2电容C2的另一端、第3电阻R3的另一端与乘法器U4的W引脚相连，第3电阻R3的另一端、第4电阻R4的一端与第一运算放大器U1正相输入端的第3引脚相连，第一运算放大器U1输出端的第6引脚、第4电阻R4的另一端、第5电阻R5的另一端与乘法器U4的X1引脚相连，第一运算放大器U1的第4引脚接电源VEE，第7引脚接电源VCC，第1与第8引脚悬空；
第5电阻R5的另一端、第1电容C1的一端与第二运算放大器U2的反相输入端第2引脚相连，第1电容C1的另一端、第6电阻R6的一端与第二运算放大器U2输出端的第6引脚相连，第二运算放大器U2正相输入端的第3引脚接地，第4引脚接电源VEE，第7引脚接电源VCC，第1引脚与第8引脚悬空；
第7电阻R7的一端、第6电阻R6的另一端与第三运算放大器U3反相输入端的第2引脚相连，第7电阻R7的另一端、第三运算放大器U3输出端的第6引脚与乘法器U4的Y1引脚相连，第三运算放大器U3正相输入端的第3引脚接地，第4引脚接电源VEE，第7引脚接电源VEE，第1与第8引脚悬空；
乘法器U4的X2引脚与Y2引脚接地，VS+接电源VCC，VS-接电源VEE，Z引脚接地，第一运算放大器U1输出端的第6引脚、第4电阻R4的另一端、第5电阻R5的另一端与乘法器U4的X1引脚相连，第7电阻R7的另一端、第三运算放大器输出端的第6引脚与乘法器U4的Y1引脚相连，第二电容C2的另一端、第3电阻R3的另一端与乘法器U4的W引脚相连。
上述技术方案中，电容C2的一端与连接输入端相连，另一端与乘法器U4的W引脚相连，还与电阻R3相连。C2两端的电压为vc2，C2上的电荷为qc2，采样电荷电路U1为采样电荷作用，则采样电荷电路U1的第6引脚输出为：
反相积分器U2用以实现对输入电流的积分，定义反相积分器U2引脚6的电压为vU2为忆容器的状态变量xc，则可得到下式：
vU2＝xc (4)
反相比例器U3，可以实现输入电压vU3与vU2的反相，即U3的第6引脚电压vU3为：
乘法器U4，其型号为AD633AN，用于实现反相比例器采样电荷电路U1引脚6的输出信号和实现反相比例器U3输出信号vU3的相乘运算，即乘法器U4输出端W引脚的电压vU4为：
则忆容器总vc为：
图3为所设计荷控忆容器仿真器电路利用Multisim软件仿真出的关于vc-qc迟滞特性仿真图。当输入给忆容器两端加正弦信号vin＝sin(2πf)V，然后改变正弦信号的频率f，观察随频率f变化的vc-qc特性曲线变化规律。随着频率f的变化，忆容器的vc-qc特性曲线如图3所示，由于所获得的vc-qc磁滞回线位于第一象限和第三象限，因此所提出的忆容器也是无源的。由此可见磁滞旁瓣面积随着f的减小而单调增大，即随着输入频率的增大，曲线不断紧缩，由此可见本发明提出的荷控忆容器模型满足忆容器应有的本质特性。
本领域的普通技术人员应当认识到，以上实施例仅是用来验证本发明，而并非作为对本发明的限定，只要是在本发明的范围内，对以上实施例的变化、变形都将落在本发明的保护范围内。
Claims (5)
1.一种荷控忆容器仿真器电路，其特征在于，包括电容网络、采样电荷电路、反相积分器、反相比例器和乘法器，其中，
配置电容网络，用于实现电路中输入信号转化为电荷信号；
配置采样电荷电路，用于采样电容网络输出的电荷信号；
配置反相积分器，用于实现对输入电压信号进行积分运算，并且输出与输入成反相；
配置反相比例器，用于实现输出电压与输入电压是比例运算关系并且成反相；
配置乘法器，用于实现来自两个输入端的信号乘积运算；
采样电荷电路采用第一运算放大器U1实现；
反相积分器采用第二运算放大器U2实现；
反相比例器采用第三运算放大器U3实现；
乘法器采用乘法器U4实现；
该荷控忆容器仿真器电路包括第1电阻R1、第2电阻R2、第3电阻R3、第4电阻R4、第5电阻R5、第6电阻R6、第7电阻R7、第1电容C1、第2电容C2、第一运算放大器U1、第二运算放大器U2、第三运算放大器U3和乘法器U4，其中，
第1电阻R1的一端、第2电容C2的一端与输入信号Vc相连，第1电阻R1的另一端、第2电阻R2的一端与第一运算放大器U1的反相输入端的第2引脚相连，R2的另一端接地，第2电容C2的另一端、第3电阻R3的另一端与乘法器U4的W引脚相连，第3电阻R3的另一端、第4电阻R4的一端与第一运算放大器U1正相输入端的第3引脚相连，第一运算放大器U1输出端的第6引脚、第4电阻R4的另一端、第5电阻R5的另一端与乘法器U4的X1引脚相连，第一运算放大器U1的第4引脚接电源VEE，第7引脚接电源VCC，第1与第8引脚悬空；
第5电阻R5的另一端、第1电容C1的一端与第二运算放大器U2的反相输入端第2引脚相连，第1电容C1的另一端、第6电阻R6的一端与第二运算放大器U2输出端的第6引脚相连，第二运算放大器U2正相输入端的第3引脚接地，第4引脚接电源VEE，第7引脚接电源VCC，第1引脚与第8引脚悬空；
第7电阻R7的一端、第6电阻R6的另一端与第三运算放大器U3反相输入端的第2引脚相连，第7电阻R7的另一端、第三运算放大器U3输出端的第6引脚与乘法器U4的Y1引脚相连，第三运算放大器U3正相输入端的第3引脚接地，第4引脚接电源VEE，第7引脚接电源VEE，第1与第8引脚悬空；
乘法器U4的X2引脚与Y2引脚接地，VS+接电源VCC，VS-接电源VEE，Z引脚接地，第一运算放大器U1输出端的第6引脚、第4电阻R4的另一端、第5电阻R5的另一端与乘法器U4的X1引脚相连，第7电阻R7的另一端、第三运算放大器输出端的第6引脚与乘法器U4的Y1引脚相连，第二电容C2的另一端、第3电阻R3的另一端与乘法器U4的W引脚相连。
2.根据权利要求1所述的荷控忆容器仿真器电路，其特征在于，第一运算放大器U1采用芯片OP07CP。
3.根据权利要求1所述的荷控忆容器仿真器电路，其特征在于，第二运算放大器U2采用芯片OP07CP。
4.根据权利要求1所述的荷控忆容器仿真器电路，其特征在于，第三运算放大器U3采用芯片OP07CP。
5.根据权利要求1所述的荷控忆容器仿真器电路，其特征在于，乘法器U4采用芯片AD633AN。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910840294.1A CN110728099B (zh) | 2019-09-06 | 2019-09-06 | 一种荷控忆容器仿真器电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910840294.1A CN110728099B (zh) | 2019-09-06 | 2019-09-06 | 一种荷控忆容器仿真器电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110728099A CN110728099A (zh) | 2020-01-24 |
| CN110728099B true CN110728099B (zh) | 2023-04-07 |
Family
ID=69217919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910840294.1A Active CN110728099B (zh) | 2019-09-06 | 2019-09-06 | 一种荷控忆容器仿真器电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110728099B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111327286B (zh) * | 2020-03-05 | 2023-06-27 | 杭州电子科技大学 | 一种基于硬件积分控制的机械式荷控忆阻器 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015123802A1 (zh) * | 2014-02-22 | 2015-08-27 | 梅增霞 | 一种分数阶次不同的经典Lorenz型混沌切换***方法及电路 |
| CN107451380A (zh) * | 2017-09-08 | 2017-12-08 | 杭州电子科技大学 | 实现指数型荷控忆容器仿真器的电路 |
| CN108736860A (zh) * | 2018-05-24 | 2018-11-02 | 杭州电子科技大学 | 一种荷控忆容器等效电路模型 |
-
2019
- 2019-09-06 CN CN201910840294.1A patent/CN110728099B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015123802A1 (zh) * | 2014-02-22 | 2015-08-27 | 梅增霞 | 一种分数阶次不同的经典Lorenz型混沌切换***方法及电路 |
| CN107451380A (zh) * | 2017-09-08 | 2017-12-08 | 杭州电子科技大学 | 实现指数型荷控忆容器仿真器的电路 |
| CN108736860A (zh) * | 2018-05-24 | 2018-11-02 | 杭州电子科技大学 | 一种荷控忆容器等效电路模型 |
Non-Patent Citations (1)
| Title |
|---|
| 袁方 ; 王光义 ; 靳培培 ; .一种忆感器模型及其振荡器的动力学特性研究.物理学报.2015,(第21期),全文. * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110728099A (zh) | 2020-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107169253B (zh) | 对数型忆容器等效模拟电路 | |
| CN109829194B (zh) | 一种绝对值磁控忆阻器等效模拟电路 | |
| CN107451380B (zh) | 实现指数型荷控忆容器仿真器的电路 | |
| CN108846165B (zh) | 一种四阶局部有源忆阻器电路模型 | |
| CN110245421B (zh) | 一种对数绝对值局部有源忆阻器电路模型 | |
| CN103294872A (zh) | 一种忆阻器等效电路及其构建方法 | |
| CN105375914B (zh) | 一种实现忆感器特性的模拟电路 | |
| CN110222425B (zh) | 一种具有孪生局部有源域三次多项式磁控忆阻器的等效模拟电路 | |
| CN103326704A (zh) | 一种磁控忆阻器等效电路 | |
| Sah et al. | A mutator-based meminductor emulator circuit | |
| CN110728099B (zh) | 一种荷控忆容器仿真器电路 | |
| CN111079365A (zh) | 一种反正切三角函数忆阻器电路模型 | |
| CN110598371A (zh) | 一种三值局部有源忆阻器仿真器 | |
| CN108718190B (zh) | 一种指数型局部有源忆阻器仿真器 | |
| Singh et al. | New meminductor emulators using single operational amplifier and their application | |
| CN110222451B (zh) | 三阶绝对值局部有源忆阻器电路模型 | |
| CN110147597B (zh) | 一种多稳态磁控忆阻器等效模拟电路 | |
| CN109670221B (zh) | 一种由分数阶电容构成的三次非线性磁控忆阻电路 | |
| CN105373679A (zh) | 一种实现忆容器电容特性的模拟电路 | |
| Wang et al. | Mathematic modeling and circuit implementation on multi-valued memristor | |
| CN109766643B (zh) | 三值忆阻器的电路模型 | |
| CN110175384B (zh) | 一种二次光滑流控忆阻器模拟电路 | |
| CN110198164B (zh) | 一种绝对值流控忆阻器模拟电路 | |
| CN110110494B (zh) | 一种双局部有源绝对值磁控忆阻器的等效模拟电路 | |
| CN209149304U (zh) | 一种含有分数阶电容的三次非线性磁控忆阻电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20231129 Address after: 272000 north of Hongxiang road and east of Jiamei Road, Jining Economic Development Zone, Jining City, Shandong Province Patentee after: SHANDONG LUNENG GUANGDA ELECTRIC POWER EQUIPMENT Co.,Ltd. Address before: 579 qianwangang Road, Huangdao District, Qingdao City, Shandong Province Patentee before: SHANDONG University OF SCIENCE AND TECHNOLOGY |
|
| TR01 | Transfer of patent right |