CN108736860A - 一种荷控忆容器等效电路模型 - Google Patents

一种荷控忆容器等效电路模型 Download PDF

Info

Publication number
CN108736860A
CN108736860A CN201810504737.5A CN201810504737A CN108736860A CN 108736860 A CN108736860 A CN 108736860A CN 201810504737 A CN201810504737 A CN 201810504737A CN 108736860 A CN108736860 A CN 108736860A
Authority
CN
China
Prior art keywords
pin
resistance
multiplier
operational amplifier
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810504737.5A
Other languages
English (en)
Inventor
王光义
王亚波
董玉姣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Dianzi University
Original Assignee
Hangzhou Dianzi University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Dianzi University filed Critical Hangzhou Dianzi University
Priority to CN201810504737.5A priority Critical patent/CN108736860A/zh
Publication of CN108736860A publication Critical patent/CN108736860A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/46—One-port networks
    • H03H11/48—One-port networks simulating reactances
    • H03H11/481—Simulating capacitances
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/46—One-port networks
    • H03H11/48—One-port networks simulating reactances
    • H03H11/483—Simulating capacitance multipliers

Landscapes

  • Amplifiers (AREA)

Abstract

本发明公开了一种荷控忆容器等效电路模型。该电路模型利用运算放大器和乘法器等器件构建了满足忆容器特性的电路模型，可应用于忆容器基础电路特性的研究，以及忆容器非线性电路的研究。根据忆容器的数学定义式设计了忆容器二端口模拟电路模型，运算放大器U1用于实现了积分器功能、反相器功能、加法器功能，U2、U3、U4是实现信号相乘的功能。当输入正弦电流激励信号时，可以用示波器观察其特性，输出的电压信号与电荷信号的电压值之间满足紧致滞回曲线特性，且随信号频率的增加，其滞回旁瓣面积减小。该电路结构清晰，易于分析测量，可进行忆容器在基础电路中特性的研究，以及在非线性电路中的应用。

Description

一种荷控忆容器等效电路模型
技术领域
本发明属于电路设计技术领域，涉及一种荷控忆容器等效电路模型，特别涉及一种二端口网络的忆容器模拟电路模型，满足输出的电压信号与电荷信号之间的紧致滞回曲线特性。
背景技术
忆容器(或称记忆电容器)是继忆阻器之后的一类具有特殊记忆特性的非线性电路元器件。与忆阻器类似，此类记忆器件不需要外加电源就有记忆信息的功能。忆容器具有独特的记忆和动态存储能力等特性，可应用于微电子、神经网络以及非易失性存储等领域。忆容器是表征电荷与电压之间关系的记忆器件，其当前状态依赖于其***的过去状态，且其状态在断电之后可以进行保持，其基本特性就是电压信号与电荷信号的关系相图为紧致滞回曲线。相对忆阻器而言，忆容器的研究还比较少，还未出现真实的忆容器器件，目前，仍然处于对其建模的研究，其数学模型和电路模型还不够完善。因此，提出新的忆容器数学模型和等效电路，并用其电路模型代替实际的忆容器件用于电路的实验研究与应用电路的设计中。
目前，虽已报导了少量忆容器的数学模型，但大多数模型都只停留在理论分析与仿真验证，而很少由硬件电路构成的等效电路，有的模型较复杂，导致实际应用中难以实现；有的误差较大，难以精确模拟实际忆容器的特性。因此，设计一种更符合其特性的数学模型和对应的等效电路模型，对于增加忆容器模型的类型和未来实现实际的忆容器具有重要意义。
发明内容
针对现有技术存在的上述不足，本发明提出了一种新的忆容器数学模型和等效电路模型，用以模拟忆容器的电压-电荷特性，替代实际忆容器进行电路设计和应用。
本发明解决技术问题所采取的技术方案如下：依据一种新的荷控忆容器数学模型u(t)＝(α+βδ(t)+γδ(t)2)q(t)，其中u(t)和q(t)为忆容器的电压与电荷。设计的忆容器等效电路模型，它包括积分运算、反相比例运算、乘法运算、加法运算电路。其中集成运算放大器U1用于实现积分运算、反相比例运算和加法运算，集成芯片U2、U3、U4用于实现乘法运算，最终通过加法器得到想要的忆容器电压量。
所述的集成运算放大器U1采用LF347BF；乘法器U2、U3、U4采用AD633JN。
所述的集成运算放大器U1的第1引脚与第一电容C1的一端、第二电阻R2的一端、第三电阻R3的一端、第五电阻R5的一端连接，第2引脚与第一电阻R1的一端、第一电容C1的另一端、第二电阻R2的另一端连接，第3、6引脚接地，第4引脚接电源VCC，第5引脚与第六电阻R6的一端、第五电阻R5的另一端连接，第7引脚与第九电阻R9的一端、乘法器U3和U4的第3引脚连接，第8引脚与第十电阻R10的一端连接、并作为最终的电压输出端口，第9引脚与第十电阻R10的另一端、第九电阻R9的另一端、第七电阻R7的另一端、第八电阻R8的一端连接，第10、12引脚接地，第11引脚接电源VEE，第13引脚与第三电阻R3的另一端、第二电容C2的一端、第四电阻R4的一端连接，第14引脚与乘法器U2的第1引脚连接。
所述的乘法器U2的第1引脚与电容C2的另一端、第四电阻R4的另一端连接，第2、4、6引脚接地，第3引脚与电容C2的另一端、第四电阻R4的另一端、乘法器U3的第1引脚连接，第5引脚接电源VEE，第7引脚与乘法器U4第1引脚连接，第8引脚接电源VCC。
所述乘法器U3的第3引脚与第九电阻R9的一端、乘法器U4的第3引脚连接，第2、4、6引脚接地，第5引脚接电源VEE，第7引脚与第八电阻R8的另一端连接，第8引脚接电源VCC。
所述乘法器U4的第2、4、6引脚接地，第3引脚与第九电阻R9的一端连接，第5引脚接电源VEE，第7引脚与第七电阻R7的另一端连接，第8引脚接电源VCC。
本发明构造了一个二端口荷控忆容器电路模型。该电路模型利用运算放大器和乘法器等器件构建了满足忆容器特性的电路模型，可应用于忆容器基础电路特性的研究，以及忆容器非线性电路的研究。根据忆容器的数学定义式u(t)＝(α+βδ+γδ2)q(t)设计了忆容器二端口模拟电路模型，运算放大器U1用于实现了积分器功能、反相器功能、加法器功能，U2、U3、U4是实现信号相乘的功能。当输入正弦电流激励信号时，可以用示波器观察其特性，输出的电压信号与电荷信号的电压值之间满足紧致滞回曲线特性，且随信号频率的增加，其滞回旁瓣面积减小。该电路结构清晰，易于分析测量，可进行忆容器在基础电路中特性的研究，以及在非线性电路中的应用。
附图说明
图1是本发明的结构图。
图2是本发明的原理图。
具体实施方式
下面结合附图1和优选实例对本发明作更进一步的详细说明。
本发明设计的荷控忆容器数学模型为
u(t)＝(α+βδ(t)+γδ(t)2)q(t)
u(t)和q(t)为忆容器的电压与电荷，其中α、β、γ为常量，是可变量，本模型试验选择为α＝0.2，β＝0.04，γ＝0.07能够获得良好紧磁滞回曲线特性。
如图2所示，集成运算放大器U1内集成了4个运算放大器，其中第1、2、3引脚对应的运算放大器与第一电阻R1、第二电阻R2以及第一电容C1构成积分电路，用来获得忆容器的电荷量，输入的电流i(t)通过第一电阻R1输入到集成运算放大器U1的第2引脚，U1引脚的电荷量为q1(t)：
集成运算放大器U1的第5、6、7引脚对应的运算放大器，与***第五电阻R5、第六电阻R6构成反相运算放大器，用于实现输入电荷q(t)的反相增益，从而得到正向的电荷量，U1引脚7的电荷为q2(t)：
集成运算放大器U1的第12、13、14引脚与***第三电阻R3、第四电阻R4、第二电容C2构成积分运算电路，用于实现对U1输出的电荷再次积分，从而可以得到中间变量δ(t)：
乘法器U2的第1、3引脚与集成运算放大器的第14引脚相连，第2、4、6引脚接地，第八引脚接VCC，第五引脚接VEE。这第七引脚为输出端，其输出的信号为：δ2(t)；同理乘法器U3和U4分别输出的是q(t)δ(t)和q(t)δ2(t)。
最终由集成运算放大器U1的第8、9、10引脚与第十电阻R10、第七电阻R7、第八电阻R8、第九电阻R9构成加法运算电路，用于实现对信号的叠加。从而可得输出电压u(t)：
集成电路U1选用LF347BF集成运算放大器，所述集成运算放大器U1的第1引脚通过电阻R2连接到U1的第2引脚，通过电阻R3连接到U1的第13引脚，通过电阻R5连接到U1的第5引脚，通过电阻R5和电阻R6连接到U1的第7引脚。第2引脚通过电阻R1与输入电流源相连接，通过电阻R2和电阻R3连接到U1的第14引脚。第3引脚接地。第4引脚接电源VCC。第5引脚通过电阻R6与U1的第9引脚以及U3的第3引脚相连接。第6引脚接地。第7引脚与U3的第3引脚相连接，并通过电阻R9与U1的第9引脚相连接。第8引脚为最终输出电压端。第9引脚通过电阻R10与第8引脚相连接。第10引脚接地。第11引脚接电源VEE。第12引脚接地。第13引脚通过电阻R4分别与U2的第1引脚、第3引脚，U3的第一引脚相连接。第14引脚与U2的第1引脚相连接。
集成电路U2选用AD633JN乘法器，所述乘法器U2的第2引脚、第4引脚、第6引脚接地。第5引脚接电源VEE。第8引脚接电源VCC。第7引脚与U4的第1引脚相连接。
集成电路U3选用AD633JN乘法器，所述乘法器U3的第2引脚、第4引脚、第6引脚接地。第5引脚接电源VEE。第8引脚接电源VCC。第3引脚与U4的第3引脚相连接。第7引脚通过电阻R8与U1的第9引脚相连接。
集成电路U4选用AD633JN乘法器，所述乘法器U4的第2引脚、第4引脚、第6引脚接地。第5引脚接电源VEE。第8引脚接电源VCC。第3引脚与U1的第7引脚相连接。第7引脚通过电阻R7与U1的第9引脚相连接。
当然，上述说明并非对发明的限制，本发明也不仅限于上述举例，本技术领域的普通技术人员在本发明的实质范围内所做出的变化、改型、添加或替换，也属于本发明的保护范围。

Claims (2)

1.一种荷控忆容器的等效电路模型，其特征在于，该等效电路模型基于下述数理关系：
u(t)＝(α+βδ(t)+γδ(t)2)q(t)
其中u(t)和q(t)为忆容器的电压与电荷，α、β、γ为常量；
该等效电路模型包括集成运算放大器U1，乘法器U2、U3、U4；输入的电流i(t)经过集成运算放大器U1构成电荷产生电路，集成运算放大器U1主要用于实现积分运算、反相比例运算和加法运算，乘法器U2、U3、U4用于实现信号之间的相乘，最终得到忆容器电压信号。
2.根据权利要求1所述的电路模型，其特征在于：所述的集成运算放大器U1采用LF347BF,乘法器U2、U3和U4采用AD633JN；
所述的集成运算放大器U1的第1引脚与第一电容C1的一端、第二电阻R2的一端、第三电阻R3的一端、第五电阻R5的一端连接，第2引脚与第一电阻R1的一端、第一电容C1的另一端、第二电阻R2的另一端连接，第3、6引脚接地，第4引脚接电源VCC，第5引脚与第六电阻R6的一端、第五电阻R5的另一端连接，第7引脚与第九电阻R9的一端、乘法器U3和U4的第3引脚连接，第8引脚与第十电阻R10的一端连接、并作为最终的电压输出端口，第9引脚与第十电阻R10的另一端、第九电阻R9的另一端、第七电阻R7的另一端、第八电阻R8的一端连接，第10、12引脚接地，第11引脚接电源VEE，第13引脚与第三电阻R3的另一端、第二电容C2的一端、第四电阻R4的一端连接，第14引脚与乘法器U2的第1引脚连接；
其中集成运算放大器U1内集成了四个运算放大器，其中集成运算放大器U1的第1、2、3引脚对应的运算放大器与第一电阻R1、第二电阻R2以及第一电容C1构成积分电路，用来获得忆容器的电荷量，输入的电流i(t)通过第一电阻R1输入到集成运算放大器U1的第2引脚，集成运算放大器U1的第一引脚的电荷量为q1(t)：
集成运算放大器U1的第5、6、7引脚对应的运算放大器，与***第五电阻R5、第六电阻R6构成反相运算放大器，用于实现输入电荷量q(t)的反相增益，从而得到正向的电荷量，集成运算放大器U1第7引脚的电荷为q2(t)：
集成运算放大器U1的第12、13、14引脚与***第三电阻R3、第四电阻R4、第二电容C2构成积分运算电路，用于实现对集成运算放大器U1输出的电荷再次积分，从而可以得到中间变量δ(t)：
所述的乘法器U2的第1引脚与电容C2的另一端、第四电阻R4的另一端连接，乘法器U2的第2、4、6引脚接地，第3引脚与电容C2的另一端、第四电阻R4的另一端、乘法器U3的第1引脚连接，乘法器U2的第5引脚接电源VEE，乘法器U2的第7引脚与乘法器U4第1引脚连接，乘法器U2的第8引脚接电源VCC；
所述乘法器U3的第3引脚与第九电阻R9的一端、乘法器U4的第3引脚连接，乘法器U3的第2、4、6引脚接地，乘法器U3的第5引脚接电源VEE，乘法器U3的第7引脚与第八电阻R8的另一端连接，乘法器U3的第8引脚接电源VCC；
所述乘法器U4的第2、4、6引脚接地，乘法器U4的第3引脚与第九电阻R9的一端连接，乘法器U4的第5引脚接电源VEE，乘法器U4的第7引脚与第七电阻R7的另一端连接，乘法器U4的第8引脚接电源VCC；
其中乘法器U2、U3、U4的第7引脚为均为输出端，其输出的信号分别为：δ2(t)、q(t)δ(t)和q(t)δ2(t)；由集成运算放大器U1的第8、9、10引脚与第十电阻R10、第七电阻R7、第八电阻R8、第九电阻R9构成加法运算电路，用于实现对信号的叠加，从而可得输出电压u(t)：
CN201810504737.5A 2018-05-24 2018-05-24 一种荷控忆容器等效电路模型 Pending CN108736860A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810504737.5A CN108736860A (zh) 2018-05-24 2018-05-24 一种荷控忆容器等效电路模型

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810504737.5A CN108736860A (zh) 2018-05-24 2018-05-24 一种荷控忆容器等效电路模型

Publications (1)

Publication Number Publication Date
CN108736860A true CN108736860A (zh) 2018-11-02

Family

ID=63935258

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810504737.5A Pending CN108736860A (zh) 2018-05-24 2018-05-24 一种荷控忆容器等效电路模型

Country Status (1)

Country Link
CN (1) CN108736860A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110210065A (zh) * 2019-05-06 2019-09-06 成都师范学院 一种极简的浮地荷控忆容器电路仿真模型
CN110728099A (zh) * 2019-09-06 2020-01-24 山东科技大学 一种荷控忆容器仿真器电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103559328A (zh) * 2013-07-02 2014-02-05 华南理工大学 一种忆容器的实现电路及其实现方法
US20160155972A1 (en) * 2014-10-22 2016-06-02 Ellen Tuanying Chen Nanostructured Organic Memristor/Memcapacitor Of Making With An Embedded Low-To-High Frequency Switch And A Method Of Inducing An Electromagnetic Field Thereto
CN107451380A (zh) * 2017-09-08 2017-12-08 杭州电子科技大学 实现指数型荷控忆容器仿真器的电路
US10580473B2 (en) * 2014-10-28 2020-03-03 Hewlett Packard Enterprise Development Lp Memcapacitive cross-bar array for determining a dot product

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103559328A (zh) * 2013-07-02 2014-02-05 华南理工大学 一种忆容器的实现电路及其实现方法
US20160155972A1 (en) * 2014-10-22 2016-06-02 Ellen Tuanying Chen Nanostructured Organic Memristor/Memcapacitor Of Making With An Embedded Low-To-High Frequency Switch And A Method Of Inducing An Electromagnetic Field Thereto
US10580473B2 (en) * 2014-10-28 2020-03-03 Hewlett Packard Enterprise Development Lp Memcapacitive cross-bar array for determining a dot product
CN107451380A (zh) * 2017-09-08 2017-12-08 杭州电子科技大学 实现指数型荷控忆容器仿真器的电路

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
FANG YUAN: "Coexisting attractors in a memcapacitor-based chaotic", 《NONLINEAR DYNAMICS》 *
GUANG-YI WANG: "Memcapacitor model and its application in a chaotic oscillator", 《CHIN. PHYS. B》 *
杨凌: "一种荷控忆容器的电路模拟器设计及其基本特性分析", 《电子元件与材料》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110210065A (zh) * 2019-05-06 2019-09-06 成都师范学院 一种极简的浮地荷控忆容器电路仿真模型
CN110728099A (zh) * 2019-09-06 2020-01-24 山东科技大学 一种荷控忆容器仿真器电路
CN110728099B (zh) * 2019-09-06 2023-04-07 山东科技大学 一种荷控忆容器仿真器电路

Similar Documents

Publication Publication Date Title
CN105375914B (zh) 一种实现忆感器特性的模拟电路
CN108846165A (zh) 一种四阶局部有源忆阻器电路模型
CN107526896A (zh) 一种磁控忆感器模型的等效模拟电路
CN107451380B (zh) 实现指数型荷控忆容器仿真器的电路
CN206991310U (zh) 一种对数型忆容器等效模拟电路
CN107169253A (zh) 对数型忆容器等效模拟电路
CN105447270B (zh) 指数型忆感器电路
CN105553459A (zh) 浮地压控忆阻器仿真器电路
CN107526897A (zh) 一种流控忆感器的等效模拟电路
CN108736860A (zh) 一种荷控忆容器等效电路模型
CN108959837A (zh) 一种四值忆阻器仿真器的实现电路
CN110245421A (zh) 一种新型对数绝对值局部有源忆阻器电路模型
CN105373679B (zh) 一种实现忆容器电容特性的模拟电路
CN105373677B (zh) 一种磁控忆容器等效电路
CN105701306B (zh) 指数型磁控忆容器等效电路
CN108696274A (zh) 一种指数型流控忆阻器的电路模型
CN101295454B (zh) 一种无电感蔡氏电路
Bhimte et al. Development of smart energy meter in LabVIEW for power distribution systems
CN105389443B (zh) 一种忆感器对数模型等效电路
CN111079365A (zh) 一种反正切三角函数忆阻器电路模型
CN214475008U (zh) 一种磁通控制型忆容器等效电路
CN205263816U (zh) 一种指数型忆感器电路
CN109086558A (zh) 对数型局部有源忆阻器仿真器
CN108718190A (zh) 一种指数型局部有源忆阻器仿真器
CN105373678B (zh) 一种忆容器仿真器电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20181102

RJ01 Rejection of invention patent application after publication