CN110222451B - 三阶绝对值局部有源忆阻器电路模型 - Google Patents
三阶绝对值局部有源忆阻器电路模型 Download PDFInfo
- Publication number
- CN110222451B CN110222451B CN201910515388.1A CN201910515388A CN110222451B CN 110222451 B CN110222451 B CN 110222451B CN 201910515388 A CN201910515388 A CN 201910515388A CN 110222451 B CN110222451 B CN 110222451B
- Authority
- CN
- China
- Prior art keywords
- pin
- operational amplifier
- integrated operational
- resistor
- multiplier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000003321 amplification Effects 0.000 claims abstract description 8
- 239000003990 capacitor Substances 0.000 claims abstract description 8
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 8
- 230000002093 peripheral effect Effects 0.000 claims description 7
- 238000013178 mathematical model Methods 0.000 abstract description 14
- 238000013461 design Methods 0.000 abstract description 8
- 238000011160 research Methods 0.000 abstract description 4
- 238000002474 experimental method Methods 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 238000013528 artificial neural network Methods 0.000 description 2
- 230000006399 behavior Effects 0.000 description 1
- 230000000739 chaotic effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005312 nonlinear dynamic Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Amplifiers (AREA)
Abstract
本发明公开了一种三阶绝对值局部有源忆阻器的数学模型及其等效电路模型。本发明的电路模型包括集成运算放大器U1、集成运算放大器U2和乘法器U3、U4、U5、U6、U7和元器件电阻、电容。集成运算放大器U1用于实现积分运算、加法运算和反相放大运算。集成运算放大器U2用于绝对值运算、加法运算、和反相运算,得到需要的控制信号。乘法器U3、U4、U5、U6、U7实现信号的乘法运算。本发明利用集成运算放大器和乘法器设计了局部有源忆阻器的等效电路,替代实际局部有源忆阻器进行实验和应用及研究。
Description
技术领域
本发明属于电路设计技术领域,涉及一种绝对值形式的局部有源忆阻器电路模型,具体涉及一种三阶绝对值型局部有源忆阻器的数学模型及其等效电路模型的设计与实现。
背景技术
在电路领域,局部有源器件具有放大极小微弱信号的能力,局部有源特性是一切复杂性的起源。局部有源忆阻器在电路中可以产生更复杂和丰富的动力学行为,以满足人工神经网络、混沌振荡电路等各种需要,对于维持非线性动态***的振荡和放大小信号有着重要的意义。作为一个非易失性的局部有源器件,它可以应用于振荡电路、人工神经网络、非易失性存储以及数字逻辑电路等众多领域,有着极具潜力的应用前景。
目前,国内外大多对无源忆阻器进行研究,近期才刚涉及局部有源忆阻器的概念。由于忆阻器的局部有源特性比较复杂,目前处于初步的理论分析和建模研究状态,只提出了极少的数学模型,且尚无商业化的实际器件。器件建模是理论分析和应用电路设计的关键技术,在尚未出现局部有源忆阻器实际器件的情况下,设计局部有源忆阻器的数学模型及其等效电路,对丰富忆阻器数学模型,用等效电路替代实际忆阻器进行实验和应用研究具有重要意义。
发明内容
针对现有技术存在的上述不足,本发明提出了一种三阶绝对值局部有源忆阻器的数学模型,并设计了等效电路模型,用以模拟忆阻器的电压-电流特性,替代实际忆阻器应用在电路设计中。
本发明解决技术问题所采取的技术方案如下:
设计局部有源忆阻器的数学模型:i=(|x3|-1)u,dx/dt=-x3+0.64x+u,其中i、u、x分别为忆阻器的电流、电压和内部状态变量。依据该数学模型设计其等效电路。等效电路包括控制忆导值的状态变量产生电路和局部有源忆阻器等效电路,其中控制忆导值的状态变量产生电路由集成运算放大器U1和乘法器U3、U4、U5组成,产生的状态变量作为局部有源忆阻器等效电路的忆导控制输入信号,集成运算放大器U1用于实现积分运算、加法运算和反相放大运算。局部有源忆阻器等效电路由集成运算放大器U2和乘法器U6构成,集成运算放大器U2用于实现绝对值运算、加法运算和反相运算,得到需要的控制信号,乘法器U7实现将控制信号和输入的电压信号相乘,得到最终的忆阻器电流。
优选的,所述的一种局部有源忆阻器等效电路,包括集成运算放大器U1,集成运算放大器U2,乘法器U3、U4、U5、U6,U7,十四个电阻和一个电容;其中所述的集成运算放大器U1和集成运算放大器U2采用LF347;乘法器U3、U4、U5、U6、U7采用AD633;
所述的集成运算放大器U1的引脚1通过电阻R4连接引脚2;引脚2通过电阻R1、电阻R2、电阻R3分别连接信号u、-x3、0.64x;引脚3、5接地;引脚4接电源VCC;引脚6通过电阻R5与引脚1连接,引脚7通过电容C1与引脚6连接,引脚8通过电阻R6连接引脚9;引脚9通过电阻R7连接x3,引脚10接地;引脚11接VEE;引脚7输出为x;引脚8输出为-x3。
乘法器U3、U4、U5采用AD633,乘法器U4引脚1、3分别都连接x;引脚2、4、6接地;引脚8接电源+VS,引脚5接电源-VS;引脚7为输出x2。乘法器U3引脚1连接x2;引脚3连接x;引脚2、4、6接地;引脚8接电源+VS,引脚5接电源-VS;引脚7为输出x3。乘法器U5引脚1连接x;引脚3连接0.64V;引脚2、4、6接地;引脚8接电源+VS,引脚5接电源-VS;引脚7为输出0.64x。
所述的集成运算放大器U2的引脚1与引脚6直接相连;引脚2连接x3;引脚3、5接地;引脚4接电源VCC;引脚6与通过R8连接引脚7;引脚7通过电阻R9连接引脚6;引脚7的输出连接乘法器U6的引脚1;U6的引脚3连接x3;引脚2、4、6接地;引脚8接电源+VS,引脚5接电源-VS;引脚7为输出|x3|;U2的引脚9通过电阻R10连接乘法器U6的引脚7,引脚9通过电阻R11连接-1V;U2的引脚8通过电阻R12连接引脚9;引脚8的输出为-|x3|+1;引脚10、12接地;引脚11接VEE;引脚13通过电阻R13连接-|x3|+1;引脚14通过电阻R14连接引脚13;引脚14的输出为|x3|-1。
乘法器U7的引脚1连接信号u;引脚3连接集成运算放大器U2的引脚14;引脚2、4、6接地;引脚8接电源+VS;引脚5接电源-VS;引脚7输出为电流i。
本发明设计了一种能够实现局部有源忆阻器伏安特性的数学模型,并根据数学模型建立模拟等效电路,该模拟电路含有2个集成运算放大器芯片和5个乘法器,结构简单,在目前及未来无法获得实际局部有源忆阻器件的情况下,可代替实际器件实现与局部有源忆阻器相关的电路设计、实验及应用,对局部有源忆阻器的特性和应用研究具有重要的实际意义。
本发明设计的实现局部有源忆阻器的模拟电路,其利用模拟电路实现局部有源忆阻器的伏安特性,具体实现了压控局部有源忆阻器的伏安特性。本发明利用集成运算放大器和模拟乘法器电路实现忆感器特性中的相应运算,其中,集成运算放大器U1主要用于实现状态变量的积分运算、电压反向放大和加法运算,状态变量通过集成运算放大器U2和乘法器实现绝对值电路、加法电路、反相放大电压与忆导控制函数的乘积运算。
附图说明
图1是本发明的等效电路框图。
图2是本发明的模拟等效电路原理图。
具体实施方式
下面结合附图对本发明优选实施例作详细说明。
本发明的理论出发点是下面定义的一种新型压控三阶绝对值局部有源忆阻器数学模型:
i和u表示局部有源忆阻器的电流与电压,变量x表示忆阻器的状态。
根据局部有源忆阻器的数学模型,可设计出其等效电路模型,其原理方框图如图1所示。
如图1所示,本实例压控局部有源忆阻器模拟等效电路包括集成运算放大器U1、集成运算放大器U2和乘法器U3、U4、U5、U6、U7和少量电阻、电容,集成运算放大器U1主要实现积分运算、加法运算和反相放大运算;集成运算放大器U2和乘法器U6主要实现绝对值运算;乘法器U3、U4、U5、U7实现两个信号的相乘运算。U1、U2采用LF347,U3、U4、U5、U6、U7采用AD633,LF347、AD633均为现有技术。
如图2所示,集成运算放大器U1的第1、2、3引脚对应的运算放大器,与***电阻R1、R2、R3、R4构成反相加法器,输入分别为u、-x3、0.64x,其中x表示忆阻器的状态,0.64x为乘法器U6的W引脚电压,-x3为运放U1的引脚8的电压。由于R1=R2=R3=R4=10K,则U1引脚1的电压为:
u1-1=-(-x3+0.64x+u)
集成运算放大器U1的第5、6、7引脚对应的运算放大器,与***C1、电阻R5构成积分器,用于实现输入电压u1-1的积分,由于R5=100M,C1=10nF,U1引脚7的电压为:
由局部有源忆阻器数学模型可知:即x=∫(-x3+0.64x+u)dt,则:
u1-7=∫(-x3+0.64x+u)dt=x
即集成运算放大器的引脚7的电压u1-7表示忆阻器的状态变量x。
集成运算放大器U1的第8、9、10引脚对应的运算放大器,与***电阻R6、电阻R7构成反相运算放大器,用于实现U1的引脚9的电压的反相,其中电阻R6=R7=10K,U1引脚8的电压为u1-8:
乘法器U5用以实现集成运算放大器引脚7的电压u1-7与电压0.64V的乘积运算,即U6输出端W引脚的电压:
u5w=0.64u1-7=0.64x
乘法器U4用以实现集成运算放大器引脚7的电压u1-7的平方运算,即U4输出端W引脚电压:
u4w=u1-7u1-7=x2
乘法器U3用以实现集成运算放大器引脚7的电压u1-7与U4输出端W引脚电压的乘积,即U3输出端W引脚电压:
u3w=u4wu1-7=x3
集成运算放大器U2的第1、2、3引脚对应的运算放大器构成了负符号函数,设其开环放大倍数为A、输出饱和电压为Esat,在这里Esat≈13,则放大器工作在线性区时的输出电压,在理想的情况下存在A→∞。因此引脚1的输出电压为:
u2-1=-Esat sgn(x3)
集成运算放大器U2的第5、6、7引脚与***电阻R8以及电阻R9构成反相运算器,因为R8=13K,R9=1K,Esat≈13,U2引脚7输出电压:
乘法器U6的引脚1接U2的引脚7,U6的引脚3接x3,用以实现绝对值运算,即U6输出端W引脚的电压:
u6w=x3 sgn(x3)=|x3|
集成运算放大器U2的第8、9、10引脚对应的运算放大器,与***电阻R10、电阻R11、电阻R12构成反相加法器,R10=R11=R12=10K,则U2引脚8的电压为:
集成运算放大器U2的引脚12、13、14对应的运算放大器,与***的电阻R13、R14构成反相放大器,用于实现集成运算放大器U2的引脚8的反相运算,R13=R14=10K,即U2引脚14的输出电压为:
乘法器U7用以实现集成运算放大器引脚14的电压u2-14与输入电压u的乘积运算,即U7的输出端W引脚电压:
u7w=(|x3|-1)u
乘法器U7输出端W为电流i,因此,
i=(|x3|-1)u
其中,
x=∫(-x3+0.64x+u)dt
忆阻器模拟等效电路的伏安特性,与压控忆阻器伏安特性比较得知电导:
G=|x3|-1
集成运算放大器U1采用LM347,它的第1引脚通过电阻R4连接第2引脚;第2引脚通过电阻R1、电阻R2、电阻R3分别连接信号u、-x3、0.64x;第3引脚;引脚4接电源VCC;第5引脚接地;第6引脚通过电阻R5与第1引脚连接,第7引脚通过电容C1与第6引脚连接,第8引脚通过电阻R6连接第9引脚;第9引脚通过电阻R7连接x3,第10引脚接地;第11引脚接VEE;引脚7输出为x;引脚8输出为-x3。
乘法器U3、U4、U5采用AD633,乘法器U3第1引脚连接x2;第2引脚接地;第3引脚连接x;第4引脚接地;第5引脚接电源-VS;第6引脚接地;第7引脚输出x3;引脚8接电源+VS。乘法器U4第1引脚连接x;第2引脚接地;第3引脚连接x;第4引脚接地;第5引脚接电源-VS;第6引脚接地;第7引脚为输出x2;第8引脚接电源+VS。乘法器U5第1引脚连接x;引脚3连接0.64V;第2引脚接地;第4引脚接地;第5引脚接电源-VS;第6引脚接地;第7引脚为输出0.64x;第8引脚接电源+VS。
集成运算放大器U2采用LM347,乘法器U6采用AD633。集成运算放大器U1的第1引脚与第6引脚直接相连;第2引脚连接x3;第3引脚接地;第4引脚接电源VCC;第5引脚接地;第6引脚与通过R8连接第7引脚;第7引脚通过电阻R9连接第6引脚;第7引脚的输出连接乘法器U6第1引脚;U6的第2引脚接地;第3引脚连接x3;第4引脚接地;第5引脚接电源-VS;第6引脚接地;第7引脚为输出|x3|;第8引脚接电源+VS;U2的第9引脚通过电阻R10连接乘法器U6的第7引脚,U2的第8引脚通过电阻R12连接第9引脚;第9通过电阻R11连接-1V;第8引脚的输出为-|x3|+1;第10引脚接地;第11引脚接VEE;第12引脚接地;第13引脚通过电阻R13连接-|x3|+1;第14引脚通过电阻R14连接第13引脚;第4引脚的输出为|x3|-1。
乘法器U7采用AD633,U7的第1引脚连接信号u;第2引脚接地;第3引脚连接集成运算放大器U2的引脚14;第4引脚接地;第5引脚接电源-VS;第6引脚接地;第8引脚接电源+VS;第7引脚输出为电流i。
本领域的普通技术人员应当认识到,以上实施例仅是用来验证本发明,而并非作为对本发明的限定,只要是在本发明的范围内,对以上实施例的变化、变形都将落在本发明的保护范围内。
Claims (1)
1.三阶绝对值局部有源忆阻器电路模型,其特征在于,该电路模型基于以下数理关系设计:
i和u分别为忆阻器的电流与电压,变量x为忆阻器的状态;
该电路模型包括集成运算放大器U1、集成运算放大器U2和乘法器U3、U4、U5、U6、U7,集成运算放大器U1和乘法器U3、U4、U5构成控制忆导的状态变量产生电路,其中:
集成运算放大器U1用于实现积分运算、加法运算和反相放大运算,将输出信号作为忆阻器等效电路的忆导控制信号;
局部有源忆阻器等效电路由集成运算放大器U2和乘法器U6、U7构成,集成运算放大器U2和U6用于实现绝对值大运算、反相加法运算、反相运算,得到需要的控制信号,乘法器U7用于实现将控制信号和电压量相乘,得到最终的忆阻器电流量;
具体的:
所述的集成运算放大器U1、集成运算放大器U2采用LM324,乘法器U3、U4、U5、U6、U7采用AD633;
集成运算放大器U1的第1脚输入忆阻器电压,乘法器U7的第7引脚输出忆阻器电流;
集成运算放大器U1的第1引脚通过电阻R4连接第2引脚;第2引脚通过电阻R1、电阻R2、电阻R3分别连接信号u(t)、集成运算放大器U1的第8引脚、乘法器U5的第7引脚;
集成运算放大器U1的第1、第2、第3引脚输入分别为u、-x3、0.64x;其中0.64x为乘法器U5的第7引脚电压,-x3为集成运算放大器U1的第8引脚电压,电阻R1、电阻R2、电阻R3和电阻R4阻值相同,则集成运算放大器U1的第1引脚的输出电压u1-1:
u1-1=-(-x3+0.64x+u);
集成运算放大器U1的第3引脚接地;第4引脚接电源VCC;
集成运算放大器U1的第5引脚接地;第6引脚通过电阻R5与第1引脚连接,第7引脚通过电容C1与第6引脚连接,其输出电压u1-7:
其中R5为电阻R5的阻值,取100MΩ,C1为电容C1的容值,取10nF;
集成运算放大器U1的第8引脚通过电阻R6连接第9引脚;第9引脚通过电阻R7连接x3,第10引脚接地;集成运算放大器U1的第8、第9、第10引脚对应的运算放大器与***电阻R6、电阻R7构成反相运算放大器,用于实现集成运算放大器U1的第9引脚的电压反相;
集成运算放大器U1的第11引脚接VEE;
所述的集成运算放大器U2的第1引脚连接到第6引脚,第2引脚连接乘法U3的第7引脚,第3引脚接地;
集成运算放大器U2的第1、第2、第3引脚对应的运算放大器构成了负符号函数,设其开环放大倍数为A、输出饱和电压为Esat,则集成运算放大器U2的第1引脚的输出电压u2-1:
u2-1=-Esatsgn(x3);
集成运算放大器U2的第4引脚接电源VCC;
集成运算放大器U2的第5引脚接地,第6引脚通过电阻R8连接到第7引脚,第7引脚通过电阻R9连接到第6引脚;集成运算放大器U2的第7引脚的输出电压u2-7:
其中R8为电阻R8的阻值,取13KΩ,其中R9为电阻R9的阻值,取1KΩ;
乘法器U6的第1引脚连接到运算放大器U2的第7引脚,乘法器U6的第3引脚连接到乘法器U3的第7引脚;
乘法器U6的第7引脚通过电阻R10连接到集成运算放大器U2的第9引脚,-1V通过电阻R11连接到第9引脚,集成运算放大器U2的第9引脚通过电阻R12连接到第8引脚;则集成运算放大器U2的第8引脚的输出电压u2-8:
其中R10为电阻R10的阻值,其中R11为电阻R11的阻值,其中R12为电阻R12的阻值,这三个电阻的阻值均为10KΩ;
集成运算放大器U2的第10引脚接地,第11引脚接电源VEE;
集成运算放大器U2的第12引脚接地,第13引脚通过电阻R13连接到第8引脚,第14引脚通过电阻R14连接到13引脚;
集成运算放大器U2的第14引脚的输出电压u2-14:
其中R13为电阻R13的阻值,其中R14为电阻R14的阻值,这两个电阻的阻值均为10KΩ;
乘法器U7的第1引脚接电压的输入端,乘法器U7的第3引脚连接到U2的第14引脚,乘法器U7的第7引脚为电流的输出端;
所述乘法器U5用于实现集成运算放大器U1的第7引脚的输出电压u1-7与电压0.64V的乘积运算;
所述乘法器U4用于实现集成运算放大器U1的第7引脚的输出电压u1-7的平方运算;
所述乘法器U3用于实现集成运算放大器U1的第7引脚的输出电压u1-7与乘法器U4输出端引脚电压的乘积;
所述乘法器U6用于实现集成运算放大器U2的第7引脚的输出电压u2-7与乘法器U6的第3引脚的输出电压的绝对值运算;
所述乘法器U7用于实现集成运算放大器U2的第14引脚的输出电压u2-14与输入电压u的乘积运算。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910515388.1A CN110222451B (zh) | 2019-06-14 | 2019-06-14 | 三阶绝对值局部有源忆阻器电路模型 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910515388.1A CN110222451B (zh) | 2019-06-14 | 2019-06-14 | 三阶绝对值局部有源忆阻器电路模型 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110222451A CN110222451A (zh) | 2019-09-10 |
CN110222451B true CN110222451B (zh) | 2023-11-10 |
Family
ID=67817162
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910515388.1A Active CN110222451B (zh) | 2019-06-14 | 2019-06-14 | 三阶绝对值局部有源忆阻器电路模型 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110222451B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110728100B (zh) * | 2019-09-17 | 2023-04-07 | 山东科技大学 | 一种分段压控忆阻器等效模拟电路 |
CN111950213B (zh) * | 2019-11-26 | 2024-03-22 | 杭州电子科技大学 | 二值局部有源忆阻器的仿真器电路模型 |
CN112906879A (zh) * | 2021-03-11 | 2021-06-04 | 杭州电子科技大学 | 基于局部有源忆阻器的hr神经元电路模型 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103219983A (zh) * | 2013-04-16 | 2013-07-24 | 杭州电子科技大学 | 一种忆阻器等效模拟电路 |
CN103259518A (zh) * | 2013-05-20 | 2013-08-21 | 华南理工大学 | 一种磁控型忆阻器及其控制方法 |
CN105450210A (zh) * | 2015-12-18 | 2016-03-30 | 杭州电子科技大学 | 基于数字电位器的忆阻器仿真器电路 |
WO2016054340A1 (en) * | 2014-10-02 | 2016-04-07 | Board Of Regents, The University Of Texas System | Coupled memristor devices to enable feedback control and sensing of micro/nanoelectromechanical actuator and sensors |
CN108959837A (zh) * | 2018-09-30 | 2018-12-07 | 杭州电子科技大学 | 一种四值忆阻器仿真器的实现电路 |
CN109086558A (zh) * | 2018-09-29 | 2018-12-25 | 杭州电子科技大学 | 对数型局部有源忆阻器仿真器 |
CN109829194A (zh) * | 2018-12-28 | 2019-05-31 | 山东科技大学 | 一种绝对值磁控忆阻器等效模拟电路 |
-
2019
- 2019-06-14 CN CN201910515388.1A patent/CN110222451B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103219983A (zh) * | 2013-04-16 | 2013-07-24 | 杭州电子科技大学 | 一种忆阻器等效模拟电路 |
CN103259518A (zh) * | 2013-05-20 | 2013-08-21 | 华南理工大学 | 一种磁控型忆阻器及其控制方法 |
WO2016054340A1 (en) * | 2014-10-02 | 2016-04-07 | Board Of Regents, The University Of Texas System | Coupled memristor devices to enable feedback control and sensing of micro/nanoelectromechanical actuator and sensors |
CN105450210A (zh) * | 2015-12-18 | 2016-03-30 | 杭州电子科技大学 | 基于数字电位器的忆阻器仿真器电路 |
CN109086558A (zh) * | 2018-09-29 | 2018-12-25 | 杭州电子科技大学 | 对数型局部有源忆阻器仿真器 |
CN108959837A (zh) * | 2018-09-30 | 2018-12-07 | 杭州电子科技大学 | 一种四值忆阻器仿真器的实现电路 |
CN109829194A (zh) * | 2018-12-28 | 2019-05-31 | 山东科技大学 | 一种绝对值磁控忆阻器等效模拟电路 |
Also Published As
Publication number | Publication date |
---|---|
CN110222451A (zh) | 2019-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110222451B (zh) | 三阶绝对值局部有源忆阻器电路模型 | |
CN108846165B (zh) | 一种四阶局部有源忆阻器电路模型 | |
Liang et al. | S-type locally active memristor-based periodic and chaotic oscillators | |
CN110245421B (zh) | 一种对数绝对值局部有源忆阻器电路模型 | |
Buscarino et al. | Nonideal behavior of analog multipliers for chaos generation | |
CN108234106A (zh) | 一种基于忆阻器的隐藏Lü***超混沌信号源电路 | |
CN107451380B (zh) | 实现指数型荷控忆容器仿真器的电路 | |
CN109086558B (zh) | 对数型局部有源忆阻器仿真器 | |
CN108959837B (zh) | 一种四值忆阻器仿真器的实现电路 | |
CN108718190B (zh) | 一种指数型局部有源忆阻器仿真器 | |
CN107169253A (zh) | 对数型忆容器等效模拟电路 | |
CN108491567B (zh) | 一种磁通控制型忆阻器的Simulink建模方法 | |
CN111079365B (zh) | 一种反正切三角函数忆阻器的仿真器 | |
CN108833073B (zh) | 一种基于忆容器和忆感器的混沌振荡器的等效电路模型 | |
Varrientos et al. | A 4-D chaotic oscillator based on a differential hysteresis comparator | |
AU2020101600A4 (en) | A Method of Constructing Meminductor and Realizing the Circuit | |
Singh et al. | New meminductor emulators using single operational amplifier and their application | |
CN110598371A (zh) | 一种三值局部有源忆阻器仿真器 | |
CN112906879A (zh) | 基于局部有源忆阻器的hr神经元电路模型 | |
Biolek et al. | Mutual transformation of flux-controlled and charge-controlled memristors | |
Aggarwal et al. | New memristor-less, resistor-less, two-OTA based grounded and floating meminductor emulators and their applications in chaotic oscillators | |
CN105207771A (zh) | 一种基于单片电流反馈运算放大器的双涡卷隐藏蔡氏混沌吸引子产生电路 | |
CN117273103A (zh) | 一种三阶忆阻混沌神经元电路模型及建立方法 | |
CN111079363B (zh) | 一种双曲正弦型忆阻器电路模型 | |
Drakakis et al. | A Bernoulli cell-based investigation of the non-linear dynamics in log-domain structures |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |