CN114334867B - 一种自动温度控制功率芯片结构及制备方法 - Google Patents

Abstract

本发明涉及一种自动温度控制功率芯片结构及制备方法，属于功率电子器件封装技术领域，利用半导体珀尔帖效应在绝缘栅双极型晶体管底面通过定向掺杂形成阵列式P‑N热电偶结构，通过给阵列式P‑N热电偶结构施加反向电压，当热电偶通入直流电流时，根据直流电通入的方向不同，会在电偶的结点处产生吸热和放热反应。从而保持芯片功能区温度保持较低温度，同时因为阵列结构，能够精确控制芯片温度均匀性，实现芯片分区控温，增强芯片直接散热和均热能力。

Description

一种自动温度控制功率芯片结构及制备方法

技术领域

本发明涉及功率电子器件封装技术领域，特别是涉及一种自动温度控制功率芯片结构及制备方法。

背景技术

IGBT(Insulated Gate Bipolar Transistor)，又称绝缘栅双极型晶体管，作为弱电控制强电的核心半导体器件广泛应用于工业、4C(通信、计算机、消费电子、汽车电子)、家电等产业领域。

随着集成电路技术的飞速发展，功率器件叠层结构相对复杂，热阻链较长，功率芯片散热和均热问题尤为突出。目前业界常用散热方式仍为器件/模块+热界面材料（ThermalInterfacial Materials，TIM）+散热片（Heat Sink）。目前商业常用的热界面材料导热脂热导率比较低，并且热阻比较大，严重阻碍大功率器件的散热性能，从而降低大功率器件可靠性，影响热疲劳寿命。因此，大功率器件散热问题仍亟待优化。

发明内容

本发明的目的是提供一种自动温度控制功率芯片结构及制备方法，利用半导体热电效应实现芯片分区控温，增强芯片直接散热和均热能力。

为实现上述目的，本发明提供了如下方案：

一种自动温度控制功率芯片结构，所述功率芯片结构包括：绝缘栅双极型晶体管、多个N型外延层和阵列式P-N热电偶结构；

多个所述N型外延层为以绝缘栅双极型晶体管的N区为基底进行外延生长形成的层结构；多个所述N型外延层位于绝缘栅双极型晶体管的P+漏注入区的四周；

所述阵列式P-N热电偶结构位于多个所述N型外延层上；所述阵列式P-N热电偶结构包括多对等间距排列的N-P热电偶结构，多对等间距排列的N-P结构排布于绝缘栅双极型晶体管的集电极周围；

所述阵列式P-N热电偶结构中的每对N-P热电偶结构用于施加反向电压使所述功率芯片结构的功能区保持低温度。

可选的，每个N型外延层上横向等间距形成3对N-P热电偶结构，纵向等间距形成2对N-P热电偶结构；

横向等间距形成的3对N-P热电偶结构中的N-P交替出现。

可选的，所述阵列式P-N热电偶结构为阵列式柱状结构。

可选的，所述绝缘栅双极型晶体管包括：栅极、发射极、集电极、从发射极至集电极依次设置的栅区、N+源区、P型区、N基极、N+缓冲区和P+漏注入区；

栅极附于栅区上；

多个所述N型外延层的一侧与N+缓冲区连接，多个所述N型外延层的另一侧设置阵列式P-N热电偶结构。

可选的，所述绝缘栅双极型晶体管包括：栅极、发射极、集电极、从发射极到集电极依次设置的栅区、N+源区、P型区、N基极和P+漏注入区；

栅极附于栅区上；

多个所述N型外延层的一侧与N基极连接，多个所述N型外延层的另一侧设置阵列式P-N热电偶结构。

一种自动温度控制功率芯片制备方法，所述制备方法包括：

制备绝缘栅双极型晶体管的N-P-N层；

以所述N-P-N层的N区为基底进行外延生长形成多个N型外延层；

在多个N型外延层上分别通过金属掩膜版进行刻蚀，形成阵列式柱状结构；

在阵列式柱状结构中每间隔一个柱状结构定向注入P型杂质离子，形成阵列式P-N热电偶结构；

通过蒸发或溅射的方式在阵列式P-N热电偶结构和所述N-P-N层中的P+漏注入区上进行金属化处理，形成绝缘栅双极型晶体管的金属层。

可选的，所述制备绝缘栅双极型晶体管的N-P-N层，具体包括：

制备P+衬底；

在P+衬底正面外延N+缓冲层和N基极外延层；

在N基极外延层中进行DMOS结构制造；

在P+衬底上进行刻蚀，并进行N型杂质离子注入，形成N-P-N层。

可选的，所述制备绝缘栅双极型晶体管的N-P-N层，具体包括：

制备N+衬底，形成N基极外延层；

在N基极外延层中进行DMOS结构制造；

采用研磨减薄工艺从N基极外延层的背面进行减薄；

在减薄后的N基极外延层的背面通过离子注入生成P+漏注入区；

在DMOS结构中的P型区上进行刻蚀，并进行N型杂质离子注入，形成N-P-N层。

根据本发明提供的具体实施例，本发明公开了以下技术效果：

本发明公开一种自动温度控制功率芯片结构及制备方法，利用半导体珀尔帖效应在绝缘栅双极型晶体管底面通过定向掺杂形成阵列式P-N热电偶结构，通过给阵列式P-N热电偶结构施加反向电压，当热电偶通入直流电流时，根据直流电通入的方向不同，会在电偶的结点处产生吸热和放热反应。从而保持芯片功能区温度保持较低温度，同时因为阵列结构，能够精确控制芯片温度均匀性，实现芯片分区控温，增强芯片直接散热和均热能力。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明提供的自动温度控制功率芯片结构的示意图；

图2为本发明提供的阵列式P-N热电偶结构的示意图；

图3为本发明提供的珀尔帖效应的示意图；

图4为本发明实施例一提供的自动温度控制功率芯片结构的示意图；

图5为本发明实施例二提供的自动温度控制功率芯片结构的示意图；

图6为本发明实施例三提供的自动温度控制功率芯片结构的示意图；

图7为本发明实施例四提供的自动温度控制功率芯片结构的示意图；

图8为本发明提供的自动温度控制功率芯片结构制备方法的流程图。

符号说明：1-阵列式P-N热电偶结构，2-N+源区，3-P型区，4-N+缓冲区，5-P+漏注入区。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明的目的是提供一种自动温度控制功率芯片结构及制备方法，利用半导体热电效应实现芯片分区控温，增强芯片直接散热和均热能力。

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

本发明提供了一种自动温度控制功率芯片结构，如图1-2所示，功率芯片结构包括：绝缘栅双极型晶体管、多个N型外延层和阵列式P-N热电偶结构1。

多个N型外延层为以绝缘栅双极型晶体管的N区为基底进行外延生长形成的层结构；多个N型外延层位于绝缘栅双极型晶体管的P+漏注入区5的四周。阵列式P-N热电偶结构1位于多个N型外延层上；阵列式P-N热电偶结构1包括多对等间距排列的N-P热电偶结构，多对等间距排列的N-P结构排布于绝缘栅双极型晶体管的集电极周围。阵列式P-N热电偶结构1中的每对N-P热电偶结构用于施加反向电压使功率芯片结构的功能区保持低温度。

每个N型外延层上横向等间距形成3对N-P热电偶结构，纵向等间距形成2对N-P热电偶结构。横向等间距形成的3对N-P热电偶结构中的N-P交替出现。阵列式P-N热电偶结构1为阵列式柱状结构。

本发明利用半导体珀尔帖效应实现芯片分区控温，珀尔帖效应即当用两块不同的导体（如N、P型材料）组成一对热电偶，当热电偶通入直流电流时，根据直流电通入的方向不同，会在电偶的结点处产生吸热和放热反应。

本发明利用半导体珀尔帖效应在原IGBT芯片底面通过定向掺杂形成阵列的P-N热电偶结构，如图3所示，给PN热电偶施加反向电压，阵列式P-N热电偶结构1构成热端，阵列式P-N热电偶结构1以上的结构构成冷端。冷端吸热，热端放热使芯片功能区保持较低温度，同时因为阵列结构，能够精确控制芯片温度均匀性。此阵列结构位于N基极与集电极之间，此阵列结构以N-P-N层中的N区为基底，进行外延生长N层，通过特定的金属掩模版进行刻蚀，形成阵列式柱状结构，然后再进行定向注入P+，形成阵列式P-N结构。

本发明提供了一种结构简单、可以实现自动温度控制的功率芯片结构。与传统的大功率器件芯片结构相比，具有良好的电气性能，更优的散热特性，具有优异的抗热循环疲劳老化能力，可靠性更优。

本发明中的阵列式P-N热电偶结构1可应用于所有市面上的绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)，增强绝缘栅双极型晶体管的散热能力。

对应于一种自动温度控制功率芯片结构，本发明提供了一种自动温度控制功率芯片制备方法，如图8所示，制备方法包括：

步骤S1，制备绝缘栅双极型晶体管的N-P-N层；

步骤S2，以N-P-N层的N区为基底进行外延生长形成多个N型外延层；

步骤S3，在多个N型外延层上分别通过金属掩膜版进行刻蚀，形成阵列式柱状结构；

步骤S4，在阵列式柱状结构中每间隔一个柱状结构定向注入P型杂质离子，形成阵列式P-N热电偶结构1；

步骤S5，通过蒸发或溅射的方式在阵列式P-N热电偶结构1和N-P-N层中的P+漏注入区5上进行金属化处理，形成绝缘栅双极型晶体管的金属层。

实施例一

IGBT为非对称型IGBT（也称穿通型IGBT），具有N+缓冲区4。非对称型IGBT，具有正向压降较小、关断时间短、关断时尾部电流小等优点，但其反向阻断能力相对较弱。

参照图4，绝缘栅双极型晶体管包括：栅极、发射极、集电极、从发射极至集电极依次设置的栅区、N+源区2、P型区3、N基极、N+缓冲区4和P+漏注入区5。栅极附于栅区上。多个N型外延层的一侧与N+缓冲区4连接，多个N型外延层的另一侧设置阵列式P-N热电偶结构1。

其中发射极（E）下附的N+区为源区，P+区为P型区3，附于P+区之上的N+区为N缓冲区，器件的控制区为栅区，附与其上的电极是门极（G）也称为栅极。在紧靠栅区边界的区域会形成一个沟道。而在集电极和发射极之间的P区同样会形成一个沟道，称之为亚沟道区。在漏区的一侧P区称之为漏区注入区，与漏区和亚沟道区形成PNP双极晶体管，起到发射极的作用。在P+漏注入区5下是阵列式P-N热电偶结构1，通过给P-N热电偶施加反向电压使芯片功能区保持较低温度，同时因为阵列结构，能够精确控制芯片温度均匀性。

该实施例提供的自动温度控制功率芯片结构的制备方法包括以下步骤：

步骤1，制备P+衬底；包括相对的正面和背面。例如提供一片P型轻掺杂的FZ区熔硅材料衬底，该硅材料的掺杂浓度和厚度取决于IGBT器件耐压要求。

在P+衬底的正面上方形成IGBT芯片的正面结构，在衬底的背面下方形成P-N热电偶结构和集电极区；其中，正面结构包括N+源区2、栅极区以及发射极。

步骤2，在P+衬底正面外延N+缓冲层和N基极外延层；

步骤3，在N基极外延层中进行DMOS结构制造；

步骤4，在P+衬底上进行刻蚀，并进行N型杂质离子（N型杂质离子，例如：氮，磷，砷）注入，形成N-P-N层。

背面刻蚀离子注入：先特定结构的掩模版，在P+衬底上进行刻蚀，然后有控制的进行N杂质离子注入，形成N-P-N层。

步骤5，以N-P-N层的N区为基底进行外延生长形成多个N型外延层；

步骤6，在多个N型外延层上分别通过特定的金属掩膜版进行刻蚀，形成阵列式柱状结构；

步骤7，在阵列式柱状结构中每间隔一个柱状结构定向注入P型杂质离子(P型杂质离子例如：硼，铝，镓)，形成阵列式P-N热电偶结构1；

步骤8，通过蒸发或溅射的方式在阵列式P-N热电偶结构1和N-P-N层中的P+漏注入区5上进行金属化处理，形成绝缘栅双极型晶体管的金属层。金属层作为IGBT芯片的电极，例如集电极。

实施例二

IGBT为对称型IGBT（也称非穿通型IGBT），无N+缓冲区4。非穿通型IGBT是指电场没有穿透N-漂移区，NPT（Non-PunchThrough，非穿通）的基本技术原理是取消N+缓冲区，直接在集电区注入空间电荷形成高阻区，电子与空穴的主要汇合点换成了P+集电区。对称型IGBT具有较强的正反向阻断能力，它的其它特性与穿通型IGBT相比较差。

参照图5，绝缘栅双极型晶体管包括：栅极、发射极、集电极、从发射极到集电极依次设置的栅区、N+源区2、P型区3、N基极和P+漏注入区5。栅极附于栅区上。多个N型外延层的一侧与N基极连接，多个N型外延层的另一侧设置阵列式P-N热电偶结构1。

该实施例提供的自动温度控制功率芯片结构的制备方法包括以下步骤：

步骤1，制备N+衬底，形成N基极外延层；例如提供一片N型轻掺杂的FZ区熔硅材料衬底，该硅材料的掺杂浓度和厚度取决于IGBT器件耐压要求。

步骤2，在N基极外延层中进行DMOS结构制造；

步骤3，采用研磨减薄工艺从N基极外延层的背面进行减薄；减薄到IGBT电压规定的高度。

步骤4，在减薄后的N基极外延层的背面通过离子注入生成P+漏注入区5；

步骤5，在DMOS结构中的P型区3上进行刻蚀，并进行N型杂质离子注入，形成N-P-N层；

背面刻蚀离子注入：按照特定结构的掩模版，在P+基极上进行刻蚀，然后有控制的进行N型杂质离子（N型杂质离子，例如：氮，磷，砷）注入，形成N-P-N层。

步骤6，以N-P-N层的N区为基底进行外延生长形成多个N型外延层；

步骤7，在多个N型外延层上分别通过特定的金属掩膜版进行刻蚀，形成阵列式柱状结构；

步骤8，在阵列式柱状结构中每间隔一个柱状结构定向注入P型杂质离子(P型杂质离子例如：硼，铝，镓)，形成阵列式P-N热电偶结构1；

步骤9，通过蒸发或溅射的方式在阵列式P-N热电偶结构1和N-P-N层中的P+漏注入区5上进行金属化处理，形成绝缘栅双极型晶体管的金属层。金属层作为IGBT芯片的电极，例如集电极。

实施例三

参照图6，IGBT为沟槽型IGBT。沟槽型IGBT的特点是耐压提高，通态压降低，工艺更加成熟。在沟槽型IGBT的底部制备阵列式P-N热电偶结构。

实施例四

参照图7，IGBT为FS（Field Stop，场终止）薄晶圆型IGBT。FS薄晶圆型IGBT的特点是晶圆更薄，通态压降低，耐压高。在FS薄晶圆型IGBT的底部制备阵列式P-N热电偶结构。

以上所述仅为本发明的四种实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本发明的限制。

Claims (8)

1.一种自动温度控制功率芯片结构，其特征在于，所述功率芯片结构包括：绝缘栅双极型晶体管、多个N型外延层和阵列式P-N热电偶结构；

多个所述N型外延层为以绝缘栅双极型晶体管的N区为基底进行外延生长形成的层结构；多个所述N型外延层位于绝缘栅双极型晶体管的P+漏注入区的四周；

所述阵列式P-N热电偶结构位于多个所述N型外延层上；所述阵列式P-N热电偶结构包括多对等间距排列的N-P热电偶结构，多对等间距排列的N-P热电偶结构排布于绝缘栅双极型晶体管的集电极周围；

所述阵列式P-N热电偶结构中的每对N-P热电偶结构用于施加反向电压使所述功率芯片结构的功能区保持低温度。

2.根据权利要求1所述的自动温度控制功率芯片结构，其特征在于，每个N型外延层上横向等间距形成3对N-P热电偶结构，纵向等间距形成2对N-P热电偶结构；

横向等间距形成的3对N-P热电偶结构中的N-P交替出现。

3.根据权利要求1所述的自动温度控制功率芯片结构，其特征在于，所述阵列式P-N热电偶结构为阵列式柱状结构。

4.根据权利要求1所述的自动温度控制功率芯片结构，其特征在于，所述绝缘栅双极型晶体管包括：栅极、发射极、集电极、从发射极至集电极依次设置的栅区、N+源区、P型区、N基极、N+缓冲区和P+漏注入区；

栅极附于栅区上；

多个所述N型外延层的一侧与N+缓冲区连接，多个所述N型外延层的另一侧设置阵列式P-N热电偶结构。

5.根据权利要求1所述的自动温度控制功率芯片结构，其特征在于，所述绝缘栅双极型晶体管包括：栅极、发射极、集电极、从发射极到集电极依次设置的栅区、N+源区、P型区、N基极和P+漏注入区；

栅极附于栅区上；

多个所述N型外延层的一侧与N基极连接，多个所述N型外延层的另一侧设置阵列式P-N热电偶结构。

6.一种自动温度控制功率芯片结构制备方法，其特征在于，所述制备方法包括：

制备绝缘栅双极型晶体管的N-P-N层；

以所述N-P-N层的N区为基底进行外延生长形成多个N型外延层；

在多个N型外延层上分别通过金属掩膜版进行刻蚀，形成阵列式柱状结构；

在阵列式柱状结构中每间隔一个柱状结构定向注入P型杂质离子，形成阵列式P-N热电偶结构；

通过蒸发或溅射的方式在阵列式P-N热电偶结构和所述N-P-N层中的P+漏注入区上进行金属化处理，形成绝缘栅双极型晶体管的金属层。

7.根据权利要求6所述的自动温度控制功率芯片结构制备方法，其特征在于，所述制备绝缘栅双极型晶体管的N-P-N层，具体包括：

制备P+衬底；

在P+衬底正面外延N+缓冲层和N基极外延层；

在N基极外延层中进行DMOS结构制造；

在P+衬底上进行刻蚀，并进行N型杂质离子注入，形成N-P-N层。

8.根据权利要求6所述的自动温度控制功率芯片结构制备方法，其特征在于，所述制备绝缘栅双极型晶体管的N-P-N层，具体包括：

制备N+衬底，形成N基极外延层；

在N基极外延层中进行DMOS结构制造；

采用研磨减薄工艺从N基极外延层的背面进行减薄；

在减薄后的N基极外延层的背面通过离子注入生成P+漏注入区；

在DMOS结构中的P型区上进行刻蚀，并进行N型杂质离子注入，形成N-P-N层。

Images