CN110534531A - 一种驱动背板及其制备方法、显示面板 - Google Patents

一种驱动背板及其制备方法、显示面板 Download PDF

Info

Publication number
CN110534531A
CN110534531A CN201910818004.3A CN201910818004A CN110534531A CN 110534531 A CN110534531 A CN 110534531A CN 201910818004 A CN201910818004 A CN 201910818004A CN 110534531 A CN110534531 A CN 110534531A
Authority
CN
China
Prior art keywords
layer
thin film
film transistor
electrode
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910818004.3A
Other languages
English (en)
Inventor
黄鹏
高涛
詹裕程
贵炳强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910818004.3A priority Critical patent/CN110534531A/zh
Publication of CN110534531A publication Critical patent/CN110534531A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明提供了一种驱动背板及其制备方法、显示面板，涉及显示技术，能够降低驱动背板在制备过程中掩膜板的使用数量，降低生产成本。其中，驱动背板包括衬底、设置于衬底上每个亚像素区的驱动电路；驱动电路包括顶栅型薄膜晶体管和底栅型薄膜晶体管。顶栅型薄膜晶体管包括依次设置于衬底上的第一有源层，第一栅绝缘层和第一栅极，底栅型薄膜晶体管包括依次设置于衬底上的第二栅极、第二栅绝缘层和第二有源层；相对第二栅极，第一栅极更靠近衬底，且第一栅极和第二栅极通过层间绝缘层隔离。

Description

一种驱动背板及其制备方法、显示面板
技术领域
本发明涉及薄膜晶体管技术领域，尤其涉及一种驱动背板及其制备方法、显示面板。
背景技术
随着显示技术的发展，显示面板的种类越来越多，目前应用最多的为液晶显示面板和OLED(Organic Light-Emitting Diode，有机发光二极管)显示面板。由于OLED显示面板具有响应速度快、显示亮度高和可折叠等优点，其应用范围越来越广。
发明内容
本发明的实施例提供了一种驱动背板及其制备方法、显示面板，能够减少显示面板生产过程中掩膜板的使用数量，降低生产成本，提高生产效率。
为达到上述目的，本发明的实施例采用如下技术方案：
一方面，提供一种驱动背板，包括衬底、设置于所述衬底上每个亚像素区的驱动电路；所述驱动电路包括顶栅型薄膜晶体管和底栅型薄膜晶体管。
所述顶栅型薄膜晶体管包括依次设置于所述衬底上的第一有源层，第一栅绝缘层和第一栅极，所述底栅型薄膜晶体管包括依次设置于所述衬底上的第二栅极、第二栅绝缘层和第二有源层；相对所述第二栅极，所述第一栅极更靠近所述衬底，且所述第一栅极和所述第二栅极通过层间绝缘层隔离。
可选的，所述第一有源层的材质为多晶硅，所述第二有源层的材质为氧化物半导体。
可选的，所述顶栅型薄膜晶体管还包括第一源极和第一漏极；所述第一源极和第一漏极与所述第二栅极同层同材料。
可选的，所述驱动电路还包括第一连接电极，所述顶栅型薄膜晶体管和底栅型薄膜晶体管通过所述第一连接电极电连接。
可选的，所述底栅型薄膜晶体管还包括第二源极和第二漏极；所述第一连接电极与所述第二源极、所述第二漏极同层同材料。
可选的，所述层间绝缘层包括依次层叠设置于所述衬底上的第一层间绝缘子层和第二层间绝缘子层，所述第一层间绝缘子层位于所述衬底与所述第二层间绝缘子层之间，所述第一层间绝缘子层的材质为氮化硅或氮氧化硅，所述第二层间绝缘子层的材质为氧化硅。
可选的，所述第二层间绝缘子层和所述第二栅绝缘层的厚度之和大于等于所述第一层间绝缘层子层的厚度的3倍。
可选的，所述衬底为柔性衬底。
另一方面，提供一种显示面板，包括上述的驱动背板、以及设置于每个亚像素区的发光器件。
所述发光器件包括相对设置的第一电极和第二电极，所述第一电极设置于所述第二电极与所述驱动背板之间，所述第一电极与所述驱动背板上的驱动电路电连接。
可选的，所述第一电极与作为驱动薄膜晶体管的一个顶栅型薄膜晶体管中的第一漏极相连。
又一方面，提供一种驱动背板的制备方法，所述驱动背板包括衬底、位于所述衬底上每个亚像素区的驱动电路；所述驱动电路包括顶栅型薄膜晶体管和底栅型薄膜晶体管。
所述驱动背板的制备方法，包括：
在衬底一侧依次形成构成所述顶栅型薄膜晶体管的第一有源层、第一栅绝缘层、第一栅极。
在所述第一栅极远离所述衬底的一侧形成层间绝缘层，其中，在形成所述层间绝缘层的过程中，形成至少贯穿所述层间绝缘层的第一过孔；所述第一过孔露出所述第一有源层。
在所述层间绝缘层远离所述衬底的一侧依次形成构成所述底栅型薄膜晶体管的第二栅极、第二栅绝缘层和第二有源层、第二源极和第二漏极。
其中，在形成所述第二栅极时，还同步形成第一源极和第一漏极，所述第一源极和第一漏极分别通过一个第一过孔与所述第一有源层接触。
可选的，所述第一有源层的材质为多晶硅，所述第二有源层的材质为氧化物半导体。
在形成所述第一过孔之后，形成所述第一源极和所述第一漏极之前，所述驱动背板的制备方法还包括：向所述第一过孔中注入氢氟酸，利用所述氢氟酸对所述第一有源层的表面进行处理。
可选的，在形成所述第二源极和所述第二漏极时，还同步形成第一连接电极，所述第一连接电极用于连接顶栅型薄膜晶体管和底栅型薄膜晶体管。
可选的，在形成所述第二有源层之后，形成所述第二源极和所述第二漏极之前，所述驱动背板的制备方法还包括形成钝化层，并同步形成贯穿所述钝化层的第二过孔、贯穿所述钝化层和所述第二栅绝缘层的第三过孔。
所述第二源极和所述第二漏极分别通过一个所述第二过孔与所述第二有源层接触。
其中，所述第一连接电极通过一个所述第三过孔与所述顶栅型薄膜晶体管电连接。
本发明实施例提供了一种驱动背板及其制备方法、显示面板。其中，驱动背板的制备方法通过同步制作第一源极和第一漏极、第二栅极，再制作第二有源层的方式。一方面，使得在第一源极和第一漏极之前制备的第一有源层的制备工艺不会对第二有源层造成影响；另一方面，无需单独制作第二栅极，减少了驱动背板的制备过程中使用的掩膜板的数量，降低了生产成本，提高了生产效率；再一方面，第二有源层在第二栅绝缘层之后制备，制作第二栅绝缘层的温度可以较高，制作出的第二栅绝缘层的膜层缺陷较少，品质较好。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提出的一种显示面板的结构示意图；
图2a为本发明实施例提出的另一种显示面板的结构示意图；
图2b为本发明实施例提出的另一种显示面板的结构示意图；
图2c为本发明实施例提供的发光功能层的结构示意图；
图3为本发明实施例提供的一种驱动背板的结构示意图；
图4a为相关技术中的驱动背板的结构示意图；
图4b为相关技术中的显示面板的结构示意图；
图5a为本发明实施例提供的另一种驱动背板的结构示意图；
图5b为本发明实施例提供的另一种驱动背板的结构示意图；
图5c为本发明实施例提供的另一种驱动背板的结构示意图；
图6a为本发明实施例提供的另一种驱动背板的结构示意图；
图6b为本发明实施例提供的另一种驱动背板的结构示意图；
图7为本发明实施例提供的另一种驱动背板的结构示意图；
图8a为本发明实施例提供的一种驱动背板的制备方法流程示意图；
图8b-图8e为本发明实施例提供的一种驱动背板的制备过程示意图。
附图标记：
1-显示面板；11-衬底；12-数据线；13-栅线；14-缓冲层；15-平坦层；16-像素界定层；17-发光器件；171-第一电极；172-第二电极；173-发光功能层；1730-发光层；1731-电子传输层；1732-电子注入层；1733-空穴传输层；1734-空穴注入层；18-柱状隔垫物层；2-薄膜晶体管；20-顶栅型薄膜晶体管；21-底栅型薄膜晶体管；221-第一栅极；222-第二栅极；231-第一栅绝缘层；232-第二栅绝缘层；241-第一有源层；242-第二有源层；25-钝化层；261-第一源极；262-第二源极；271-第一漏极；272-第二漏极；281-第一过孔；282-第二过孔，283-第三过孔；29-层间绝缘层；291-第一层间绝缘子层；292-第二层间绝缘子层；210-第二层间绝缘层；3-驱动电路；31-第一连接电极；32-第二连接电极；4-电极；5-导线。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的实施例提出一种显示面板，如图1所示，显示面板1具有显示区A和周边区S，周边区S例如围绕显示区A一圈设置。上述显示区A中包括多种颜色的亚像素(sub pixel)P；该多种颜色的亚像素P至少包括第一颜色亚像素、第二颜色亚像素和第三颜色亚像素，第一颜色、第二颜色和第三颜色为三基色(例如红色、绿色和蓝色)。
为了方便说明，本申请中上述多个亚像素P是以阵列形式排列为例进行的说明。在此情况下，沿水平方向X排列成一排的亚像素P称为同一行亚像素P，沿竖直方向Y排列成一排的亚像素P称为同一列亚像素P。
示例的，如图1所示，相邻列亚像素P中，其中一列中的位于奇数行的亚像素P和另外一列中的位于偶数行的亚像素P可以与同一根数据线12相连接。当然，也可以是同一列亚像素P与一根数据线12相连接。此外，同一行亚像素P可以与一根栅线13连接。
显示面板1包括驱动背板、以及设置于驱动背板上且位于每个亚像素P所在区域的发光器件。驱动背板在每个亚像素P所在区域包括驱动电路，该驱动电路与上述栅线13、数据线12以及发光器件连接，用于驱动发光器件发光。
其中，如图2a和图2b所示，发光器件17包括相对设置的第一电极171和第二电极172，第一电极171设置于第二电极172与驱动背板之间，第一电极171与驱动背板上的驱动电路3电连接。
第一电极171例如为金属电极，金属例如为Ag(银)或Al(铝)；第二电极172例如为ITO(Indium tin oxide，氧化铟锡)导电薄膜。
如图2a和图2b所示，发光器件17还包括发光功能层173，发光功能173位于第一电极171与第二电极172之间；发光功能层173至少包括发光层，发光层用于发出光线。可选的，如图2c所示，发光功能层173除包括发光层1730外，还可以包括电子传输层(electiontransporting layer，简称ETL)1731、电子注入层(election injection layer，简称EIL)1732、空穴传输层(hole transporting layer，简称HTL)1733以及空穴注入层(holeinjection layer，简称HIL)1734。需要说明的是，发光功能层173并不限于仅包括发光层1730和ETL1731、EIL1732、HTL1733、HIL1734的组合，其还可以包括其它功能层别。
如图2a和图2b所示，在驱动电路3的上侧设有平坦层15，在平坦层15的上侧设有第一电极171和像素界定层16。其中，像素界定层16呈网格状分布，每个网格中均设置有一个发光器件17。此外，在像素界定层16的上侧还可以设置柱状隔垫物层18。
平坦层15起平坦化作用，为后续制作其它膜层提供平整表面。
像素界定层16用于定位每个发光器件17的位置，便于后续制备发光器件17中发光功能层173。
柱状隔垫物层18设置于像素界定层16的远离衬底11的一侧，柱状隔垫物层18包括多个柱状隔垫物，且多个柱状隔垫物间隔设置，柱状隔垫物层18用于支撑和保护在形成发光功能层173时所用的精细金属掩膜版(Fine Metal Mask，FMM)，避免FMM直接与像素界定层16接触，划伤像素界定层16以及产生静电击穿问题。柱状隔垫物的材质例如可以为感光型的聚酰亚胺。
对于第一电极171与驱动电路3的连接方式，可有如下几种：
如图2a所示，第一电极171直接与驱动电路3中作为驱动晶体管的一个顶栅型薄膜晶体管20的第一漏极271相连。
或者，如图2b所示，第一电极171通过第一连接电极31与作为驱动晶体管的一个顶栅型薄膜晶体管20的第一漏极271相连。
如图3所示，本发明提出一种驱动背板，包括衬底11、设置于衬底11上每个亚像素P区的驱动电路3；驱动电路3包括顶栅型薄膜晶体管20和底栅型薄膜晶体管21。
顶栅型薄膜晶体管20包括依次设置于衬底11上的第一有源层241，第一栅绝缘层231和第一栅极221，底栅型薄膜晶体管21包括依次设置于衬底11上的第二栅极222、第二栅绝缘层232和第二有源层242；相对第二栅极222，第一栅极221更靠近衬底11，且第一栅极221和第二栅极222通过层间绝缘层29隔离。
其中，第一有源层241的材料例如可以为a-si(非晶硅)、p-si(多晶硅)、有机半导体、氧化物半导体材料等中的一种。由于利用多晶硅材料制作有源层时，使得多晶硅薄膜晶体管具有高反应速度和高载流子迁移率的优点，因此，可选的，第一有源层241的材料为p-si。
第二有源层242的材料例如可以为a-si、p-si、有机半导体、氧化物半导体材料中的一种。由于利用氧化物半导体材料制作有源层时，氧化物薄膜晶体管具有低功耗和生产成本较低的优点，因此，可选的，第二有源层242的材料为氧化物半导体材料。例如第二有源层242的材料可以为IGZO(Indium gallium zinc oxide，铟镓锌氧化物)、InNdO(Indiumneodymium oxide，铟钕氧化物)等氧化物半导体材料。
可选的，第二有源层242的材料例如为IGZO。
由于氧化物薄膜晶体管的性能接近多晶硅薄膜晶体管的性能，且氧化物薄膜晶体管的制备工艺，也适用于多晶硅薄膜晶体管的生产线与低温制程，因此，可以将上述两种不同材料的有源层制备技术相结合，从而形成LTPO(Low Temperature PolycrystallineOxide，低温多晶氧化物)技术。LTPO技术将生产多晶硅薄膜晶体管的LTPS(LowTemperature Poly-silicon，低温多晶硅)技术和生产氧化物薄膜晶体管的技术相结合。其中，使用氧化物薄膜晶体管作为驱动电路3中的开关管，使用多晶硅薄膜晶体管作为驱动电路3中的驱动管，从而可制备出了具有高分辨率、高反应速度、高亮度、低生产成本、低功耗等优点的显示面板1。
可选的，第一栅绝缘层231、第二栅绝缘层232以及层间绝缘层29的材料均选自SiNx(氮化硅)、SiO2(氧化硅)中的至少一种。
示例的，第一栅绝缘层231的材料为SiNx，第二栅绝缘层232的材料为SiO2(氧化硅)。层间绝缘层29的材料包括SiNx和SiO2。
需要说明的是，图3仅以驱动电路3包括一个顶栅型薄膜晶体管20和一个底栅型薄膜晶体管21为例进行示意，但本发明实施例并不限于此，根据驱动电路3的具体结构，顶栅型薄膜晶体管20可以为多个，和/或，底栅型薄膜晶体管21可以为多个。
此外，图3并未示意出驱动电路3中顶栅型薄膜晶体管20和底栅型薄膜晶体管21的连接关系，但本领域技术人员应该明白，驱动电路3中不同薄膜晶体管之间必然存在连接关系，具体连接关系根据顶栅型薄膜晶体管20和底栅型薄膜晶体管21的数量不同而不同，在此不做限定。
相对于如图4a所示，将驱动电路3中的薄膜晶体管2均设置为顶栅型薄膜晶体管20时，第一有源层241和第二有源层242之间间隔第一栅绝缘层231、第一栅极221和层间绝缘层29。而本发明实施例中的第一有源层241和第二有源层242之间间隔了第一栅绝缘层231、第一栅极221、层间绝缘层29、第二栅极222和第二栅绝缘层232，因此，本发明中第一有源层241和第二有源层242的间隔距离更大。第一有源层241和第二有源层242之间的间隔距离较大，可以避免顶栅型薄膜晶体管20和底栅型薄膜晶体管21之间发生串扰，从而影响两个薄膜晶体管2的工作性能。
本发明的实施例提供了一种驱动背板，包括顶栅型薄膜晶体管20和底栅型薄膜晶体管21，相对底栅型薄膜晶体管21中的第二栅极222，顶栅型薄膜晶体管20中的第一栅极221更靠近衬底11，且第一栅极221和第二栅极222通过层间绝缘层29隔离，使得第一有源层241和第二有源层242之间的间隔距离更大，可以防止薄膜晶体管之间发生串扰，保障薄膜晶体管的工作性能。
可选的，如图3所示，顶栅型薄膜晶体管20还包括第一源极261和第一漏极271；第一源极261和第一漏极271与第二栅极222同层同材料。
第一源极261、第一漏极271与第二栅极222同层同材料，即，第一源极261、第一漏极271与第二栅极222基于同一导电薄膜，通过同一次构图工艺形成。
第一源极261和第一漏极271与第二栅极222同层同材料，无需单独使用一个掩膜板制作第二栅极222，制作工艺简单，制作成本降低。
可选的，如图5a-图5c所示，驱动电路3还包括第一连接电极31，顶栅型薄膜晶体管20和底栅型薄膜晶体管21通过第一连接电极31连接。
在此基础上，底栅型薄膜晶体管21还包括第二源极262和第二漏极272。
第一连接电极31与第二源极262、第二漏极272同层同材料，即，第一连接电极31与第二源极262、第二漏极272基于同一导电薄膜，通过同一次构图工艺形成。
示例的，如图5a所示，顶栅型薄膜晶体管20的第一漏极271，通过第一连接电极31与底栅型薄膜晶体管21的第二源极262相连。
示例的，如图5b所示，顶栅型薄膜晶体管20的第一栅极221，通过第一连接电极31与底栅型薄膜晶体管21的第二源极262相连。
示例的，如图5c所示，顶栅型薄膜晶体管20的第一源极261，通过第一连接电极31与底栅型薄膜晶体管21的第二源极262相连。
上述仅为示意，顶栅型薄膜晶体管20和底栅型薄膜晶体管21之间的连接关系包括多种，可根据驱动电路3的具体需求进行选择，灵活性较高。
在此基础上，可选的，如图6a和图6b所示，驱动电路3还可以包括第二连接电极32。第二连接电极32用于连接作为驱动晶体管的一个顶栅型薄膜晶体管20和其它元件，其它元件例如可以为薄膜晶体管。第二连接电极32与第一连接电极31相互绝缘，且第一连接电极31、第二连接电极32与第二源极262、第二漏极272同层同材料。
示例的，如图6a所示，第二连接电极32与第一源极261电连接；第一连接电极31的一端与第一漏极271电连接，另一端与第二源极262电连接。
示例的，如图6b所示，第二连接电极32与第一源极261电连接；第一连接电极31的一端与第一栅极221电连接，另一端与第二源极262电连接。
可选的，如图3所示，层间绝缘层29包括依次层叠设置于衬底11上的第一层间绝缘子层291和第二层间绝缘子层292，第一层间绝缘子层291位于衬底11与第二层间绝缘子层292之间，第一层间绝缘子层291的材质为SiNx或SiOxNy(氮氧化硅)，第二层间绝缘子层292的材质为氧化硅。
层间绝缘层29可以通过PECVD(Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学气相沉积)工艺制备。示例的，以第一层间绝缘子层291的材质为SiNx为例说明，在PECVD工艺中，利用SiH4(硅烷)和NH3(氨气)，通过等离子辉电放电，将SiH4和NH3分解，在衬底11表面沉积形成SiNx薄膜。
由于第一层间绝缘子层291是通过SiH4和NH3制备的，所以导致第一层间绝缘子层291中含有较多的H离子(氢)，H离子同时也是多晶硅有源层(第一有源层241)需要的离子。但是，底栅型薄膜晶体管21的第二有源层242为氧化物，H离子会与氧化物发生反应，影响第二有源层242的工作性能，因此，需要设置第二层间绝缘子层292进行隔离，第二层间绝缘子层292是利用SiH4(硅烷)和O2(氧气)制备的，膜层中的H离子含量较少，可以起到隔离第一层间绝缘子层291和第二有源层242的作用，在一定程度上可以避免第二有源层242与过多的H离子接触。
可选的，第二层间绝缘子层292和第二栅绝缘层232的厚度之和大于等于第一层间绝缘子层291的厚度的3倍。
示例的，第一层间绝缘子层291的厚度为100nm(纳米)，第二层间绝缘子层292的厚度为200nm，第二栅绝缘层232的厚度为100nm。
如图3所示，层间绝缘层29的上侧(远离衬底11侧)为第二栅极222和第二栅绝缘层232，其中，第二栅极222的材料例如为铝，第二栅绝缘层232的材料例如为SiO2。第二有源层242位于第二栅绝缘层232的上侧，所以，为了最大程度的保证第一层间绝缘子层291中的H离子无法扩散至第二有源层242中，且由于第二栅极222对H离子的隔离作用较弱，因此设置第二层间绝缘子层292与第二栅绝缘层232的厚度之和大于等于第一层间绝缘子层291的厚度的3倍，保证对第一层间绝缘子层291中H离子的隔离效果较好。
可选的，如图7所示，上述的驱动背板还包括设置于衬底11与第一有源层241之间的缓冲层14。
缓冲层14可以遮盖衬底11上存在的表面缺陷，便于后续在衬底11上制作第一有源层241以及第一栅绝缘层231。
可选的，衬底11为柔性衬底，例如为PI(Polyimide，聚酰亚胺)衬底。柔性衬底制作的驱动背板可以折叠，产品形状更多，适用性更强，占用空间更小，符合显示面板1的未来的发展趋势。
本发明的实施例还提供了一种驱动背板的制备方法。如图3所示，该驱动背板包括衬底11、位于衬底11上每个亚像素区的驱动电路3；驱动电路3包括顶栅型薄膜晶体管20和底栅型薄膜晶体管21。
如图8a所示，该驱动背板的制备方法，包括：
S1、如图8b所示，在衬底11一侧依次形成构成顶栅型薄膜晶体管20的第一有源层241、第一栅绝缘层231、第一栅极221。
S2、如图8b所示，在第一栅极221远离衬底11的一侧形成层间绝缘层29，其中，在形成层间绝缘层29的过程中，形成至少贯穿层间绝缘层29的第一过孔281，第一过孔281露出第一有源层241。
其中，如图8b所示，当第一栅绝缘层231覆盖衬底11时，在形成层间绝缘层29的过程中，形成同时贯穿层间绝缘层29和第一栅绝缘层231的第一过孔281。
当第一栅绝缘层231与第一栅极221同步形成时，即，第一栅绝缘层231也图案化，在形成层间绝缘层29的过程中，仅需形成贯穿层间绝缘层29的第一过孔281。
S3、如图3所示，在层间绝缘层29远离衬底11的一侧依次形成构成底栅型薄膜晶体管21的第二栅极222、第二栅绝缘层232和第二有源层242、第二源极262和第二漏极272。其中，如图8c所示，在形成第二栅极222时，还同步形成第一源极261和第一漏极271，第一源极261和第一漏极271分别通过一个第一过孔281与第一有源层241接触。
在上述驱动背板的制备方法中，形成第一有源层241、第一栅极221、第一过孔281、第一源极261和第一漏极271和第二栅极222、第二有源层242、用于使第二源极262、第二漏极272与第二有源层接触的第二过孔282、第二源极262和第二漏极272共需要使用7次掩膜板。
如图4a所示，在相关技术中，一方面，在形成第一有源层241、第一栅极221、第二有源层242、第二栅极222、第二过孔282、电极4、第一过孔281、第一源极261和第一漏极271和第二源极262和第二漏极272共需使用8次掩膜板。相对于本发明而言，其第二栅极独立制作，增加了1次掩膜板的使用；同时，由于第二有源层242在第一源极261、第一漏极271之前制备，还需要使用掩膜板先制作电极4，封堵第二过孔282，以避免在通过第一过孔281利用氢氟酸对第一有源层241进行表面处理时，氢氟酸对第二有源层242的影响。但仍然会有部分氢氟酸沿着第二过孔282进入与第二有源层242接触，影响第二有源层242的工作性能和品质。所以，相关技术中驱动背板的制作工艺复杂，制作的驱动背板品质较差。
另一方面，在制作第二栅绝缘层232和第二层间绝缘层210时，由于第二有源层242已经制备，且第二有源层242对高温的承受能力有限，因此导致在制作第二栅绝缘层232和第二层间绝缘层210时所使用的温度不能太高，而温度越高，第二栅绝缘层232和第二层间绝缘层210的成膜效果越好，因此相关技术中，第二栅绝缘层232和第二层间绝缘层210膜层缺陷较多，薄膜晶体管的品质较差。
本发明实施例提供的驱动背板的制备方法，通过同步制作第一源极261和第一漏极271、第二栅极222，再制作第二有源层242的方式。一方面，使得在第一源极261和第一漏极271之前制备的第一有源层241的制备工艺不会对第二有源层242造成影响；另一方面，无需单独制作第二栅极222，减少了驱动背板的制备过程中使用的掩膜板的数量，降低了生产成本，提高了生产效率；再一方面，第二有源层242在第二栅绝缘层232之后制备，制作第二栅绝缘层232的温度可以较高，制作出的第二栅绝缘层232的膜层缺陷较少，品质较好。
可选的，第一有源层241的材质为多晶硅，第二有源层242的材质为氧化物半导体。
基于此，在S2中形成第一过孔281之后，在S3中形成第一源极261和第一漏极271之前，驱动背板的制备方法还包括：向第一过孔281中注入氢氟酸，利用氢氟酸对第一有源层241的表面进行处理。
在制作第一源极261和第一漏极271之前，由于第一过孔281延伸至第一有源层241的表面，导致空气与部分第一有源层241接触，第一有源层241表面部分氧化，从而影响第一有源层241的工作性能。因此，为了去除第一有源层241表面的氧化物质，会使用HF(氢氟酸)处理第一有源层241被第一过孔281暴露的表面。
在本发明提供的实施例中，使用HF对第一有源层241进行表面时，第二有源层242还未制作，所以本发明可以完全避免HF对第二有源层242的影响。
可选的，如图5a至图5c所示，在形成第二源极262和第二漏极272时，还同步形成第一连接电极31，第一连接电极31用于连接顶栅型薄膜晶体管20和底栅型薄膜晶体管21。
在此基础上，可选的，如图8d和图8e所示，在形成第二有源层242之后，形成第二源极262和第二漏极272之前，驱动背板的制备方法还包括形成钝化层25，并同步形成贯穿钝化层25的第二过孔282、贯穿钝化层25和第二栅绝缘层232的第三过孔283。
如图6a和图6b所示，第二源极262和第二漏极272分别通过一个第二过孔282与第二有源层242接触。
其中，第一连接电极31通过一个第三过孔283与顶栅型薄膜晶体管20电连接。
在上述的驱动背板制作完成后，继续制作直至形成如图2a或图2b所示的显示面板1，还需要使用4次掩膜板，即形成平坦层15、第一电极171、像素界定层16、柱状隔垫物层18，因而本发明制作显示面板仅需使用11次掩膜板。而在相关技术中，如图4b所示，驱动背板制作完成后，还需使用6次掩膜板，即形成位于钝化层25上的过孔(该过孔用于制作导线5)、导线5、平坦层15上的过孔(该过孔用于在制作的第一电极171时使其与导线5相连)、第一电极171、像素界定层16、柱状隔垫物层18，则共需使用14次掩膜板，在相关技术中，出于对信号传输的考虑，导线5和第一漏极271为双层结构，制作工艺较为复杂。从而，本发明中的显示面板1的制作工艺更为简单，制作成本更低，且制作出的显示面板1由于无需制作第二层间绝缘层210，整体厚度更薄。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (14)

1.一种驱动背板，其特征在于，包括衬底、设置于所述衬底上每个亚像素区的驱动电路；所述驱动电路包括顶栅型薄膜晶体管和底栅型薄膜晶体管；
所述顶栅型薄膜晶体管包括依次设置于所述衬底上的第一有源层，第一栅绝缘层和第一栅极，所述底栅型薄膜晶体管包括依次设置于所述衬底上的第二栅极、第二栅绝缘层和第二有源层；相对所述第二栅极，所述第一栅极更靠近所述衬底，且所述第一栅极和所述第二栅极通过层间绝缘层隔离。
2.根据权利要求1所述的驱动背板，其特征在于，所述第一有源层的材质为多晶硅，所述第二有源层的材质为氧化物半导体。
3.根据权利要求1所述的驱动背板，其特征在于，所述顶栅型薄膜晶体管还包括第一源极和第一漏极；所述第一源极和第一漏极与所述第二栅极同层同材料。
4.根据权利要求3所述的驱动背板，其特征在于，所述驱动电路还包括第一连接电极，所述顶栅型薄膜晶体管和底栅型薄膜晶体管通过所述第一连接电极电连接。
5.根据权利要求4所述的驱动背板，其特征在于，所述底栅型薄膜晶体管还包括第二源极和第二漏极；所述第一连接电极与所述第二源极、所述第二漏极同层同材料。
6.根据权利要求1所述的驱动背板，其特征在于，所述层间绝缘层包括依次层叠设置于所述衬底上的第一层间绝缘子层和第二层间绝缘子层，所述第一层间绝缘子层位于所述衬底与所述第二层间绝缘子层之间，所述第一层间绝缘子层的材质为氮化硅或氮氧化硅，所述第二层间绝缘子层的材质为氧化硅。
7.根据权利要求6所述的驱动背板，其特征在于，所述第二层间绝缘子层和所述第二栅绝缘层的厚度之和大于等于所述第一层间绝缘层子层的厚度的3倍。
8.根据权利要求1所述的驱动背板，其特征在于，所述衬底为柔性衬底。
9.一种显示面板，其特征在于，包括如权利要求1-8任一项所述的驱动背板、以及设置于每个亚像素区的发光器件；
所述发光器件包括相对设置的第一电极和第二电极，所述第一电极设置于所述第二电极与所述驱动背板之间，所述第一电极与所述驱动背板上的驱动电路电连接。
10.根据权利要求9所述的显示面板，其特征在于，所述第一电极与作为驱动薄膜晶体管的一个顶栅型薄膜晶体管中的第一漏极相连。
11.一种驱动背板的制备方法，其特征在于，所述驱动背板包括衬底、位于所述衬底上每个亚像素区的驱动电路；所述驱动电路包括顶栅型薄膜晶体管和底栅型薄膜晶体管；
所述驱动背板的制备方法，包括：
在衬底一侧依次形成构成所述顶栅型薄膜晶体管的第一有源层、第一栅绝缘层、第一栅极；
在所述第一栅极远离所述衬底的一侧形成层间绝缘层，其中，在形成所述层间绝缘层的过程中，形成至少贯穿所述层间绝缘层的第一过孔；所述第一过孔露出所述第一有源层；
在所述层间绝缘层远离所述衬底的一侧依次形成构成所述底栅型薄膜晶体管的第二栅极、第二栅绝缘层和第二有源层、第二源极和第二漏极；
其中，在形成所述第二栅极时，还同步形成第一源极和第一漏极，所述第一源极和第一漏极分别通过一个第一过孔与所述第一有源层接触。
12.根据权利要求11所述的驱动背板的制备方法，其特征在于，所述第一有源层的材质为多晶硅，所述第二有源层的材质为氧化物半导体；
在形成所述第一过孔之后，形成所述第一源极和所述第一漏极之前，所述驱动背板的制备方法还包括：向所述第一过孔中注入氢氟酸，利用所述氢氟酸对所述第一有源层的表面进行处理。
13.根据权利要求11所述的驱动背板的制备方法，其特征在于，
在形成所述第二源极和所述第二漏极时，还同步形成第一连接电极，所述第一连接电极用于连接顶栅型薄膜晶体管和底栅型薄膜晶体管。
14.根据权利要求13所述的驱动背板的制备方法，其特征在于，在形成所述第二有源层之后，形成所述第二源极和所述第二漏极之前，所述驱动背板的制备方法还包括形成钝化层，并同步形成贯穿所述钝化层的第二过孔、贯穿所述钝化层和所述第二栅绝缘层的第三过孔；
所述第二源极和所述第二漏极分别通过一个所述第二过孔与所述第二有源层接触；
其中，所述第一连接电极通过一个所述第三过孔与所述顶栅型薄膜晶体管电连接。
CN201910818004.3A 2019-08-30 2019-08-30 一种驱动背板及其制备方法、显示面板 Pending CN110534531A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910818004.3A CN110534531A (zh) 2019-08-30 2019-08-30 一种驱动背板及其制备方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910818004.3A CN110534531A (zh) 2019-08-30 2019-08-30 一种驱动背板及其制备方法、显示面板

Publications (1)

Publication Number Publication Date
CN110534531A true CN110534531A (zh) 2019-12-03

Family

ID=68665686

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910818004.3A Pending CN110534531A (zh) 2019-08-30 2019-08-30 一种驱动背板及其制备方法、显示面板

Country Status (1)

Country Link
CN (1) CN110534531A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111179742A (zh) * 2020-02-12 2020-05-19 武汉华星光电技术有限公司 一种显示面板、栅极驱动电路及电子装置
CN111584610A (zh) * 2020-06-10 2020-08-25 京东方科技集团股份有限公司 一种显示面板及显示装置
CN111627962A (zh) * 2020-05-19 2020-09-04 武汉华星光电半导体显示技术有限公司 显示面板、显示装置以及显示面板的制作方法
CN112420786A (zh) * 2020-11-06 2021-02-26 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法
WO2021115131A1 (zh) * 2019-12-13 2021-06-17 华为技术有限公司 一种显示屏和电子设备
WO2023123545A1 (zh) * 2021-12-28 2023-07-06 惠州华星光电显示有限公司 显示装置及显示装置的制备方法
CN112310122B (zh) * 2020-10-23 2024-01-30 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103545343A (zh) * 2013-10-28 2014-01-29 深圳丹邦投资集团有限公司 高精度电压编程像素电路及oled显示器
CN106876412A (zh) * 2017-03-15 2017-06-20 厦门天马微电子有限公司 一种阵列基板以及制作方法
CN107302030A (zh) * 2016-04-08 2017-10-27 群创光电股份有限公司 显示设备
US20180122835A1 (en) * 2016-11-02 2018-05-03 Japan Display Inc. Display device
CN108172583A (zh) * 2016-12-05 2018-06-15 株式会社日本有机雷特显示器 半导体装置、半导体装置的制造方法和显示装置
CN108461529A (zh) * 2018-03-29 2018-08-28 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN109671720A (zh) * 2018-12-07 2019-04-23 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN110164868A (zh) * 2018-02-28 2019-08-23 京东方科技集团股份有限公司 阵列基板、显示面板、显示装置及制作方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103545343A (zh) * 2013-10-28 2014-01-29 深圳丹邦投资集团有限公司 高精度电压编程像素电路及oled显示器
CN107302030A (zh) * 2016-04-08 2017-10-27 群创光电股份有限公司 显示设备
US20180122835A1 (en) * 2016-11-02 2018-05-03 Japan Display Inc. Display device
CN108172583A (zh) * 2016-12-05 2018-06-15 株式会社日本有机雷特显示器 半导体装置、半导体装置的制造方法和显示装置
CN106876412A (zh) * 2017-03-15 2017-06-20 厦门天马微电子有限公司 一种阵列基板以及制作方法
CN110164868A (zh) * 2018-02-28 2019-08-23 京东方科技集团股份有限公司 阵列基板、显示面板、显示装置及制作方法
CN108461529A (zh) * 2018-03-29 2018-08-28 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN109671720A (zh) * 2018-12-07 2019-04-23 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021115131A1 (zh) * 2019-12-13 2021-06-17 华为技术有限公司 一种显示屏和电子设备
US11404446B2 (en) 2020-02-12 2022-08-02 Wuhan China Star Optoelectronics Technology Co., Ltd. Display panel, gate electrode driving circuit, and electronic device
WO2021159563A1 (zh) * 2020-02-12 2021-08-19 武汉华星光电技术有限公司 一种显示面板、栅极驱动电路及电子装置
KR20210105327A (ko) * 2020-02-12 2021-08-26 우한 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 디스플레이 패널, 게이트 구동회로 및 전자장치
JP2022522556A (ja) * 2020-02-12 2022-04-20 武漢華星光電技術有限公司 表示パネル、ゲート駆動回路及び電子装置
KR102410321B1 (ko) * 2020-02-12 2022-06-22 우한 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 디스플레이 패널, 게이트 구동회로 및 전자장치
CN111179742A (zh) * 2020-02-12 2020-05-19 武汉华星光电技术有限公司 一种显示面板、栅极驱动电路及电子装置
JP7278365B2 (ja) 2020-02-12 2023-05-19 武漢華星光電技術有限公司 表示パネル、ゲート駆動回路及び電子装置
CN111627962A (zh) * 2020-05-19 2020-09-04 武汉华星光电半导体显示技术有限公司 显示面板、显示装置以及显示面板的制作方法
CN111627962B (zh) * 2020-05-19 2024-05-14 武汉华星光电半导体显示技术有限公司 显示面板、显示装置以及显示面板的制作方法
CN111584610A (zh) * 2020-06-10 2020-08-25 京东方科技集团股份有限公司 一种显示面板及显示装置
CN112310122B (zh) * 2020-10-23 2024-01-30 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法
CN112420786A (zh) * 2020-11-06 2021-02-26 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法
WO2023123545A1 (zh) * 2021-12-28 2023-07-06 惠州华星光电显示有限公司 显示装置及显示装置的制备方法

Similar Documents

Publication Publication Date Title
CN110534531A (zh) 一种驱动背板及其制备方法、显示面板
US9502448B2 (en) Method for fabricating an array substrate with improved driving ability
CN103314431B (zh) 制造氧化物薄膜晶体管的方法和包含该晶体管的装置
US10483401B2 (en) Thin-film transistor having oxide semiconductor channel layer vertically exending along lateral sides of source electrode, separation layer, and drain electrode and array substrate including same
CN102651341B (zh) 一种tft阵列基板的制造方法
CN102651340B (zh) 一种tft阵列基板的制造方法
US9324735B2 (en) Array substrate and manufacturing method thereof, display panel and display device
US10068809B2 (en) TFT backplane manufacturing method and TFT backplane
US20160300866A1 (en) Array substrate, manufacturing method thereof, display device, thin-film transistor (tft) and manufacturing method thereof
CN108493195B (zh) 柔性tft背板的制作方法及柔性tft背板
CN103022149B (zh) 薄膜晶体管、阵列基板及制造方法和显示器件
CN103107181A (zh) 有机发光显示装置及其制造方法
CN102569340A (zh) 有机发光显示设备及其制造方法
CN105226015B (zh) 一种tft阵列基板及其制作方法
CN104022076A (zh) 阵列基板及其制作方法、显示装置
CN102487071A (zh) 有机发光显示装置及其制造方法
CN102456849A (zh) 有机发光显示装置及其制造方法
WO2013104220A1 (zh) 一种电路、阵列基板及制作方法、显示器
CN103403873A (zh) 偏移电极tft结构
CN103887245B (zh) 一种阵列基板的制造方法
CN106847837B (zh) 一种互补型薄膜晶体管及其制作方法和阵列基板
CN104091810A (zh) 阵列基板及其制作方法、显示装置
CN102544386A (zh) 有机发光显示设备及其制造方法
CN107863354A (zh) 阵列基板及其制作方法
CN102420207A (zh) 有机发光显示设备及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20191203

RJ01 Rejection of invention patent application after publication