CN107863354A - 阵列基板及其制作方法 - Google Patents

阵列基板及其制作方法 Download PDF

Info

Publication number
CN107863354A
CN107863354A CN201710986111.8A CN201710986111A CN107863354A CN 107863354 A CN107863354 A CN 107863354A CN 201710986111 A CN201710986111 A CN 201710986111A CN 107863354 A CN107863354 A CN 107863354A
Authority
CN
China
Prior art keywords
grid
layer
active layer
insulating barrier
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710986111.8A
Other languages
English (en)
Inventor
平山秀雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN201710986111.8A priority Critical patent/CN107863354A/zh
Priority to US16/082,642 priority patent/US10998342B2/en
Priority to PCT/CN2018/073972 priority patent/WO2019075950A1/zh
Publication of CN107863354A publication Critical patent/CN107863354A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开一种阵列基板及其制作方法。阵列基板包括在基底上设置有间隔预定距离且并列设置的第一薄膜晶体管与第二薄膜晶体管。所述第一薄膜晶体管包括依次叠设置在所述基底上的第一有源层、第一栅极绝缘层、第一栅极、层间绝缘层以及第一源极/漏极，所述第一源极/漏极与所述第一有源层电性连接。所述第二薄膜晶体管包括依次层叠设置在所述基底上的第二栅极、第二栅极绝缘层、第二有源层、蚀刻阻挡层以及第二源极/漏极。所述第一有源层与所述第二栅极均为多晶硅材料，所述第一栅极与所述第二有源层包含氧化物半导体材料。

Description

阵列基板及其制作方法
技术领域
本发明涉及显示技术领域，尤其涉及显示器中阵列基板的制作技术领域。
背景技术
显示屏已经越来越广泛地应用于人们的生产与生活的各个领域的电子装置内，例如手机、平板电脑或者台式电脑等消费性电子领域，电视等家电领域或者户外广告等公共设备领域。
目前显示屏主要为液晶显示屏(Liquid Crystal Display,LCD)或者有机发光显示屏(Organic Light Emitting Diode，OLED)。为了提高显示器的显示效果，无论是应用于户外的大型显示屏幕或者应用于消费性电子的小型显示屏幕，越来越多的人开始将注意力投向显示装置的窄边框设计，窄边框显示装置可以有效降低拼接屏中非显示区域的面积，有效提高屏占比，显著提高整体的显示效果。由此，窄边框成为目前显示器领域中亟待解决的问题。
发明内容
为解决窄边框的问题，本发明提供一种具有较小尺寸的阵列基板。
进一步，提供前述阵列基板的制作方法。
本发一实施例提供的阵列基板，在基底上设置有间隔预定距离且并列设置的第一薄膜晶体管与第二薄膜晶体管。所述第一薄膜晶体管包括依次叠设置在所述基底上的第一有源层、第一栅极绝缘层、第一栅极、层间绝缘层以及第一源极/漏极，所述第一源极/漏极与所述第一有源层电性连接。所述第二薄膜晶体管依次层叠设置在所述基底上的第二栅极、第二栅极绝缘层、第二有源层、蚀刻阻挡层以及第二源极/漏极。其中，所述第一有源层与所述第二栅极均为多晶硅材料，所述第一栅极与所述第二有源层包含氧化物半导体材料。
本发一实施例提供的阵列基板制作方法，包括步骤：
提供基板，并且在基板一侧形成缓冲层；
在所述缓冲层表面形成多晶硅层并进行图案化，形成间隔预定距离的第一有源层与第二栅极；
在所述第一有源层与所述第二栅极上形成覆盖所述第一有源层和第二栅极的绝缘层，所述绝缘层分别构成第一栅极绝缘层与第二栅极绝缘层；
在所述第一栅极绝缘层与所述第二栅极绝缘层上设置氧化物半导体材料层并且进行图案化，其中，对应覆盖所述第一栅极绝缘层的所述氧化物半导体材料层层构成第一栅极；对应覆盖所述第二栅极绝缘层的所述氧化物半导体材料层构成第二有源层；
在所述第一栅极与所述第二有源层上形成绝缘层，其中，对应所述第一栅极的所述绝缘层构成层间绝缘层，对应所述第二有源层的所述绝缘层构成所述蚀刻阻挡层；
在所述层间绝缘层与所述蚀刻阻挡层上形成金属层并且进行图案化，其中，对应所述第一栅极位置形成第一源极/漏极，且所述第一源极/漏极与所述第一有源层电性连接，所述第一有源层、所述第一栅极绝缘层、所述第一栅极、所述层间绝缘层以及所述第一源极/漏极构成第一薄膜晶体管；对应所述第二栅极位置形成第二源极/漏极，且所述第二源极/漏极与所述第二有源层电性连接，所述第二栅极、所述第二栅极绝缘层、所述第二有源层，蚀刻阻挡层以及所述第二源极/漏极构成第二薄膜晶体管。
相较于现有技术，第一薄膜晶体管与第二薄膜晶体管同步进行制作，因此，无需单独针对驱动电路中的第二薄膜晶体管单独进行制作，提高了制作效率。
进一步，利用氧化物半导体构成有源层的第二薄膜晶体管的通道尺寸较小，从而使得每个像素单元中薄膜晶体管占用的空间减小，继而有效增加了显示面板中显示区的尺寸以及提高了开口率，并且在非显示区通过多晶硅的第一薄膜晶体管作为驱动地电路中作为开关的薄膜晶体管，从而使得扫描驱动电路或者数据驱动电路尺寸较小且响应速度快，继而使得非显示区尺寸进一步减小，从而达到提高屏占比实现窄边框的目的。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一实施例中显示装置立体结构示意图。
图2为图1所示显示面板中阵列基板的平面结构示意图。
图3为如图1、2所示阵列基板的侧面结构示意图。
图4为如图3所示阵列基板的制作过程中各步骤对应的侧面结构示意图。
图5为如图3所示阵列基板的制作流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
下面结合附图，具体说明本发明阵列基板的具体实施方式。
请参阅图1，图1为本发明一实施例中显示装置立体结构示意图。如图1所示，显示装置100包括显示面板10与其他辅助结构(图未示)，其中，所示辅助结构包括壳体与支撑结构。
显示面板10包括图像用显示区10a与非显示区10b。显示区10a用作图像显示，非显示区10b环绕设置于显示区10a周围并作为非出光区域，并不用作图像显示。其中，显示面板10还包括有阵列基板10c与对向基板10d，以及夹设于阵列基板10c与对向基板10d的显示介质层10e。本实施例中，显示介质为有机发光半导体材料(Organic ElectroluminescenceDiode，OLED)。当然，在本发明其他变更实施例中，显示装置100中的显示面板10可以以液晶材料作为显示介质，并不以此为限。为了便于说明，先定义由相互垂直的第一方向X、第二方向Y以及第三方向Z构成的三维直角坐标系。其中，显示装置100沿着第三方向Z为其厚度方向。
请参阅图2，其为图1所示显示面板10中阵列基板10c的平面结构示意图。如图2所示，阵列基板10c中对应图像显示区10a的第一区域(未标示)包括多个呈矩阵排列的m*n像素单元(Pixel)110、m条(Data Line)数据线(Scan Line)120以及n条扫描线130，m、n为大于1的自然数。
其中，该多条数据线120沿第一方向Y间隔第一预定距离相互绝缘且平行排列，该多条扫描线130沿第二方向X亦间隔第二预定距离相互绝缘且平行排列，并且所该多条扫描线130与该多条数据线120相互绝缘，所述第一方向X与第二方向Y相互垂直。为便于说明，所述m条数据线120分别定义为D1、D2、……，Dm-1、Dm；所述n条扫描线130分别定义为G1、G2、……，Gn-1、Gn。多个所述像素单元110分别位于该多条数据线120、扫描线130构成的矩阵中，并且与对应的其中数据线120以及扫描线130电性连接。
对应显示面板10的非显示区10b，显示装置100(图1)进一步包括设置于非显示区10b的用于驱动多个矩阵排列的像素单元110进行图像显示的控制电路101、数据驱动电路(Data Driver)102以及扫描驱动电路(Scan Driver)103，设置于阵列基板11c的第二区域(未标示)。其中，数据驱动电路102与该多条数据线120电性连接，用于将待显示用的图像数据通过该多条数据线120以数据电压的形式传输至该多个像素单元110。扫描驱动电路103用于与该多条扫描线130电性连接，用于通过该多条扫描线130输出扫描信号用于控制像素单元110何时接收图像数据进行图像显示。控制电路101分别与数据驱动电路102和扫描驱动电路103电性连接，用于控制数据驱动电路102与扫描驱动电路103的工作时序，也即是输出对应的时序控制信号至数据驱动电路102以及扫描驱动电路103。
本实施例中，扫描驱动电路103直接设置于显示面板10的非显示区10b，控制电路101与数据驱动电路102则独立于阵列基板10c设置于其他的承载电路板板上。本实施例中，扫描驱动电路103中的电路元件与显示面板10中的像素单元110同一制程制作于显示面板10中，也即是GOA(Gate on Array)技术。
请参阅图3，其为如图1、2所示阵列基板的侧面结构示意图。
如图3所示，阵列基板10c包括基底11，所述基底11由透明材质的玻璃、塑胶等材质构成。基底11包括相对的第一表面111与第二表面112。所述第一表面111上设置有沿着第一方向X间隔预定距离且并列设置的第一薄膜晶体管T1与第二薄膜晶体管T2。其中，第一方向X与第二方向Y均平行基底11所在平面。
需要说明的是，本实施例中，第一薄膜晶体管T1为低温制程制作的多晶硅有源层薄膜晶体管(Low Temperature Poly-silicon,LTPS)，第二薄膜晶体管T2为氧化物半导体薄膜晶体管，例如铟镓锌氧化物作为有源层的薄膜晶体管(Indium Gallium Zinc Oxide,IGZO)。第一薄膜晶体管T1位于扫描驱动电路103或者数据驱动电路102中，用于针对显示区10a中的各个像素单元110进行扫描或者提供数据信号。第二薄膜晶体管T2为位于每一个像素单元110中并与像素电极Px电性连接并驱动像素电极Px进行图像显示。
基底11上设置有缓冲层12，缓冲层12分别包括沿着第三方向Z依次层叠设置的第一子缓冲层121与第二子缓冲层122，也即是第一缓冲层121设置于基底11的第一表面111，第二子缓冲层122则设置于第一子缓冲层121远离第一表面111的表面。其中，第一子缓冲层121为氧化硅(SiOx)膜层，第二子缓冲层为氮化硅(SiNx)膜层。
具体的，所述氮化硅及氧化硅叠层的厚度为50～100nm。又如，氮化硅层与氧化硅层的厚度比例为1～1.5：0.8～1.6；例如，氮化硅层与氧化硅层的厚度比例为1：1。例如，氧化硅层的厚度为20～60nm。其中，形成SiNx膜层的反应气体为SiH4、NH3、N2的混合气体，或者为SiH2Cl2、NH3、N2的混合气体；形成SiOx膜层的反应气体为SiH4、N2O的混合气体，或者为SiH4、硅酸乙酯(TEOS)的混合气体。
第一薄膜晶体管T1自缓冲层12表面沿第三方向Z依次叠设置的第一有源层131、第一栅极绝缘层132、第一栅极133、层间绝缘层134以及第一源极/漏极135，其中，第一源极/漏极135分别通过第一通孔H1与第一有源层电131电性连接。具体地，第一源极/漏极135中的第一源极1351与第一漏极1352分别位于第一栅极133沿着第一方向X的两侧，且通过两个第一通孔H1分别电性连接至第一有源层131沿着第一方向X的相对两侧。第二薄膜晶体管T2包括自缓冲层12表面沿第三方向Z依次叠设置的第二栅极151、第二栅极绝缘层152、第二有源层153、蚀刻阻挡层154以及第二源极/漏极155。具体的，蚀刻阻挡层154覆盖于第二有源层153，并且在对应第二有源层153沿着第一方向X的相对两侧设置的第二通孔H2。对应地，第二源极/漏极155包括沿着第一方向X间隔预定距离设置的第二源极1551与第二漏极1552，通过两个第二通孔H2分别电性连接至第二有源层153。
较佳地，第一有源层131与第二栅极151位于同一层结构且在同一制程中制作完成，且材质均为采用低温制程制作的多晶硅(p-Si)。较佳地，第一有源层131的多晶硅材料中包含有沟道掺杂物，从而使得第一薄膜晶体管T1具有较快速的关断特效；第二栅极151的多晶硅材料中包含有导电掺杂物，从而使得第二薄膜晶体管T2的导电特性较好。
较佳地，第一栅极133与第二有源层153均包含相邻设置的第一氧化物半导体层I1与第二氧化物半导体层I2，其中，所述第一氧化物半导体层I1较所述第二氧化物半导体层I2邻近基底11的方向。本实施例中，第一氧化物半导体层I1的材质为铟镓锌氧化物(IGZO)，第二氧化物半导体层I2的材质为氧化铟锡(ITO)。
第二有源层153由于采用氧化物半导体材料构成，从而构成第二薄膜晶体管T2则为IGZO/ITO薄膜晶体管，其用作像素单元110(图2)中驱动用薄膜晶体管，由于IGZO的薄膜晶体管具有尺寸体积较小且具有稳定性较高的阈值电压Vth，进而使得第二薄膜晶体管T2稳定性较佳。层间绝缘层134与蚀刻阻挡层154位于同一层结构且在同一制程中制作完成，且均为氧化硅(SiOx)材料或者氮化硅(SiNx)。
第一源极/漏极135与第二源极/漏极155均为铝或者钛金属材质。其中，第一源极/漏极135与第二源极/漏极155为经过针对形成于所述层层间绝缘层134、蚀刻阻挡层154表面的铝或者钛金属层进行图案化形成。
较佳地，第一有源层131为磷(P)掺杂的多晶硅材质，使得第一薄膜晶体管T1构成为顶栅极(Top Gate)P型薄膜晶体管。第二有源层154为氮(N)掺杂的氧化物半导体，使得第二晶体管T2构成底栅极(Bottom Gate)N型薄膜晶体管。
相较于现有技术，像素单元110中用作驱动的第一薄膜晶体管T1与设置在非显示区10b中的驱动电路中的第二薄膜晶体管T2同步进行制作，因此，无需单独针对驱动电路中的第二薄膜晶体管T2单独进行制作，提高了制作效率。
同时，利用氧化物半导体构成有源层的第二薄膜晶体管T2的通道尺寸较小，从而使得每个像素单元中薄膜晶体管占用的空间减小，继而有效增加了显示面板10中显示区10a的尺寸以及提高了开口率，并且在非显示区10b通过多晶硅的第一薄膜晶体管T1作为驱动地电路中作为开关的薄膜晶体管，从而使得扫描驱动电路或者数据驱动电路尺寸较小且响应速度快，继而使得非显示区10b尺寸进一步减小，从而达到提高屏占比实现窄边框的目的。
请参阅图4，其为如图3所示阵列基板10c的制作过程中各步骤对应的侧面结构示意图，图5为如图3所示阵列基板的制作流程图。下面结合图3-5具体说明阵列基板10c的制作步骤。
步骤401，如图4中的4a所示，提供基板11，并且在基板11一侧的第一表面111形成缓冲层12。
较佳地，在基底11的第一表面上利用等离子体化学气相沉积法(PECVD)沉积一层一定厚度的第一子缓冲层121与第二子缓冲层122，例如，所述一定厚度为50～100nm。其中，针对第一子缓冲层121的沉积材料可以为氧化硅(SiOx)膜层，针对第二子缓冲层122的沉积材料可以为氮化硅(SiNx)膜层。步骤402，如图4中的4b所示，在第二子缓冲层122表面形成多晶硅层并进行图案化，沿着第一方向X形成间隔预定距离的第一有源层131与第二栅极151。
具体地，在针对沉积有缓冲层12的基板11通过DGH清洗之后，采用等离子体增强化学气相沉积(PECVD)工艺在缓冲层12远离基板的表面上沉积非晶硅层，接着利用激光照射、准分子激光退火(Excimer Laser Annel，ELA)以及光刻制程使得所述非晶硅层使其转变为多晶硅层。其中，沉积温度一般控制在500℃以下，非晶硅层的厚度为40nm～50nm。当然，也可根据具体的工艺需要选择合适的厚度。
然后针对所述多晶硅层进行掺杂并且图案化。其中，所述图案化可以采用干刻(dry etching)以及剥离(Strip)制程完成。
然后，在多晶硅层通过硼离子注入(B implantation)采用离子注入掺杂的方式(CD ion implantation doping,CD IMP)对应的位置进行沟道掺杂，也即是将具有半导体特性的硼离子掺杂入多晶硅层中，利用NP光刻以及退火制程针对掺杂后的多晶硅层进行处理，从而形成第一有源层131。由此，第一有源层131的多晶硅材料中包含有沟道掺杂物，从而使得第一薄膜晶体管T1具有较快速的关断特效。
在多晶硅层通过硼离子注入(B implantation)采用离子注入掺杂的方式(NPionimplantation doping,NP IMP)对应的位置进行导电物掺杂，也即是将具有导体特性的材质掺杂入多晶硅层中，从而形成第二栅极151。由此，第二栅极151的多晶硅材料中包含有导电掺杂物，从而使得第二薄膜晶体管T2的导电特性较好。所述图案化为通过构图工艺，对多晶硅层进行部分刻蚀，以使多晶硅层上形成图形化的第一有源层131及第二栅极151。较佳地，在完成第一有源层131与第二栅极151后，对其执行灰化(ashing)以及剥离制程。本实施例中，对多晶硅层的刻蚀可以采用现有技术的湿法刻蚀工艺或者干法刻蚀工艺实现。
步骤403，如图4中的4c所示，在第一有源层131与第二栅极151表面沿着第三方向Z形成绝缘层，所述绝缘层分别构成第一栅极绝缘层132与第二栅极绝缘层152。也即是对应所述第一有源层131位置的绝缘层构成第一栅极绝缘层132，对应第二栅极152位置的绝缘层构成第二栅极绝缘层152。
具体地，对应第一有源层131与第二栅极151的表面采用CVD工艺沉积一定厚度的氮化硅(SiNx)和/或氧化硅膜层(SiOx)。较佳地，在第一有源层131与第二栅极151表面形成绝缘层之前，对应形成有第一有源层131与第二栅极151进行DHF清洗，并且在第一有源层131与第二栅极151表面形成绝缘层之后进行灰化、清洗处理。
步骤404，如图4中的4d所示，在所述第一栅极绝缘层132与所述第二栅极绝缘层152上设置氧化物半导体材料层并且进行图案化。其中，对应覆盖所述第一栅极绝缘层132的所述氧化物半导体材料层层构成第一栅极133；对应覆盖所述第二栅极绝缘层152的所述氧化物半导体材料层构成第二有源层153。
本实施例中，较佳地，第一栅极133与第二有源层153均包含相邻设置的第一氧化物半导体层I1与第二氧化物半导体层I2，其中，所述第一氧化物半导体层I1较所述第二氧化物半导体层I2邻近基底11的方向。本实施例中，第一氧化物半导体层I1的材质为铟镓锌氧化物(IGZO)，第二氧化物半导体层I2的材质为氧化铟锡(ITO)
具体地，将IGZO材料采用喷溅(sputter)方式在第一栅极绝缘层132以及第二栅极绝缘层152表面形成IGZO膜层，然后再将ITO材料沉积在所述IGZO膜层表面形成ITO膜层，再通过构图工艺针对IGZO膜层与ITO膜层进行图案化，从而形成第一氧化物半导体层I1与第二氧化物半导体层I2。其中，对应第一有源层131的包含第一氧化物半导体层I1与第二氧化物半导体层I2的第一栅极133作为导电电极；对应第二栅极151的包含第一氧化物半导体层I1与第二氧化物半导体层I2的第二有源层153作为导电沟道。
较佳地，形成第一栅极133以后，通过离子注入在第一有源层131沿着第一方向X对应第一栅极133的相对两侧分别形成源漏区。
较佳地，所述图案化可以通过干刻(dry etching)以及剥离制程来完成，并且在形成所述第一栅极133以及第二有源层153之后，需要进行主动退火制程(ActivationAnneal)以及清洗制程。步骤405，如图4中的4e所示，在所述第一栅极133与所述第二有源层153上形成绝缘层，其中，对应所述第一栅极133的所述绝缘层构成层间绝缘层134，对应所述第二有源层153的所述绝缘层构成所述蚀刻阻挡层154。
具体地，采用CVD工艺在第一栅极绝缘层132、第一栅极133、第二栅极绝缘层152以及第二有源层153远离基板11的表面上沉积一定厚度的氧化硅(SiOx)或者氮化硅(SiNx)膜层，以作为所述绝缘层。当然，对应所述第一栅极133的所述绝缘层构成层间绝缘层134，对应所述第二有源层153的所述绝缘层构成所述蚀刻阻挡层154。
较佳地，在第二有源层153上形成蚀刻阻挡层154以后，通过离子注入在第二有源层154沿着第一方向X对应第二栅极151的相对两侧分别形成源漏区。
同时，需要说明的是，形成层间绝缘层134后，继续对应第一有源层131沿第一方向X对应第一栅极133的相对两侧对应源漏区的位置分别通过干刻或者湿刻方式形成第一通孔H1，所述通孔贯穿层间绝缘层134与第一栅极绝缘层132，从而使得部分第一有源层131自第一通孔H1显露出来。形成蚀刻阻挡层154后，继续对应第二有源层153沿第一方向X的相对两侧对应源漏区的位置分别形成第二通孔H2，所述通孔贯穿蚀刻阻挡层154，从而使得部分第二有源层153自第二通孔H2显露出来。
较佳地，在形成所述层间绝缘层134与蚀刻阻挡层154以后执行氢化退火制程(Hydrogenation Anneal)，以修复第一有源层131与第二栅极151中多晶硅材料中的缺陷以及固化晶界。
步骤406，如图4中的4f所示，在所述层间绝缘层134与所述蚀刻阻挡层155上形成铝或者钛金属层并且进行干刻或者蚀刻方式图案化。其中，对应所述第一栅极沿着第一方向X两侧的位置形成第一源极/漏极135，且所述第一源极/漏极135与所述第一有源层131通过第一通孔H1电性连接。由此，所述第一有源层131、所述第一栅极绝缘层132、所述第一栅极133、所述层间绝缘层134以及所述第一源极/漏极135构成第一薄膜晶体管T1。
对应所述第二栅极151沿着第一方向X两侧的位置形成第二源极/漏极155，且所述第二源极/漏极155与所述第二有源层153通过第二通孔H2电性连接。所述第二栅极151、所述第二栅极绝缘层152、所述第二有源层153，蚀刻阻挡层154以及所述第二源极/漏极155构成第二薄膜晶体管T2。可以理解，后续在第二源极/漏极135上还形成有像素电极(图未示)，其中，第二源极1351或者第二漏极1352与像素电极(图未示)电性连接。
以上所述的实施方式，并不构成对该技术方案保护范围的限定。任何在上述实施方式的精神和原则之内所作的修改、等同替换和改进等，均应包含在该技术方案的保护范围之内。

Claims (10)

1.一种阵列基板，其特征在于，在基底上设置有间隔预定距离且并列设置的第一薄膜晶体管与第二薄膜晶体管，其中：
所述第一薄膜晶体管包括依次叠设在所述基底上的第一有源层、第一栅极绝缘层、第一栅极、层间绝缘层以及第一源极/漏极，所述第一源极/漏极与所述第一有源层电性连接；
所述第二薄膜晶体管包括依次层叠设置在所述基底上的第二栅极、第二栅极绝缘层、第二有源层、蚀刻阻挡层以及第二源极/漏极；
所述第一有源层与所述第二栅极均为多晶硅材料，所述第一栅极与所述第二有源层包含氧化物半导体材料。
2.根据权利要求1所述的阵列基板，其特征在于，所述第一栅极与所述第二有源层均包含相邻设置的第一氧化物半导体层与第二氧化物半导体层，所述第一氧化物半导体层相比所述第二氧化物半导体层靠近所述基底，所述第一氧化物半导体层的材质为铟镓锌氧化物，所述第二氧化物半导体层的材质为氧化铟锡。
3.根据权利要求1所述的阵列基板，其特征在于，所述基底表面还设置有缓冲层，所述第一有源层与所述第二栅极均设置于所述缓冲层远离所述基底的表面。
4.根据权利要求1所述的阵列基板，其特征在于，所述第一有源层与所述第二栅极位于同一层结构且在同一制程中制作完成，所述第一有源层的多晶硅材料中包含有沟道掺杂物，所述第二栅极的多晶硅材料中包含有导电掺杂物。
5.根据权利要求4所述的阵列基板，其特征在于，所述层间绝缘层与所述第二栅极绝缘层均为氧化硅材料，且所述层间绝缘层与所述第二栅极绝缘层位于同一层结构且在同一制程中制作完成。
6.根据权利要求5所述的阵列基板，其特征在于，所述第一栅极绝缘层与第二栅极绝缘层同层设置并相互连接从而构成一层覆盖所述第一有源层和第二栅极的绝缘层。
7.根据权利要求1-6任意一项所述的阵列基板，其特征在于，所述第一薄膜晶体管为P型薄膜晶体管，所述第二薄膜晶体管为N型薄膜晶体管，所第二薄膜晶体管与进行图像显示的像素电极直接连接，用于驱动像素电极进行图像显示。
8.一种阵列基板制作方法，其特征在于，包括步骤：
提供基板，并且在基板一侧形成缓冲层；
在所述缓冲层表面形成多晶硅层并进行图案化形成间隔预定距离的第一有源层与第二栅极；
在所述第一有源层与所述第二栅极上形成覆盖所述第一有源层和第二栅极的绝缘层，所述绝缘层包括第一栅极绝缘层与第二栅极绝缘层；
在所述第一栅极绝缘层与所述第二栅极绝缘层上设置氧化物半导体材料层并且进行图案化，其中，对应覆盖所述第一栅极绝缘层的所述氧化物半导体材料层层构成第一栅极；对应覆盖所述第二栅极绝缘层的所述氧化物半导体材料层构成第二有源层；
在所述第一栅极与所述第二有源层上形成绝缘层，其中，对应所述第一栅极的所述绝缘层构成层间绝缘层，对应所述第二有源层的所述绝缘层构成所述蚀刻阻挡层；以及
在所述层间绝缘层与所述蚀刻阻挡层上形成金属层并且进行图案化，其中，对应所述第一栅极位置形成第一源极/漏极，且所述第一源极/漏极与所述第一有源层电性连接，所述第一有源层、所述第一栅极绝缘层、所述第一栅极、所述层间绝缘层以及所述第一源极/漏极构成第一薄膜晶体管；对应所述第二栅极的位置形成第二源极/漏极，且所述第二源极/漏极与所述第二有源层电性连接，所述第二栅极、所述第二栅极绝缘层、所述第二有源层，蚀刻阻挡层以及所述第二源极/漏极构成第二薄膜晶体管。
9.根据权利要求8所述的阵列基板的制作方法，其特征在于，所述第一栅极与所述第二有源层均包含相邻设置的第一氧化物半导体层与第二氧化物半导体层，所述第一氧化物半导体层相比所述第二氧化物半导体层靠近所述基底，所述第一氧化物半导体层的材质为铟镓锌氧化物，所述第二氧化物半导体层的材质为氧化铟锡。
10.根据权利要求8所述的阵列基板的制作方法，其特征在于，所述第一有源层与所述第二栅极位于同一层结构且在同一制程中制作完成，所述第一有源层的多晶硅材料中包含有沟道掺杂物，所述第二栅极的多晶硅材料中包含有导电掺杂物，所述第一有源层与所述第二栅极均为多晶硅材料，所述层间绝缘层与所述蚀刻阻挡层均为氧化硅或者氮化硅材料。
CN201710986111.8A 2017-10-20 2017-10-20 阵列基板及其制作方法 Pending CN107863354A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710986111.8A CN107863354A (zh) 2017-10-20 2017-10-20 阵列基板及其制作方法
US16/082,642 US10998342B2 (en) 2017-10-20 2018-01-24 Array substrate and manufacturing method thereof
PCT/CN2018/073972 WO2019075950A1 (zh) 2017-10-20 2018-01-24 阵列基板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710986111.8A CN107863354A (zh) 2017-10-20 2017-10-20 阵列基板及其制作方法

Publications (1)

Publication Number Publication Date
CN107863354A true CN107863354A (zh) 2018-03-30

Family

ID=61697757

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710986111.8A Pending CN107863354A (zh) 2017-10-20 2017-10-20 阵列基板及其制作方法

Country Status (3)

Country Link
US (1) US10998342B2 (zh)
CN (1) CN107863354A (zh)
WO (1) WO2019075950A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108598087A (zh) * 2018-04-26 2018-09-28 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板、电子装置
CN110098201A (zh) * 2019-05-16 2019-08-06 合肥京东方光电科技有限公司 晶体管器件及其制造方法、显示基板、显示装置
CN110137084A (zh) * 2019-05-30 2019-08-16 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、电子装置基板及电子装置
CN110828477A (zh) * 2019-10-28 2020-02-21 武汉华星光电技术有限公司 一种阵列基板、其制备方法及其显示面板
CN112331678A (zh) * 2020-11-03 2021-02-05 京东方科技集团股份有限公司 显示基板、其制作方法及显示面板、显示装置
CN112928125A (zh) * 2021-01-22 2021-06-08 武汉华星光电技术有限公司 阵列基板及显示面板
CN113421887A (zh) * 2021-06-15 2021-09-21 合肥维信诺科技有限公司 阵列基板、阵列基板的制备方法及显示面板

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110010626B (zh) * 2019-04-11 2022-04-29 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
WO2023112328A1 (ja) * 2021-12-17 2023-06-22 シャープディスプレイテクノロジー株式会社 表示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102013432A (zh) * 2009-09-03 2011-04-13 三星移动显示器株式会社 有机发光二极管显示器及其制造方法
CN106409919A (zh) * 2015-07-30 2017-02-15 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
CN107078135A (zh) * 2014-02-25 2017-08-18 乐金显示有限公司 具有多种类型的薄膜晶体管的显示器背板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000004021A (ja) 1998-06-15 2000-01-07 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよび液晶表示装置用アクティブマトリックスアレイとそれらの製造方法
JP4271770B2 (ja) 1999-04-12 2009-06-03 三菱電機株式会社 Ｔｆｔアレイ基板の製造方法
KR102326170B1 (ko) * 2015-04-20 2021-11-17 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP2017174946A (ja) * 2016-03-23 2017-09-28 株式会社ジャパンディスプレイ 半導体装置の製造方法
KR102458660B1 (ko) * 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
CN106876412A (zh) * 2017-03-15 2017-06-20 厦门天马微电子有限公司 一种阵列基板以及制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102013432A (zh) * 2009-09-03 2011-04-13 三星移动显示器株式会社 有机发光二极管显示器及其制造方法
CN107078135A (zh) * 2014-02-25 2017-08-18 乐金显示有限公司 具有多种类型的薄膜晶体管的显示器背板
CN106409919A (zh) * 2015-07-30 2017-02-15 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108598087A (zh) * 2018-04-26 2018-09-28 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板、电子装置
CN110098201A (zh) * 2019-05-16 2019-08-06 合肥京东方光电科技有限公司 晶体管器件及其制造方法、显示基板、显示装置
WO2020228499A1 (zh) * 2019-05-16 2020-11-19 京东方科技集团股份有限公司 晶体管器件及其制造方法、显示基板、显示装置
US11804496B2 (en) 2019-05-16 2023-10-31 Hefei Boe Optoelectronics Technology Co., Ltd. Transistor device, manufacturing method thereof, display substrate and display device
CN110137084A (zh) * 2019-05-30 2019-08-16 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、电子装置基板及电子装置
CN110137084B (zh) * 2019-05-30 2022-07-29 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、电子装置基板及电子装置
CN110828477A (zh) * 2019-10-28 2020-02-21 武汉华星光电技术有限公司 一种阵列基板、其制备方法及其显示面板
WO2021082266A1 (zh) * 2019-10-28 2021-05-06 武汉华星光电技术有限公司 一种阵列基板、其制备方法及其显示面板
CN112331678A (zh) * 2020-11-03 2021-02-05 京东方科技集团股份有限公司 显示基板、其制作方法及显示面板、显示装置
US11705461B2 (en) 2020-11-03 2023-07-18 Boe Technology Group Co., Ltd. Display substrate, manufacturing method thereof, display panel and display device
CN112928125A (zh) * 2021-01-22 2021-06-08 武汉华星光电技术有限公司 阵列基板及显示面板
CN113421887A (zh) * 2021-06-15 2021-09-21 合肥维信诺科技有限公司 阵列基板、阵列基板的制备方法及显示面板

Also Published As

Publication number Publication date
US10998342B2 (en) 2021-05-04
US20200295052A1 (en) 2020-09-17
WO2019075950A1 (zh) 2019-04-25

Similar Documents

Publication Publication Date Title
CN107863354A (zh) 阵列基板及其制作方法
CN107818989A (zh) 阵列基板及其制作方法
CN104282769B (zh) 薄膜晶体管的制备方法、阵列基板的制备方法
CN102280491B (zh) 混合式薄膜晶体管及其制造方法以及显示面板
US10068809B2 (en) TFT backplane manufacturing method and TFT backplane
CN103745978A (zh) 显示装置、阵列基板及其制造方法
CN109037150B (zh) 金属氧化物半导体薄膜晶体管阵列基板及其制作方法
CN102956649A (zh) 阵列基板、阵列基板制作方法及显示装置
CN105762196B (zh) 一种薄膜晶体管、其制作方法及相应装置
CN102651337A (zh) 一种多晶硅tft阵列基板的制造方法
TW201244114A (en) Semiconductor device
KR20080102029A (ko) ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR20080104860A (ko) ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
CN104218094B (zh) 一种薄膜晶体管、显示基板及显示装置
CN103745955A (zh) 显示装置、阵列基板及其制造方法
CN107359177A (zh) 一种柔性背板的制作方法、液晶显示面板以及oled显示面板
CN103022145A (zh) 阵列基板、显示装置及制备方法
CN103745954B (zh) 显示装置、阵列基板及其制造方法
CN106847837A (zh) 一种互补型薄膜晶体管及其制作方法和阵列基板
TWI375282B (en) Thin film transistor(tft)manufacturing method and oled display having tft manufactured by the same
CN102629611A (zh) 一种显示装置、阵列基板及其制作方法
CN107112365A (zh) 半导体装置
CN104377230B (zh) 像素结构及其制备方法、阵列基板、显示装置
CN106992189A (zh) 氧化物半导体tft基板结构及氧化物半导体tft基板的制作方法
KR101232170B1 (ko) 폴리실리콘 박막트랜지스터의 제조방법 및 이를 이용한액정표시소자의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180330

RJ01 Rejection of invention patent application after publication