CN116072698A - 一种锥形栅mosfet器件结构及其制作方法 - Google Patents
一种锥形栅mosfet器件结构及其制作方法 Download PDFInfo
- Publication number
- CN116072698A CN116072698A CN202111291374.XA CN202111291374A CN116072698A CN 116072698 A CN116072698 A CN 116072698A CN 202111291374 A CN202111291374 A CN 202111291374A CN 116072698 A CN116072698 A CN 116072698A
- Authority
- CN
- China
- Prior art keywords
- device structure
- groove
- layer
- region
- ohmic contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 17
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 17
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 16
- 229920005591 polysilicon Polymers 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 9
- 238000000137 annealing Methods 0.000 claims description 7
- 238000003892 spreading Methods 0.000 claims description 7
- 230000007480 spreading Effects 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 230000004913 activation Effects 0.000 claims description 3
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 230000002441 reversible effect Effects 0.000 abstract description 6
- 230000015556 catabolic process Effects 0.000 abstract description 4
- 230000005684 electric field Effects 0.000 description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- -1 aluminum ions Chemical class 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 7
- 235000012239 silicon dioxide Nutrition 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 7
- 230000002829 reductive effect Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种锥形栅MOSFET器件结构及其制作方法。所述器件结构包括设置在衬底上的器件结构层，以及与所述器件结构层配合的源极、漏极和栅极，并且所述器件结构层上还形成有与所述栅极配合的凹槽；其中，所述凹槽包括第一部分和第二部分，所述第一部分和第二部分沿远离所述器件结构层表面的方向依次设置，所述第一部分的侧壁垂直于所述器件结构层表面设置，所述第二部分的侧壁与所述器件结构层表面形成大于30且小于60°的夹角，以及，所述第二部分的底面为凹槽底壁，且所述凹槽底壁平行于所述器件结构层表面设置。本发明中的锥形栅MOSFET器件结构，反向击穿电压高，正向导通性能好。
Description
技术领域
本发明属于功率半导体器件技术领域，具体涉及一种锥形栅MOSFET器件结构及其制作方法。
背景技术
碳化硅(SiC)是第三代宽禁带半导体之一，它具有很多出众和独特的电学特性、机械特性和化学特性，比如大的禁带宽度、高电子和空穴迁移率、极高的硬度、高耐磨性、高品质因素Q、高热导率以及高耐化学腐蚀性等，使其在大功率、高温及高频电力电子领域具有广阔的应用前景。
SiC UMOSFET(U Metal-Oxide-Semiconductor Field-Effect Transistor)器件结构的特点是存在一个“U”的沟槽栅，并且沟道与器件表面垂直，有力的消除了器件内部的JFET(Junction Field-Effect Transistor)电阻。在相同的条件下，UMOSFET结构器件的导通电阻会有显著降低。另外，UMOSFET结构的沟道区和源区都可以通过外延生长的方式来形成，可以避免由于离子注入的方法所带来的不利影响，使得SiC UMOSFET结构更有优势并能够获得更小的导通电阻。
然而，SiC UMOSFET结构也存在一个很重要的自身问题，就是在器件阻断状态下，UMOSFET凹槽槽底部处的栅介质层的电场强度非常之高，大约是其PN结峰值电场强度的2.5倍，而凹槽底部拐角处由于二维效应使得电场在这里更加集中，其电场强度会更高，这使得SiC UMOSFET器件在槽栅拐角处的栅介质层更容易首先发生击穿，从而引起器件的可靠性下降。大多数解决办法是在沟槽底部放置电场屏蔽结构，并使电场屏蔽结构贴紧沟槽底部。但是当器件处于正向导通时，器件的基区和漂移区之间以及电场屏蔽结构和漂移区之间所形成的两个PN结的耗尽区会扩大，形成JFET区。JFET的存在会使电流的导通通道变窄，从而降低电流的导通能力。
因此，如何提供一种既能防止凹槽底部的栅介质层发生击穿，又不引入新的JFET区或者扩大JFET区域是一个急需解决的问题。
发明内容
本发明的主要目的在于提供一种锥形栅MOSFET器件结构及其制作方法，以克服现有技术的不足。
为实现前述发明目的，本发明采用的技术方案包括：
本发明实施例提供了一种锥形栅MOSFET器件结构，其包括：
设置在衬底上的器件结构层，以及
与所述器件结构层配合的源极、漏极和栅极，并且所述器件结构层上还形成有与所述栅极配合的凹槽；
其中，所述凹槽包括第一部分和第二部分，所述第一部分和第二部分沿远离所述器件结构层表面的方向依次设置，所述第一部分的侧壁垂直于所述器件结构层表面设置，所述第二部分的侧壁与所述器件结构层表面形成大于30且小于60°的夹角，以及，所述第二部分的底面为凹槽底壁，且所述凹槽底壁平行于所述器件结构层表面设置。
本发明实施例还提供了一种上述锥形栅MOSFET器件结构的制作方法，其包括：
在所述衬底的第一表面上形成器件结构层；
在所述器件结构层中形成凹槽，并使所述凹槽的第一部分的侧壁垂直于所述器件结构层表面设置、第二部分的侧壁与所述器件结构层表面形成大于30且小于60°的夹角以及使第二部分的底壁平行于所述器件结构层表面设置；
制作栅极、源极和漏极；以及
在所述器件结构层的漂移区中形成屏蔽层，并使所述屏蔽层分布于所述凹槽的两侧。
与现有技术相比，本发明的有益效果在于：
(1)提供的一种锥形栅MOSFET器件结构及其制作方法，将沟槽设计为两部分，使第一部分的侧壁垂直于器件表面设置，使第二部分的侧壁与器件表面呈一定角度设置以及使第二部分的底面与器件表面平行设置，同时在沟槽第二部分的侧壁两侧设置电场屏蔽结构，在大幅度提升器件正向导通电流密度的同时，也达到了1345V的反向击穿电压，并且在1200V反向阻断电压下，栅介质电场强度为3.05MV/cm，器件具备较高的可靠性。
(2)提供的一种锥形栅MOSFET器件结构及其制作方法，由于具有较高的电流密度，在实际器件制备中，使用较少的元胞即可获得相同的电流输出能力。元胞密度的降低使得栅极面积也相对减小，降低了栅漏电容CD，减小了驱动损耗，增加了开关速度。
(3)提供的一种锥形栅MOSFET器件结构及其制作方法，在器件的漂移区和基区之间设置电流扩展层，使得电子在出沟道时进行横向扩展，避免基区与漂移区直接接触所形成的PN结对电流通道造成影响。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一典型实施例中的一种锥形栅MOSFET器件结构示意图；
图2a至图2k是本发明一典型实施例中的一种锥形栅MOSFET器件结构的制作流程示意图。
具体实施方式
鉴于现有技术的缺陷，本案发明人经长期研究和大量实践，得以提出本发明的技术方案，针对现有的沟槽栅MOSFET器件会在降低沟槽底部栅介质层电场强度的同时，引入新的JFET区，而降低器件的正向导通能力，本发明实施例提供了一种锥形栅MOSFET器件结构，其沟槽栅为由两部分构成的锥形结构，第一部分的侧壁垂直器件表面设置，第二部分的侧壁与器件表面呈一定夹角，且器件的沟道区形成于沟槽栅的垂直面上。同时，在沟槽底部的两侧设置电场屏蔽结构来降低沟槽内栅介质的电场强度，使器件的反向阻断能力和正向导通能力达到一个折中的水平，在尽可能的提高器件反向击穿电压的同时，增大JFET区的宽度，从而可降低器件的正向导通电阻，提高器件的输出电流。
如下将对本发明中的技术方案作进一步的清楚、详细的描述。
本发明实施例的一个方面提供了一种锥形栅MOSFET器件结构，其包括：
设置在衬底上的器件结构层，以及
与所述器件结构层配合的源极、漏极和栅极，并且所述器件结构层上还形成有与所述栅极配合的凹槽；
其中，所述凹槽包括第一部分和第二部分，所述第一部分和第二部分沿远离所述器件结构层表面的方向依次设置，所述第一部分的侧壁垂直于所述器件结构层表面设置，所述第二部分的侧壁与所述器件结构层表面形成大于30且小于60°的夹角，以及，所述第二部分的底面为凹槽底壁，且所述凹槽底壁平行于所述器件结构层表面设置。
由于所述凹槽的第一部分为垂直结构，第二部分为倾斜结构，且器件的导电沟道形成于第一部分的侧壁处，当所述MOSFET器件正向导通时，电流向下流出垂直的沟道时，可以沿着倾斜的斜面向下快速流向漂移区内部，不会出现在槽底拐角处聚集的现象。
进一步的，所述器件结构层包括依次设置在衬底第一表面的漂移区和基区，所述基区上设置有第一欧姆接触区和第二欧姆接触区；其中，所述衬底、漂移区、第一欧姆接触区均是第一导电类型的，所述基区、第二欧姆接触区均是第二导电类型的。
进一步的，所述第一导电类型、第二导电类型中的任一者为P型，另一者为N型，对应的所述MOSFET器件为P沟道MOSFET器件或N沟道MOSFET器件。
进一步的，所述器件结构层还包括第一导电类型的电流扩展层，所述电流扩展层设置在所述漂移区和基区之间。
进一步的，所述凹槽的第二部分设置在所述漂移区内。
进一步的，所述漂移区内还设置有屏蔽层，所述屏蔽层设置在所述凹槽和衬底之间。
更进一步的，所述屏蔽层位于所述凹槽的两侧，且靠近所述凹槽的的第二部分的侧壁，当所述MOSFET器件正向导通时，所述屏蔽层与凹槽倾斜的侧壁之间形成较强的电场，电子在此处可以获得更高的漂移速度。
进一步的，所述基区、第一欧姆接触区、第二欧姆接触区、电流扩展层、屏蔽层均是由漂移区的局部区域转化形成。
进一步的，所述第一欧姆接触区和第二欧姆接触区的侧面相接触，所述源极设置于第一姆接触区和第二欧姆接触区的表面上。
进一步的，所述凹槽内填充有多晶硅，所述栅极设置于多晶硅上，且所述多晶硅和所述凹槽之间还设置有栅介质层。
进一步的，所述漏极设置于所述衬底的第二表面上。
进一步的，所述衬底包括碳化硅衬底。
本发明实施例还提供了一种所述的锥形栅MOSFET器件结构的制作方法，其包括：
在所述衬底的第一表面上形成器件结构层；
在所述器件结构层中形成凹槽，并使所述凹槽的第一部分的侧壁垂直于所述器件结构层表面设置、第二部分的侧壁与所述器件结构层表面形成大于30且小于60°的夹角以及使第二部分的底壁平行于所述器件结构层表面设置；以及
制作栅极、源极和漏极。
进一步的，所述制作方法还包括：在所述器件结构层的漂移区中形成屏蔽层，并使所述屏蔽层分布于所述凹槽的两侧。
进一步的，所述制作方法具体包括：
在衬底的第一表面上通过外延的方式形成第一部分漂移区；
在第一部分漂移区的两侧通过离子注入的方式形成屏蔽层；
在第一部分漂移区上外延生长第二部分漂移区；
在第二部分漂移区中通过离子注入的方式自下而上依次形成电流扩展层、基区和第一欧姆接触区，并在第一欧姆接触区中形成第二欧姆接触区，其中，第一欧姆接触区、第二欧姆接触区的上表面与第二部分漂移区的上表面持平；
在第二部分漂移区的上表面覆设掩膜，并进行第一次刻蚀，形成凹槽的第二部分，之后去除掩膜；
在第二部分漂移区的上表面再次覆设掩膜，并进行第二次刻蚀，使凹槽的第二部分同步下移，以形成凹槽的第一部分；
在凹槽的内壁通过高温干氧氧化的方式形成栅介质层，并进行高温退火，之后在凹槽内淀积多晶硅，并进行高温激活退火，使多晶硅具有导电性；
通过磁控溅射的方式形成栅极源极和漏极。
如下将结合本发明的附图对本发明实施例中的技术方案进行详细的描述，除非特别说明的之外，本发明实施例中所涉及的MOSFET器件的材料、加工工艺均为本领域技术人员已知的。
请参阅图1，一种锥形栅MOSFET器件结构，其包括碳化硅N+衬底11及依次形成于碳化硅N+衬底11上的器件结构层，所述器件结构层包括依次叠设于碳化硅N+衬底11第一表面上的N-型漂移区10、N+型电流扩展层6和P+型基区5，P+型基区5上形成有N+型欧姆接触区4及分布于有N+型欧姆接触区4两侧的P+型欧姆接触区3，N+型欧姆接触区4与P+型欧姆接触区3的侧面相接触。在上述的器件结构层中还形成有凹槽13，凹槽13包括第一部分131和第二部分132，第一部分131的侧壁与器件结构层表面垂直设置，第二部分132的侧壁与器件表面具有45度的夹角、第二部分132的底面为凹槽的底壁，且平行于器件表面设置。
具体的，凹槽13的第一部分131沿器件结构层的厚度方向依次贯穿N+型欧姆接触区4、P+型基区5并部分延伸申至N-型漂移区10中，而凹槽13的第一部分132则完全设置于N-型漂移区10中。
具体的，N-型漂移区10中还形成有P+屏蔽层9，其中P+屏蔽层9分布于凹槽13的第二部分132的侧壁两侧。
具体的，本实施例中的MOSFET器件结构的沟道区形成于P+型基区5中且靠近凹槽13的第一部分131的侧壁处，此沟道为垂直沟道，在器件正向导通的时候，电流向下流出垂直的沟道时，可以沿着凹槽13的第二部分132的斜面向下快速流向漂移区10内部，不会出现传统器件结构中电子在平底沟槽底部聚集的现象。此外，在器件正向导通时，P+屏蔽层9与斜面的栅底之间形成了较强的电场，电子在此处可获得更高的漂移速度。并且，在器件反向阻断时，P+屏蔽层9又可以屏蔽电场，对栅极介质起到很好的保护作用。
具体的，P+型基区5和N-型漂移区10之间还分布有N+型电流扩展层6，其可使得电子在出沟道时进行横向扩展，避免P+型基区5与N-型漂移区10直接接触所形成的PN结对电流通道造成影响。
具体的，凹槽11的内部填充有多晶硅7，且多晶硅7与凹槽11的整个内壁之间形成有栅介质层8，多晶硅7上形成有栅极1。
具体的，在P+型欧姆接触区3和N+型欧姆接触区4的表面上且位于栅极1的两侧形成有源极2，且在碳化硅N+型衬底11的第二表面上形成有漏极12。
本实施例中的MOSFET器件，P+型屏蔽层9和凹槽13的第二部分132的侧壁之间只有P+型屏蔽层9和N-型漂移区10一个PN结，没有形成JEFT区。JFET只形成于两个P+屏蔽层9之间，并且此JFET较宽，对导通电阻影响不大。且P+型屏蔽层9和凹槽13的第二部分132的侧壁之间会形成高电场，这会增加器件正向导通时电子的漂移速度，提高器件正向导通性能。相对于常规的碳化硅UMOSFET，本实施例中器件的电流通道较宽，本案发明人经仿真软件仿真，器件的导通电阻较常规P+型UMOFET可降低12.1％(由1.82mΩ·cm2降至1.60mΩ·cm2)，正向导通时电流密度可提升46.6％(由3.20e-4A/μm2提升至4.69e-4A/μm2)。
具体的，该锥形栅MOSFET器件结构的制作方法包括：
1)在碳化硅N+衬底11的第一表面上通过外延的方式形成N-型漂移区10的第一部分。其中，N-掺杂浓度为8×1015cm-3，如图2a所示；
2)在第一部分N-型漂移区10的上表面覆设图形化的二氧化硅掩膜14，并通过注入铝离子15的方式形成P+型屏蔽层9，之后去除二氧化硅掩膜14，其中，铝离子掺杂浓度为1×1019cm-3，如图2b所示；
3)在第一部分N-型漂移区10上通过外延的方式继续形成与第一部分N-型漂移区10掺杂浓度相同的N-型漂移区10的第二部分，如图2c所示；
4)在第二部分N-型漂移区10中通过注入氮离子16的方式形成N+型电流扩展层6。其中，氮离子掺杂浓度为1×1017cm-3，如图2d所示；
5)在P+型电流扩展层6上方的第二部分N-型漂移区10中通过注入铝离子15的方式形成P+型基区5。其中，铝离子掺杂浓度为2×1017cm-3，如图2e所示；
6)在P+型基区5上方的第二部分N-型漂移区10中通过注入氮离子16的方式形成N+型欧姆接触区4，使N+型欧姆接触区4的上表面与第二部分N-型漂移区10的上表面持平。其中，氮离子掺杂浓度为1×1019cm-3，如图2f所示；
7)在第二部分N-型漂移区10的上表面覆设图形化的二氧化硅掩膜17，并通过注入铝离子15的方式，在N+型欧姆接触区4的两侧形成P+型欧姆接触区3，之后去除二氧化硅掩膜142，其中，铝离子掺杂浓度为1×1019cm-3，如图2g所示；
8)在第二部分N-型漂移区10的上表面设置图形化掩膜(图2g中未示出)，露出凹槽13槽口的相应区域，并进行第一次刻蚀，形成凹槽13的第二部分132，刻蚀深度为1μm，并使第二部分132的侧壁与与器件所在平面呈45度夹角，之后去除掩膜。其中的掩膜可以采用光刻胶，也可以采用其他和碳化硅材料具有较低刻蚀选择比的掩膜，有助于形成第二部分132的倾斜侧壁，如图2h所示。
9)在第二部分N-型漂移区10的上表面再次设置图形化掩膜(图2h中未示出)，露出凹槽13槽口的相应区域，并进行第二次刻蚀，刻蚀深度为1.7μm，此次刻蚀过程中，上述所形成的第二部分132的侧壁会同步向下移动，最终形成凹槽13的第一部分131。其中的掩膜可以采用二氧化硅掩膜，也可以采用其他和碳化硅材料具有较高刻蚀选择比的掩膜，有助于形成第一部分131的垂直侧壁，如图2i所示。
10)通过高温干氧氧化的方式在所形成的凹槽13内壁形成栅介质层8，其中，垂直面部分栅介质层8的厚度为50nm，且栅介质层8的材质可以是二氧化硅，之后采用高温一氧化氮退火的方式，降低碳化硅与二氧化硅界面的界面态密度，如图2j所示。
11)在凹槽13内沉积多晶硅7，并刻蚀得到需要的多晶硅结构，对沉积的多晶硅7进行P型重掺杂，并进行高温激活退火，使得多晶硅7具有导电性，如图2k所示。
12)通过磁控溅射金属的方式形成栅极1、源极2和漏极12，并进行高温退火，形成欧姆合金，完成器件的制作。其中，源极2和漏极12的欧姆接触金属为Ni/Al合金，且Al金属进行加厚，栅极1的欧姆接触金属为Al，如图1所示。
此外，本案发明人还参照前述实施例，以本说明书述及的其它原料、工艺操作、工艺条件进行了试验，并均获得了较为理想的结果。
应当理解，本发明的技术方案不限于上述具体实施案例的限制，凡是在不脱离本发明宗旨和权利要求所保护的范围情况下，根据本发明的技术方案做出的技术变形，均落于本发明的保护范围之内。
Claims (13)
1.一种锥形栅MOSFET器件结构，包括：
设置在衬底(11)上的器件结构层，以及
与所述器件结构层配合的源极(2)、漏极(12)和栅极(1)，并且所述器件结构层上还形成有与所述栅极(1)配合的凹槽(13)；
其特征在于：所述凹槽(13)包括第一部分和第二部分，所述第一部分和第二部分沿远离所述器件结构层表面的方向依次设置，所述第一部分的侧壁(131)垂直于所述器件结构层表面设置，所述第二部分的侧壁(132)与所述器件结构层表面形成大于30且小于60°的夹角，以及，所述第二部分的底面为凹槽底壁，且所述凹槽底壁平行于所述器件结构层表面设置。
2.根据权利要求1所述的锥形栅MOSFET器件结构，其特征在于：所述器件结构层包括依次设置在衬底(11)第一表面的漂移区(10)和基区(5)，所述基区(5)上设置有第一欧姆接触区(4)和第二欧姆接触区(3)；其中，所述衬底(11)、漂移区(10)、第一欧姆接触区(4)均是第一导电类型的，所述基区(5)、第二欧姆接触区(3)均是第二导电类型的。
3.根据权利要求2所述的锥形栅MOSFET器件结构，其特征在于：所述第一导电类型、第二导电类型中的任一者为P型，另一者为N型。
4.根据权利要求2中任一项所述的锥形栅MOSFET器件结构，其特征在于：所述器件结构层还包括第一导电类型的电流扩展层(6)，所述电流扩展层(6)设置在所述漂移区(10)和基区(5)之间。
5.根据权利要求2所述的锥形栅MOSFET器件结构，其特征在于：所述凹槽(13)的第二部分设置在所述漂移区(10)内。
6.根据权利要求5所述的锥形栅MOSFET器件结构，其特征在于：所述漂移区(10)内还设置有屏蔽层(9)，所述屏蔽层(9)设置在所述凹槽(13)和衬底(11)之间；和/或，所述屏蔽层(9)位于所述凹槽(13)的两侧。
7.根据权利要求2-5中任一项所述的锥形栅MOSFET器件结构，其特征在于：所述基区(5)、第一欧姆接触区(4)、第二欧姆接触区(3)、电流扩展层(6)、屏蔽层(9)均是由漂移区(10)的局部区域转化形成。
8.根据权利要求2所述的锥形栅MOSFET器件结构，其特征在于：所述第一欧姆接触区(4)和第二欧姆接触区(3)的侧面相接触，所述源极设置于第一姆接触区(4)和第二欧姆接触区(3)的表面上。
9.根据权利要求1所述的锥形栅MOSFET器件结构，其特征在于：所述凹槽(13)内填充有多晶硅(7)，所述栅极(1)设置于多晶硅(7)上；和/或，所述多晶硅(7)和所述凹槽(13)之间还设置有栅介质层(8)。
10.根据权利要求1所述的锥形栅MOSFET器件结构，其特征在于：所述漏极(12)设置于所述衬底(11)的第二表面上；和/或，所述衬底(11)包括碳化硅衬底。
11.一种如权利要求1-10中任一项所述的锥形栅MOSFET器件结构的制作方法，其特征在于包括：
在所述衬底(11)的第一表面上形成器件结构层；
在所述器件结构层中形成凹槽(13)，并使所述凹槽(13)的第一部分的侧壁(131)垂直于所述器件结构层表面设置、第二部分的侧壁(132)与所述器件结构层表面形成大于30°且小于60°的夹角以及使第二部分的底壁平行于所述器件结构层表面设置；以及
制作栅极(1)、源极(2)和漏极(12)。
12.根据权利要求11所述的制作方法，其特征在于还包括：在所述器件结构层的漂移区(10)中形成屏蔽层(9)，并使所述屏蔽层(9)分布于所述凹槽(13)的两侧。
13.根据权利要求11所述的制作方法，其特征在于具体包括：
在衬底(11)的第一表面上通过外延的方式形成漂移区(10)的第一部分；
在第一部分漂移区(10)的两侧通过离子注入的方式形成屏蔽层(9)；
在第一部分漂移区(10)上外延生长漂移区(10)的第二部分；
在第二部分漂移区(10)中通过离子注入的方式自下而上依次形成电流扩展层(6)、基区(5)和第一欧姆接触区(4)，并在第一欧姆接触区(4)中形成第二欧姆接触区(3)，其中，第一欧姆接触区(4)、第二欧姆接触区(3)的上表面与第二部分漂移区(10)的上表面持平；
在第二部分漂移区(10)的上表面覆设掩膜，并进行第一次刻蚀，形成凹槽(13)的第二部分，之后去除掩膜；
在第二部分漂移区(10)的上表面再次覆设掩膜，并进行第二次刻蚀，使凹槽(13)的第二部分同步下移，以形成凹槽(13)的第一部分；
在凹槽(13)的内壁通过高温干氧氧化的方式形成栅介质层(8)，并进行高温退火，之后在凹槽(8)内淀积多晶硅(7)，并进行高温激活退火，使多晶硅(7)具有导电性；
通过磁控溅射金属的方式形成栅极(1)、源极(2)和漏极(12)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111291374.XA CN116072698A (zh) | 2021-11-02 | 2021-11-02 | 一种锥形栅mosfet器件结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111291374.XA CN116072698A (zh) | 2021-11-02 | 2021-11-02 | 一种锥形栅mosfet器件结构及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116072698A true CN116072698A (zh) | 2023-05-05 |
Family
ID=86177402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111291374.XA Pending CN116072698A (zh) | 2021-11-02 | 2021-11-02 | 一种锥形栅mosfet器件结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116072698A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116454116A (zh) * | 2023-06-01 | 2023-07-18 | 苏州华太电子技术股份有限公司 | 沟槽型mosfet器件及其制造方法 |
-
2021
- 2021-11-02 CN CN202111291374.XA patent/CN116072698A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116454116A (zh) * | 2023-06-01 | 2023-07-18 | 苏州华太电子技术股份有限公司 | 沟槽型mosfet器件及其制造方法 |
| CN116454116B (zh) * | 2023-06-01 | 2023-09-12 | 苏州华太电子技术股份有限公司 | 沟槽型mosfet器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111312802B (zh) | 低开启电压和低导通电阻的碳化硅二极管及制备方法 | |
| TWI520337B (zh) | 階梯溝渠式金氧半場效電晶體及其製造方法 | |
| CN110148629B (zh) | 一种沟槽型碳化硅mosfet器件及其制备方法 | |
| CN109920854B (zh) | Mosfet器件 | |
| JP2018186270A (ja) | トレンチ下部にオフセットを有するＳｉＣ半導体デバイス | |
| JP2017139440A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| CN102364688B (zh) | 一种垂直双扩散金属氧化物半导体场效应晶体管 | |
| CN114823911B (zh) | 集成高速续流二极管的沟槽碳化硅mosfet及制备方法 | |
| CN109616523B (zh) | 一种4H-SiC MOSFET功率器件及其制造方法 | |
| CN111668312A (zh) | 一种低导通电阻的沟槽碳化硅功率器件及其制造工艺 | |
| CN109920839B (zh) | P+屏蔽层电位可调碳化硅mosfet器件及制备方法 | |
| CN115579397A (zh) | 双级沟槽栅碳化硅mosfet及其制备方法 | |
| CN115377200A (zh) | 一种半导体器件及其制备方法 | |
| CN117497600B (zh) | 超结碳化硅晶体管的结构、制造方法及电子设备 | |
| US10269952B2 (en) | Semiconductor device having steps in a termination region and manufacturing method thereof | |
| CN116072698A (zh) | 一种锥形栅mosfet器件结构及其制作方法 | |
| CN114551586B (zh) | 集成栅控二极管的碳化硅分离栅mosfet元胞及制备方法 | |
| CN115084229A (zh) | P+屏蔽层自钳位沟槽型碳化硅igbt器件及其制备方法 | |
| CN111509037A (zh) | 一种带有槽型jfet的碳化硅mos器件及其制备工艺 | |
| RU2740124C1 (ru) | Карбидокремниевое переключающее устройство и способ его производства | |
| Shimbori et al. | A novel 600V lateral RESURF 4H-SiC MESFET with sloped field plate for high power and high frequency applications | |
| CN116387348B (zh) | 一种精确控制短沟道的平面型SiC MOSFET及其制造方法 | |
| CN112151600B (zh) | 一种功率半导体器件的元胞结构及其制造方法 | |
| WO2024017136A1 (zh) | 一种半导体器件结构及其制备方法 | |
| CN116759443A (zh) | Mosfet器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |