CN111210771A - 像素电路及其驱动方法、显示装置 - Google Patents

像素电路及其驱动方法、显示装置 Download PDF

Info

Publication number
CN111210771A
CN111210771A CN202010119918.3A CN202010119918A CN111210771A CN 111210771 A CN111210771 A CN 111210771A CN 202010119918 A CN202010119918 A CN 202010119918A CN 111210771 A CN111210771 A CN 111210771A
Authority
CN
China
Prior art keywords
transistor
voltage
terminal
electrically connected
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010119918.3A
Other languages
English (en)
Inventor
殷新社
董甜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010119918.3A priority Critical patent/CN111210771A/zh
Publication of CN111210771A publication Critical patent/CN111210771A/zh
Priority to US17/424,854 priority patent/US11948507B2/en
Priority to PCT/CN2021/073736 priority patent/WO2021169706A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本申请公开了一种像素电路及其驱动方法、显示装置，该像素电路包括驱动电路、第一开关电路和第二开关电路，其中的驱动电路包括：第一晶体管，第一晶体管的控制端与第一开关电路电连接，第一端与第一电压端电连接，第二端与发光元件的阳极电连接，第三端与第二开关电路电连接，第一晶体管的控制端、第一端和第二端构成主驱动管，第一晶体管的控制端、第一端和第三端构成次驱动管，次驱动管所对应的沟道为主驱动管所对应的沟道的一部分；存储电容器，存储电容器的第一端与第一电压端电连接，电容器的第二端与第一晶体管的控制端电连接。该像素电路提高了驱动晶体管阈值电压检测的准确性，解决了由于阈值电压的差异导致的亮度不均匀的问题。

Description

像素电路及其驱动方法、显示装置
技术领域
本申请涉及显示技术领域，尤其涉及一种像素电路及其驱动方法、显示装置。
背景技术
在有机发光二极管(Organic Light Emitting Diode，简称OLED)显示面板中，OLED驱动的基本工作原理是将薄膜晶体管(Thin Film Transistor，简称TFT)用作驱动晶体管来控制电流以驱动OLED发光。典型地，像素电路构造为驱动晶体管和OLED串接，连接到OLED的驱动电压源ELVDD，驱动晶体管的栅极通过开关晶体管连接至表示灰度电压数据的数据感测线。上述像素电路是实现控制向OLED供应驱动电流的最简单的方式，但是驱动电流以平方关系依赖于驱动晶体管的阈值电压Vth，只要像素与像素间驱动晶体管的Vth达到0.1V以上，就会引起驱动电流出现较大偏差，这会导致像素间的亮度产生差异，使得OLED显示面板上的图像亮度不均匀。
针对上述问题，现有技术提出了一种像素补偿方案。在该方案中，在非显示时间中的感测扫描时段，利用驱动晶体管中的电流对数据感测线进行充电，然后通过检测数据感测线上使驱动晶体管截止的感测电压Vsens来获得驱动晶体管的阈值电压Vth，再将Vth的值添加至原始的数据电压中形成补偿的数据信号以驱动OLED发光，从而实现对驱动晶体管的阈值电压的补偿，以减轻由于驱动晶体管的阈值电压的差异而导致的显示亮度不均匀的问题。然而，在实际应用中，由于驱动晶体管的充电能力较弱，在有限的充电时间内，不能使对数据感测线的充电达到饱和，也就是说感测扫描时段所检测的感测电压Vsens并没有达到饱和，即检测到的数据感测线上的电压没有达到使驱动晶体管截止的电压，这会使得感测电压Vsens的检测值偏小，从而导致得到的阈值电压Vth不准确。
发明内容
鉴于现有技术中的上述缺陷或不足，本申请提出了一种像素电路及其驱动方法、显示装置，以解决现有的像素补偿方案中由于驱动晶体管对数据感测线充电不足而导致所获取的驱动晶体管的阈值电压不准确的问题。
本申请的第一方面提供了一种包括驱动电路、电连接在数据感测线和所述驱动电路之间的第一开关电路和第二开关电路，
所述驱动电路被配置为在所述第一开关电路传输的电压的控制下驱动发光元件发光，其包括：
第一晶体管，所述第一晶体管为四端口晶体管，所述第一晶体管的控制端与所述第一开关电路电连接，所述第一晶体管的第一端与第一电压端电连接，所述第一晶体管的第二端与所述发光元件的阳极电连接，所述第一晶体管的第三端与所述第二开关电路电连接，所述第一晶体管的控制端、第一端和第二端构成所述第一晶体管的主驱动管，所述第一晶体管的控制端、第一端和第三端构成所述第一晶体管的次驱动管，所述次驱动管所对应的沟道为所述主驱动管所对应的沟道的一部分；和
存储电容器，所述存储电容器的第一端与所述第一电压端电连接，所述电容器的第二端与所述第一晶体管的所述控制端电连接；
所述第一开关电路被配置为响应于来自第一扫描线的第一扫描信号，在导通的情况下将所述数据感测线上的电压写入到所述存储电容器中；
所述第二开关电路被配置为响应于来自第二扫描线的第二扫描信号，在导通的情况下将所述第一晶体管的次驱动管的第三端电压连接到所述数据感测线上。
可选地，所述第一晶体管为双漏P型薄膜晶体管，所述第一晶体管的控制端为栅极，所述第一晶体管的第一端为源极，所述第一晶体管的第二端和第三端分别为第一漏极和第二漏极，所述栅极、所述源极以及所述第一漏极构成所述第一晶体管的主驱动管，所述栅极、所述源极以及所述第二漏极构成所述第一晶体管的次驱动管。
可选地，所述第一晶体管为双源N型薄膜晶体管，所述第一晶体管的控制端为栅极，所述第一晶体管的第一端为漏极，所述第一晶体管的第二端和第三端分别为第一源极和第二源极，所述栅极、所述漏极以及所述第一源极构成所述第一晶体管的主驱动管，所述栅极、所述漏极以及所述第二源极构成所述第一晶体管的次驱动管。
可选地，所述主驱动管所对应的沟道与次驱动管所对应的沟道的长度比的范围为2:1～30:1。
可选地，所述第一晶体管的控制端与所述第一开关电路通过第一节点电连接，所述第二开关电路包括第二晶体管和第三晶体管，所述第二晶体管和所述第三晶体管的控制端被配置为接收所述第二扫描信号，所述第二晶体管的第一端与所述第一节点电连接，所述第二晶体管的第二端与所述第一晶体管的第三端电连接；所述第三晶体管的第一端与所述数据感测线电连接，所述第三晶体管的第二端与所述第一节点电连接。
可选地，所述第一开关电路包括第四晶体管，所述第四晶体管的控制端被配置为接收所述第一扫描信号，所述第四晶体管的第一端与所述数据感测线电连接，所述第四晶体管的第二端与所述第一晶体管的控制端电连接。
可选地，所述发光元件的阴极与控制电路电连接，所述控制电路被配置为响应于至少一个控制信号，使得所述发光元件的阴极与第二电压端或第三电压端电连接；
其中，所述第二电压端的电位使得所述发光元件处于正向偏置模式，所述第三电压端的电位使得所述发光元件处于反向偏置模式。
可选地，所述数据感测线与复位电路电连接，所述复位电路被配置为响应于复位信号将所述数据感测线的电位复位到初始化电压，所述初始化电压使得所述第一晶体管的所述次驱动管导通。
本申请的第二方面提供了一种显示装置，包括多个像素单元，每个像素单元包括如上任一所述的像素电路。
本申请的第三方面提供了一种像素电路的驱动方法，所述像素电路包括驱动电路、电连接在数据感测线和所述驱动电路之间的第一开关电路和第二开关电路，
所述驱动电路被配置为在所述第一开关电路传输的电压的控制下驱动发光元件发光，其包括：
第一晶体管，所述第一晶体管为四端口晶体管，所述第一晶体管的控制端与所述第一开关电路电连接，所述第一晶体管的第一端与第一电压端电连接，所述第一晶体管的第二端与所述发光元件的阳极电连接，所述第一晶体管的第三端与所述第二开关电路电连接，所述第一晶体管的控制端、第一端和第二端构成所述第一晶体管的主驱动管，所述第一晶体管的控制端、第一端和第三端构成所述第一晶体管的次驱动管，所述次驱动管所对应的沟道为所述主驱动管所对应的沟道的一部分；和
存储电容器，所述存储电容器的第一端与所述第一电压端电连接，所述电容器的第二端与所述第一晶体管的所述控制端电连接；
所述第一开关电路被配置为响应于来自第一扫描线的第一扫描信号，在导通的情况下将所述数据感测线上的电压写入到所述存储电容器中；
所述第二开关电路被配置为响应于来自第二扫描线的第二扫描信号，在导通的情况下将所述第一晶体管的次驱动管的第三端电压连接到所述数据感测线上；所述方法包括：
在感测扫描时段，使所述数据感测线上的电位稳定在使得所述第一晶体管的所述次驱动管截止的感测电压以获取所述次驱动管的阈值电压，并根据所述次驱动管的阈值电压计算所述主驱动管的阈值电压；
在数据扫描时段，向所述数据感测线提供补偿后的数据电压以驱动所述发光元件发光，其中，所述补偿后的数据电压根据所述主驱动管的阈值电压来确定。
可选地，所述感测扫描时段包括阈值电压建立子时段，
在所述阈值电压建立子时段，所述第一开关电路响应于所述第一扫描信号不导通，所述第二开关电路响应于所述第二扫描信号导通，所述第一晶体管的所述次驱动管对所述存储电容器和所述数据感测线进行充电，所述数据感测线上的电压上升，当所述数据感测线上的电压上升至所述第一电压端电压和所述次驱动管的阈值电压的差值时，所述次驱动管截止。
可选地，所述感测扫描时段还包括在所述阈值电压建立子时段之前的复位子时段，
在所述复位子时段，所述第一开关电路响应于所述第一扫描信号不导通，所述第二开关电路响应于所述第二扫描信号导通，将所述数据感测线的电位复位到使得所述第一晶体管的所述次驱动管导通的初始化电压，所述初始化电压小于所述第一电压端的电压与所述次驱动管的阈值电压的差值。
可选地，所述感测扫描时段还包括在所述阈值电压建立子时段之后的采样子时段，
在所述取样子时段，从所述数据感测线读取所述感测电压以得到所述次驱动管的阈值电压，根据所述次驱动管的阈值电压以及阈值电压与沟道长度的函数关系计算所述主驱动管的阈值电压，并将所述主驱动管的阈值电压存储至外部补偿模块的存储器中。
可选地，在所述数据扫描时段，所述第二开关电路响应于所述第二扫描信号不导通，所述第一开关电路响应于所述第一扫描信号导通以将来自所述数据感测线的补偿后的数据电压传输至所述存储电容器的第二端和所述第一晶体管的控制端，所述第一晶体管的所述主驱动管在所述补偿后的数据电压的控制下导通以产生用于驱动所述发光元件发光的驱动电流；其中，所述补偿后的数据电压为原始数据电压和补偿电压之和，所述补偿电压根据所述主驱动管的阈值电压来确定。
本申请实施例提供的像素电路包括驱动电路以及电连接在数据感测线和驱动电路之间的第一开关电路和第二开关电路。驱动电路中的驱动晶体管采用双沟道设计的TFT，其中沟道长度长的主驱动管与发光元件电连接，沟道长度短的次驱动管与第二开关电路电连接，使得像素电路可以在感测扫描阶段采用沟道长度短的次驱动管对数据感测线进行充电，在数据扫描时段采用沟道长度长的主驱动管以驱动OLED正常发光。这样，可以使驱动晶体管在数据扫描时段提供较大的电流，以使感测电压Vsens能够在短时间内达到饱和状态，即能够达到使驱动晶体管的次驱动管截止的电压。再根据检测到的感测电压Vsens获取次驱动管的阈值电压Vth′，并根据Vth′进一步得到主驱动管的阈值电压Vth。在数据扫描时段，根据主驱动管的阈值电压Vth向数据感测线提供补偿的数据电压来驱动发光元件发光。利用这种双沟道设计，可以通过驱动晶体管沟道长度短的次驱动管提升对数据感测线的充电能力，使得数据感测线上的电压能够在较短的时间内达到使驱动晶体管截止的感测电压Vsens，从而提高了驱动晶体管阈值电压检测的准确性，最终解决了由于驱动晶体管阈值电压的差异导致的显示亮度不均匀的问题。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
图1所示为本申请一实施例提供的一种像素电路的结构示意图；
图2所示为现有技术中的三端口薄膜晶体管的结构示意图；
图3所示为本申请一实施例提供的一种双漏P型薄膜晶体管的结构示意图；
图4所示为图3的双漏P型薄膜晶体管的符号示意图；
图5所示为本申请另一实施例提供的一种像素电路的结构示意图；
图6所示为本申请一实施例提供的一种像素电路的驱动方法的流程图；
图7所示为图5的像素电路在感测扫描时段的时序控制图；
图8所示为图5的像素电路在复位子时段的有效电路示意图；
图9所示为图5的像素电路在数据扫描时段的有效电路示意图；
图10所示为图5的像素电路在数据扫描时段的时序控制图；
图11所示为本申请一个实施例提供的显示装置的结构示意图。
具体实施方式
下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与发明相关的部分。
本申请中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的部分。“包括”或者“包含”等类似的词语意指在该词前的要素涵盖在该词后列举的要素，并不排除也涵盖其他要素的可能。“上”、“下”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
在本申请中，当描述到特定部件位于第一部件和第二部件之间时，在该特定部件与第一部件或第二部件之间可以存在居间部件，也可以不存在居间部件。当描述到特定部件连接其它部件时，该特定部件可以与所述其它部件直接连接而不具有居间部件，也可以不与所述其它部件直接连接而具有居间部件。
本申请使用的所有术语(包括技术术语或者科学术语)与本申请所属领域的普通技术人员理解的含义相同，除非另外特别定义。还应当理解，在诸如通用字典中定义的术语应当被解释为具有与它们在相关技术的上下文中的含义相一致的含义，而不应用理想化或极度形式化的意义来解释，除非这里明确地这样定义。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
图1所示为本申请一实施例提供的一种像素电路的结构示意图。如图1所示，该像素电路包括第一开关电路20、第二开关电路40和驱动电路30。
驱动电路30被配置为在第一开关电路20传输的电压的控制下驱动发光元件10发光。发光元件10包括阳极和阴极，例如可以是OLED，其阳极与驱动电路30电连接。
如图1所示，驱动电路30包括第一晶体管(驱动晶体管)T1和存储电容器Cst。
第一晶体管T1为四端口晶体管，第一晶体管T1的控制端与第一开关电路20电连接，第一晶体管T1的第一端与第一电压端ELVDD电连接，第一晶体管T1的第二端与发光元件10的阳极电连接，第一晶体管T1的第三端与第二开关电路40电连接。第一晶体管T1可以表示为主驱动管和次驱动管两个晶体管，其中，控制端、第一端和第二端构成主驱动管，用于驱动发光元件10发光；控制端、第一端和第三端构成次驱动管，用于在感测扫描时段检测第一晶体管T1的阈值电压。次驱动管所对应的沟道为主驱动管所对应的沟道的一部分。
具体地，第一晶体管T1可以为双漏P型薄膜晶体管。第一晶体管T1的控制端为栅极，与第一电压端ELVDD电连接的第一端为源极，与发光元件10的阳极电连接的第二端为第一漏极，与第二开关电路40电连接的第三端为第二漏极。栅极、源极以及第一漏极构成第一晶体管T1的主驱动管，栅极、源极以及第二漏极构成第一晶体管T1的次驱动管，次驱动管所对应的沟道(即源极与第二漏极所构成的沟道)为主驱动管所对应的沟道(即源极与第一漏极所构成的沟道)的一部分。
在另一实施例中，第一晶体管T1也可以为双源N型薄膜晶体管。第一晶体管T1的控制端为栅极，与第一电压端ELVDD电连接的第一端为漏极，与发光元件10的阳极电连接的第二端为第一源极，与第二开关电路40电连接的第三端为第二源极。栅极、漏极以及第一源极构成第一晶体管T1的主驱动管，栅极、漏极以及第二源极构成第一晶体管T1的次驱动管，次驱动管所对应的沟道(即漏极与第二源极所构成的沟道)为主驱动管所对应的沟道(即漏极与第一源极所构成的沟道)的一部分。
存储电容器Cst的第一端与第一电压端ELVDD电连接，电容器Cst的第二端与第一晶体管T1的控制端电连接。如图1所示，电容器Cst的第二端和第一晶体管T1的控制端可以通过第一节点A与第一开关电路20电连接。
第一开关电路20电连接在数据感测线70和驱动电路30之间，第一开关电路20被配置为响应于来自第一扫描线的第一扫描信号G，在导通的情况下将数据感测线70上的电压写入到存储电容器Cst中。其中，第一扫描信号G可以为数据扫描信号。
第二开关电路40电连接在数据感测线70和驱动电路30之间，被配置为响应于来自第二扫描线的第二扫描信号S，在导通的情况下将第一晶体管T1的次驱动管的第三端电压连接到数据感测线70上，使数据感测线70上的电位稳定在使得第一晶体管T1的次驱动管截止的感测电压。其中，第二扫描信号S可以为感测扫描信号，数据感测线70上的电位可以在非显示阶段的感测扫描时段被稳定在感测电压Vsens。
应当理解，感测电压Vsens为第一电压端ELVDD的电位与第一晶体管T1的次驱动管的阈值电压Vth′的差值。因此，在数据感测线70上的电位稳定在感测电压Vsens后，可以通过读取数据感测线70上的感测电压Vsens来得到次驱动管的阈值电压Vth′。
下面将对本申请中所应用的第一晶体管T1进行说明。
本领域的技术人员可以理解，现有的TFT器件由非晶硅(a-Si)、低温多晶硅(LowTemperature Poly-Silicon，简称LTPS)或氧化物半导体等半导体薄膜材料、栅极以及在栅极和半导体薄膜材料之间的绝缘材料组成。如图2所示，TFT器件包括源极S、漏极D和栅极G三个电极。
当在TFT的栅极G和源极S施加电压Vgs时，流过TFT的电流可表示为：
Figure BDA0002392646250000091
其中，μ为TFT器件的载流子迁移率，Cox为TFT的栅极电介质层的电容，W和L分别为TFT的沟道宽度和长度，Vth为TFT的阈值电压。
本申请所应用的第一晶体管T1以图3所示的双漏P型TFT器件为例，其结构是在传统的三端口器件上引出另一个端口，称之为第二漏极，这就构成了包括栅极G、源极S、第一漏极D1和第二漏极D2的四端口器件，其中的端口D1和D2称为双漏。该双漏P型TFT器件可用图4所示符号表示，其中，端口G、S和D1构成双漏晶体管的晶体管TD1，其对应的沟道长度为L1；端口G、S和D2构成双漏晶体管的晶体管TD2，其对应的沟道长度为L2。晶体管TD1和晶体管TD2的沟道宽度相同，而晶体管TD2的沟道长度L2为晶体管TD1的沟道长度L1的一部分。
在双漏P型TFT器件的栅极和源极施加Vgs时，当使用端口D2对应的沟道时，流过端口D2的电流可表示为：
Figure BDA0002392646250000101
当使用端口D1对应的沟道时，流过端口D1的电流可表示为：
Figure BDA0002392646250000102
其中，Vth1和Vth2分别为晶体管TD1和晶体管TD2对应的阈值电压。由于晶体管TD2的沟道长度L2为晶体管TD1的沟道长度L1的一部分，晶体管TD1的阈值电压Vth1大于晶体管TD2的阈值电压Vth2，由此得出流过D2端口和D1端口的电流的比值大于晶体管TD1和晶体管TD2的沟道长度比L1/L2。
将上述双漏P型TFT器件应用于本申请中的像素电路，可利用晶体管的双沟道设置对像素电路在感测扫描和数据扫描两个时段中的电流进行控制。在感测扫描时段，采用沟道长度短的次驱动管(相当于晶体管TD2)，以确保第一晶体管T1提供较大的驱动电流在短时间内对数据感测线70进行充电；在数据扫描时段，采用沟道长度长的主驱动管(相当于晶体管TD1)以提供正常的电流驱动OLED发光。
第一晶体管T1的主驱动管所对应的沟道和次驱动管所对应的沟道的长度比可以根据具体情况做不同设定，本申请对此不作限定。在一个实施例中，主驱动管的沟道和次驱动管的沟道的长度比的范围为2:1～30:1。例如，二者的长度比可以为10:1或20:1，那么流过次驱动管的电流与流过主驱动管的电流的比例要大于10或20，也就是说利用双沟道设计的晶体管与利用现有技术中的三端口晶体管相比，其在感测扫描时段对数据感测线70进行充电的电流增大了10倍或20倍以上，这样大大缩短了充电时间。
由于次驱动管所对应的沟道为主驱动管所对应的沟道的一部分，在相同材料下，相同工艺下，假设晶体管的沟道内部晶体界面态是均匀的，则晶体管阈值电压Vth和沟道长度L存在函数关系Vth＝f(L)。利用次驱动管的阈值电压Vth′和其对应的沟道的长度，通过实验可以推出上述函数关系式，再将主驱动管所对应的沟道的长度代入此函数关系式就可以得到主驱动管的阈值电压Vth。
在数据扫描时段，向数据感测线70提供补偿后的数据电压Vdata，以对第一晶体管T1(主驱动管)的阈值电压Vth进行补偿，从而减轻由于第一晶体管T1的阈值电压的差异导致的显示亮度不均匀的问题。这里，补偿后的数据电压Vdata可以为补偿前的数据电压Vpixel与补偿电压f(Vth)之和，其中，补偿电压f(Vth)根据主驱动管的阈值电压Vth来确定。例如，补偿电压f(Vth)可以等于主驱动管的阈值电压Vth。又例如，补偿电压f(Vth)可以为主驱动管的阈值电压Vth与其他值之和或之差，其他值例如可以是不同像素中第一晶体管T1(主驱动管)的阈值电压Vth的平均值。
本申请实施例提供的像素电路包括驱动电路30以及电连接在数据感测线70和驱动电路30之间的第一开关电路20和第二开关电路40。驱动电路30中的驱动晶体管采用双沟道设计的TFT，其中沟道长度长的主驱动管与发光元件10电连接，沟道长度短的次驱动管与第二开关电路20电连接，使得像素电路可以在感测扫描阶段采用沟道长度短的次驱动管对数据感测线70进行充电，在数据扫描时段采用沟道长度长的主驱动管以驱动OLED正常发光。这样，可以使驱动晶体管在数据扫描时段提供较大的电流对数据感测线上的分布电容充电，感测电压Vsens能够在短时间内达到饱和状态，即能够达到使驱动晶体管的次驱动管截止的电压。再根据检测到的感测电压Vsens获取次驱动管的阈值电压Vth′，并根据Vth′以及阈值电压和沟道长度的函数关系进一步得到主驱动管的阈值电压Vth。在数据扫描时段，根据主驱动管的阈值电压Vth向数据感测线70提供补偿的数据电压来驱动发光元件发光。利用这种双沟道设计，可以通过驱动晶体管沟道长度短的次驱动管提升对数据感测线70的充电能力，使得数据感测线70上的电压能够在较短的时间内达到使驱动晶体管截止的感测电压Vsens，从而提高了驱动晶体管阈值电压检测的准确性，最终解决了由于驱动晶体管阈值电压的差异导致的显示亮度不均匀的问题。
在一些实施例中，如图1所示，数据感测线70与复位电路50电连接。复位电路50被配置为响应于复位信号R将数据感测线70的电位复位到初始化电压Vini，该初始化电压Vini使得第一晶体管T1的次驱动管导通。应理解，初始化电压Vini小于第一电压端ELVDD的电压与次驱动管的阈值电压Vth′的差值。
上述实施例中，数据感测线70上的电位在被稳定在使得第一晶体管T1的次驱动管截止的感测电压Vsens之前，可以先被复位到使得次驱动管导通的初始化电压Vini。这样的方式可以减小数据感测线70的电位在稳定在感测电压之前的电位波动对感测电压的影响，使得检测的感测电压更为准确，从而使得得到的第一晶体管T1的次驱动管的阈值电压Vth′更为准确，也就提升了第一晶体管T1(主驱动管)的阈值电压的准确性。
在一些实施例中，如图1所示，发光元件10的阴极可以与控制电路60电连接。控制电路60被配置为响应于至少一个控制信号，使得发光元件10的阴极与第二电压端ELVSS或第三电压端ELVDD′电连接。这里，第二电压端ELVSS的电位使得发光元件10处于正向偏置，第三电压端ELVDD′的电位使得发光元件10处于反向偏置。
应当理解，在发光元件10的阴极连接到第二电压端ELVSS的情况下，发光元件10处于正向偏置状态，故在满足条件的情况下可以发光；而在发光元件10的阴极连接到第三电压端ELVDD′的情况下，发光元件10处于反向偏置状态，故不会发光。
图5所示为本申请另一实施例提供的一种像素电路的结构示意图。如图5所示，该像素电路中的第二开关电路40包括第二晶体管T2和第三晶体管T3。第二晶体管T2和第三晶体管T3的控制端被配置为接收来自第二扫描线的第二扫描信号S，第二晶体管T2的第一端与第一节点A电连接，第二晶体管T2的第二端与第一晶体管T1的第三端电连接，即与次驱动管电连接。第三晶体管T3的第一端与数据感测线70电连接，第三晶体管T3的第二端与第一节点A电连接。
第一开关电路20包括第四晶体管T4，第四晶体管T4的控制端被配置为接收来自第一扫描线的第一扫描信号G，第四晶体管T4的第一端与数据感测线70电连接，第四晶体管T4的第二端与第一节点A电连接。
控制电路60包括第五晶体管T5和第六晶体管T6。第五晶体管T5的控制端被配置为接收第一控制信号SEN，第五晶体管T5的第一端与发光元件10的阴极电连接，第五晶体管T5的第二端与第三电压端ELVDD′电连接。第六晶体管T6的控制端被配置为接收第二控制信号EM，第六晶体管T6的第一端与发光元件10的阴极电连接，第六晶体管T6的第二端与第二电压端ELVSS电连接。
在一种情况下，当第一控制信号SEN被设置为第五晶体管T5的导通电压，第二控制信号EM被设置为第六晶体管T6的截止电压时，第五晶体管T5导通，第六晶体管T6截止。在这种条件下，OLED的阴极连接至第三电压端ELVDD′。第三电压端ELVDD′通常供应有固定高电压，这使得发光元件OLED被设置为反向偏置模式，处于不发光或非显示状态。在非显示状态期间，可以对数据感测线70进行感测操作以采样携带了第一晶体管T1的次驱动管的阈值电压Vth′的感测信号Vsens。
在另一种情况下，当第一控制信号SEN被设置为第五晶体管T5的截止电压，第二控制信号EM被设置为第六晶体管T6的导通电压时，第五晶体管T5截止，第六晶体管T6导通。在这种条件下，OLED的阴极连接至第二电压端ELVSS。第二电压端ELVSS通常供应有固定低电压或接地电平，这使得OLED被设置为正向偏置模式，可有效地允许驱动电流流过OLED并驱动OLED发光。
复位电路70包括第七晶体管T7，第七晶体管T7包括用于接收复位信号R的控制端、与数据感测线70电连接的第一端以及与第四电压端Vini电连接的第二端。
在一些实施例中，图5像素电路中的第一晶体管T1可以为双漏P型TFT或双源N型TFT，其他晶体管可以均为N型TFT，或均为P型TFT，或者一部分晶体管为N型TFT，另一部分晶体管为P型TFT。
图6所示为本申请一实施例提供的一种像素电路的驱动方法的流程图。该驱动方法基于图1所示的像素电路进行操作，下面结合图1和图6对像素电路的驱动方法进行说明。
如图6所示，该驱动方法包括如下步骤：
步骤601：在感测扫描时段，使数据感测线上的电位稳定在使得第一晶体管的次驱动管截止的感测电压以获取次驱动管的阈值电压，并根据次驱动管的阈值电压计算主驱动管的阈值电压；和
步骤602：在数据扫描时段，向数据感测线提供补偿后的数据电压以驱动发光元件发光，其中，补偿后的数据电压根据主驱动管的阈值电压来确定。
这里，感测扫描时段属于非显示阶段，具体地，感测扫描时段可以位于显示面板的开机时刻与显示阶段的开始时刻(即显示面板开始显示画面的时刻)之间，也可以位于显示阶段的结束时刻(即显示面板结束显示画面的时刻)与显示面板的关机时刻之间。
在感测扫描时段，使像素电路采用沟道长度短的次驱动管对数据感测线70进行充电，当数据感测线70上的电位稳定在使次驱动管截止的感测电压Vsens后，检测感测电压Vsens以获取次驱动管的阈值电压Vth′，并根据次驱动管的阈值电压Vth′计算得到主驱动管的阈值电压Vth。
在显示阶段的数据扫描时段，第二开关电路40响应于第二扫描信号S不导通，第一开关电路20响应于第一扫描信号G导通，以将来自数据感测线70的补偿后的数据电压传输至电容器Cst的第二端和第一晶体管T1的控制端。第一晶体管T1的主驱动管在补偿后的数据电压的控制下导通以产生用于驱动发光元件10发光的驱动电流。
这里，补偿后的数据电压为补偿前的数据电压(也可以称为原始数据电压)Vpixel和补偿电压f(Vth)之和。其中，补偿电压f(Vth)根据第一晶体管T1的主驱动管的阈值电压Vth来确定。需要说明的是，当感测扫描时段选择在显示面板的开机时刻与显示阶段的开始时刻之间时，主驱动管的阈值电压Vth可以根据当前显示周期的感测电压来Vsens确定；当感测扫描时段选择在显示阶段的结束时刻与显示面板的关机时刻之间时，主驱动管的阈值电压Vth可以根据当前显示周期的上一个显示周期的感测电压Vsens来确定。
本申请实施例提供的驱动方法针对采用双沟道设计的驱动晶体管的像素电路提出，该方法包括感测扫描和数据扫描两个时段。在感测扫描阶段，采用驱动晶体管中沟道长度短的次驱动管对数据感测线进行充电，使数据感测线上的电位稳定在使得次驱动管截止的感测电压以获取次驱动管的阈值电压，再根据次驱动管的阈值电压进一步得到主驱动管的阈值电压。在数据扫描时段，根据所得到的主驱动管的阈值电压向数据感测线提供补偿的数据电压来驱动发光元件发光。通过这种方法，利用驱动晶体管中沟道长度短的次驱动管增大了驱动晶体管中流动的电流，提升了驱动晶体管的充电能力，使得数据感测线上的电压能够在较短的时间内达到饱和状态，即达到使驱动晶体管截止的感测电压，从而使检测到的感测电压更为准确，也就提高了驱动晶体管阈值电压的检测准确性，最终解决了由于驱动晶体管阈值电压的差异导致的显示亮度不均匀的问题。
在一些实施例中，感测扫描时段包括阈值电压建立子时段。在阈值电压建立子时段，第一开关电路20响应于第一扫描信号G不导通，第二开关电路响应于第二扫描信号S导通，第一晶体管T1的次驱动管对存储电容器Cst和数据感测线70进行充电，数据感测线70上的电压上升，当数据感测线70上的电压上升至第一电压端电压ELVDD和次驱动管的阈值电压Vth′的差值时，次驱动管截止。例如，在阈值电压建立子时段的结尾时，感测电压Vsens达到饱和状态，其为第一电压端ELVDD的电压与次驱动管的阈值电压Vth′的差值。
在另一些实施例中，感测扫描时段还包括在阈值电压建立子时段之前的复位子时段。在复位子时段，第一开关电路20响应于第一扫描信号G不导通，第二开关电路40响应于第二扫描信号S导通，将数据感测线70的电位复位到使得第一晶体管T1的次驱动管导通的初始化电压Vini。这里，初始化电压Vini可以设置为小于第一电压端ELVDD的电压与次驱动管的阈值电压Vth′的差值，从而使得第一晶体管T1的次驱动管处于导通状态。这样的方式可以减小数据感测线70的电位在稳定在感测电压之前的电位波动对感测电压的影响，使得感测电压更为准确，从而使得最终得到的第一晶体管T1(主驱动管)的阈值电压Vth更为准确。
在又一些实施例中，感测扫描时段还包括在阈值电压建立子时段之后的采样子时段。在取样子时段，从数据感测线70读取感测电压Vsens以得到次驱动管的阈值电压Vth′，根据次驱动管的阈值电压Vth′以及阈值电压和沟道长度的函数关系计算主驱动管的阈值电压Vth，并将主驱动管的阈值电压Vth存储至外部补偿模块的存储器中。
在本申请一些实施例中，在数据扫描时段，第二开关电路40响应于第二扫描信号S不导通，第一开关电路20响应于第一扫描信号G导通以将来自数据感测线70的补偿后的数据电压传输至存储电容器Cst的第二端和第一晶体管T1的控制端。第一晶体管T1的主驱动管在补偿后的数据电压的控制下导通，产生用于驱动发光元件10发光的驱动电流以使其发光。
在一些实施例中，可以根据之前得到的主驱动管的阈值电压Vth来补偿数据电压的数值。例如，补偿后的数据电压Vdata为原始数据电压Vpixel与补偿电压f(Vth)之和，以减轻由于第一晶体管T1的阈值电压的差异导致的显示亮度不均匀的问题。这里，补偿电压f(Vth)为与第一晶体管T1的主驱动管的阈值电压Vth相关的电压数值。
下面结合图7-10对图5所示的像素电路的工作过程进行说明。在下面的说明中，假设图5所示的像素电路中的第一晶体管T1为双漏P型TFT，其余各晶体管均为三端口P型TFT。
图7所示为图5所示的像素电路在感测扫描时段的时序控制图。下面结合图7-8对获得第一晶体管T1的阈值电压Vth的过程进行说明。
图8为图5所示的像素电路在复位子时段的有效电路示意图。结合图7和图8所示，在复位子时段t0，第二扫描信号S、复位信号R和第一控制信号SEN为低电平VGL，第一扫描信号G和第二控制信号EM为高电平VGH。因此，第二晶体管T2、第三晶体管T3、第五晶体管T5和第七晶体管T7导通，第四晶体管T4和第六晶体管T6截止。
数据感测线70的电位被复位到使得第一晶体管T1的次驱动管导通的初始化电压Vini。可选地，初始化电压Vini设为比第一电压端ELVDD的电压与次驱动管的阈值电压Vth′的差值更小的电平。第二晶体管T2和第三晶体管T3被第二扫描信号S导通以允许初始化电压Vini被写入驱动电路30中的存储电容器Cst和驱动晶体管T1的栅极。由于Vini＜第一电压端ELVDD的电压ELVDD-Vth，因此驱动晶体管T1的次驱动管处于导通状态。
接着，在感测扫描时段中的阈值电压建立子时段t1，复位信号R变为高电压VGH使得第七晶体管T7截止，其他信号的电平与t0子时段相同。驱动晶体管T1的次驱动管和第二晶体管T2组成二极管向存储电容器Cst充电，同时通过第三晶体管T3向数据感测线70的分布电容器Cdata充电。数据感测线70和存储电容器Cst电容的电平由于充电效应开始从初始化电压Vini上升。随着电平的上升，驱动晶体管T1的栅源电压Vgs减小，在一定时间内，Vgs减小至驱动晶体管T1的次驱动管的阈值电压Vth′时，次驱动管转变为截止状态，并且数据感测线70的分布电容和存储电容器Cst电容上的电压达到饱和状态。此时，例如在阈值电压建立子时段t1的结尾时，数据感测线70电容的电压为感测电压Vsens，其为第一电压端ELVDD的电压ELVDD与次驱动管的阈值电压Vth′的差值。
接下来，在感测扫描时段的采样子时段t2，数据感测线70上的电位稳定在感测电压Vsens。源极驱动器响应于采样信号SMPL从低电平VGL变为高电平VGH以读取数据感测线70上的电位，并根据Vsens＝ELVDD-Vth′得到次驱动管的阈值电压Vth′。然后根据次驱动管的阈值电压Vth′以及阈值电压和沟道长度的函数关系计算主驱动管的阈值电压Vth。可选地，主驱动管的阈值电压Vth被存储至外部补偿模块的存储器中。
图9和图10分别为图5所示的像素电路在数据扫描时段的有效电路示意图及其时序控制图。下面结合图9-10对驱动像素电路进行显示的过程进行说明。
结合图9和图10所示，在数据扫描时段，第二扫描信号S、复位信号R和第一控制信号SEN为高电平VGH，因此第二晶体管T2、第三晶体管T3、第五晶体管T5和第七晶体管T7截止。第一扫描信号S为低电平VGL以使第四晶体管T4导通。第二控制信号EM为低电平VGL以导通第六晶体管T6，从而允许OLED的阴极连接至通常被赋予固定低电压或接地电平的第二电压端ELVSS，确保了OLED处于正向偏置模式。由于第一晶体管T1的第二端口D1连接至OLED的阳极，第二端口D1有电流输出；而第二晶体管T2截止，与第二晶体管T2连接的第三端口D2没有电流输出，因此第一晶体管T1是以长沟道的主驱动管驱动OLED器件发光的。
具体地，数据感测线70上的数据电压Vdata通过第四晶体管T4被写入到第一晶体管T1的控制端和电容器Cst的第二端。第一晶体管T1的主驱动管在补偿后的数据电压Vdata的控制下导通，从而驱动发光元件10发光。在一些实施例中，可以根据之前得到的主驱动管的阈值电压Vth来补偿数据电压的数值。例如，补偿后的数据电压Vdata为原始数据电压Vpixel与补偿电压f(Vth)之和，这里，补偿电压f(Vth)为与第一晶体管T1的主驱动管的阈值电压Vth相关的电压数值。
参照图9和图10，第一扫描信号G在数据扫描时段为低电压VGL以允许补偿后的数据电压Vdata通过第四晶体管T4被写入节点A，即VA＝Vdata。节点A也是第一晶体管T1的栅极和存储电容器Cst的一端。存储电容器Cst的另一端电连接至第一电压端ELVDD，其也是驱动晶体管T1的源极。因此，驱动晶体管T1的栅源电压为：Vgs＝Vdata–第一电压端ELVDD的电压ELVDD。
第一扫描信号G为高电压时，第四晶体管T4截止，存储在存储电容器Cst中的电压保持为ELVDD-Vth，这使第一晶体管T1的主驱动管保持在饱和状态，因此驱动电流ID可表示为：
Figure BDA0002392646250000181
其中μ是载流子迁移率常数，COX是与第一晶体管T1的氧化物层相关联的电容，W和L1是第一晶体管T1的主驱动管的对应宽度和长度。
在一个实施例中，补偿电压f(Vth)可以为第一晶体管T1的主驱动管的阈值电压Vth，由于第一晶体管T1的主驱动管的电压阈值Vth已经在之前被采样并存储在存储器中，因此，在数据扫描时段加载的数据信号包括原始像素电压和阈值电压Vth，即Vdata＝Vpixel+Vth。因此，驱动电流ID可表示为：
Figure BDA0002392646250000191
从上式可以看出，第一晶体管T1的阈值电压Vth已经被补偿，使得驱动电流ID独立于Vth的值。因此，不同像素电路中的第一晶体管T1的驱动电流ID可以相同,从而解决了驱动晶体管阈值电压的差异所导致的显示亮度不均匀的问题。
图11为本申请一个实施例提供的显示装置的结构示意图。
如图11所示，显示装置包括多个像素单元101(n(行)×m(列)个像素单元101)。每个像素单元101包括上述任意一个实施例的像素电路，例如图1或图5所示的像素电路。在一些实施例中，显示装置例如可以是显示面板、移动终端、电视机、显示器、笔记本电脑、数码相框、导航仪、电子纸等任何具有显示功能的产品或部件。
在一些实施例中，参见图11，装置还包括多条第一扫描线，例如第一扫描线G1、第一扫描线G2…第一扫描线Gn。每条第一扫描线与同一行像素单元101中的像素电路电连接。例如，第一扫描线G1与第一行像素单元101中的像素电路电连接，第一扫描线G2与第二行像素单元101中的像素电路电连接，以此类推。
在一些实施例中，参见图11，显示装置还包括多条第二扫描线，例如第二扫描线S1、第二扫描线S2…第二扫描线Sn。每条第二扫描线与同一行像素单元101中的像素电路电连接。例如，第二扫描线S1与第一行像素单元101中的像素电路电连接，第二扫描线S2与第二行像素单元101中的像素电路电连接，以此类推。
在一些实施例中，参见图11，显示装置还包括与源极驱动器102电连接的多条数据感测线，例如，数据感测线DL1、数据感测线DL2…数据感测线DLm。每条数据感测线DL与同一列像素单元101中的像素电路电连接。例如，数据感测线DL1与第一列像素单元101中的像素电路电连接，数据感测线DL2与第二列像素单元101中的像素电路电连接，以此类推。
应理解，多个像素单元101、多条第一扫描线、多条第二扫描线和多条数据感测线设置在显示装置的显示区。在一些实施例中，多条第一扫描线和多条第二扫描线可以与栅极驱动器电连接。
在一些实施例中，参见图11，显示装置还包括设置在显示装置的非显示区或源极驱动器102中的多个复位电路50。多个复位电路50可以与同一条复位线Rn电连接。每个复位电路50与一条对应的数据感测线电连接，即多个复位电路50与多条数据感测线一一对应。每个复位电路50被配置为响应于复位信号R，将对应的数据感测线的电位分别复位到初始化电压Vini(例如在感测扫描时段的复位子时段t0)。
初始化电压Vini使得与该条数据感测线电连接的每个像素单元101中的第一晶体管T1的次驱动管导通。例如，与数据感测线DL1电连接的复位电路50将数据感测线DL1的电位复位到使得与数据感测线DL1电连接的第一列像素单元101中的第一晶体管T1的次驱动管导通的初始化电压Vini，与数据感测线DL2电连接的复位电路50将数据感测线DL2的电位复位到使得与数据感测线DL2电连接的第二列像素单元101中的第一晶体管T1的次驱动管导通的初始化电压Vini，以此类推。
在一些实现方式中，复位电路50的结构例如可以参照图5所示的复位电路50的结构。每个复位电路50可以包括第七晶体管T7。第七晶体管T7的控制端被配置为接收复位信号R，第七晶体管T7的第一端与对应的数据感测线电连接，第七晶体管T7的第二端与第四电压端Vini电连接。
在一些实施例中，显示装置还包括设置在非显示区或电源中的控制电路60。控制电路60与每个像素单元101中的发光元件10的阴极电连接。控制电路60被配置为响应于至少一个控制信号，使得每个像素单元101中的发光元件10的阴极与第二电压端ELVSS或第三电压端ELVDD′电连接。例如，控制电路60使得每个像素单元101中的发光元件10的阴极在数据扫描时段与第二电压端ELVSS电连接，在感测扫描时段与第三电压端ELVDD′电连接。
在一些实现方式中，控制电路60的结构例如可以参照图5所示的控制电路60的结构。至少一个控制信号可以包括第一控制信号SEN和第二控制信号EM。控制电路包括第五晶体管T5和第六晶体管T6。第五晶体管T5的控制端被配置为接收第一控制信号SEN，第五晶体管T5的第一端与每个像素单元101中的发光元件10的阴极电连接，第五晶体管T5的第二端与第三电压端ELVDD′电连接。第六晶体管T6的控制端被配置为接收第二控制信号EM，第六晶体管T6的第一端与每个像素单元101中的发光元件10的阴极电连接，第六晶体管T6的第二端与第二电压端ELVSS电连接。
在一些实施例中，在每个显示周期的显示阶段之前或显示阶段之后可以逐行地实现对各像素单元中的第一晶体管的阈值电压的感测，在每个显示周期的显示阶段可以逐行地驱动各像素单元中的发光元件发光。
应当注意，尽管在附图中以特定顺序描述了本申请方法的操作，但是，这并非要求或者暗示必须按照该特定顺序来执行这些操作，或是必须执行全部所示的操作才能实现期望的结果。相反，流程图中描绘的步骤可以改变执行顺序。附加地或备选地，可以省略某些步骤，将多个步骤合并为一个步骤执行，和/或将一个步骤分解为多个步骤执行。
以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。

Claims (14)

1.一种像素电路，其特征在于，包括驱动电路、电连接在数据感测线和所述驱动电路之间的第一开关电路和第二开关电路，
所述驱动电路被配置为在所述第一开关电路传输的电压的控制下驱动发光元件发光，其包括：
第一晶体管，所述第一晶体管为四端口晶体管，所述第一晶体管的控制端与所述第一开关电路电连接，所述第一晶体管的第一端与第一电压端电连接，所述第一晶体管的第二端与所述发光元件的阳极电连接，所述第一晶体管的第三端与所述第二开关电路电连接，所述第一晶体管的控制端、第一端和第二端构成所述第一晶体管的主驱动管，所述第一晶体管的控制端、第一端和第三端构成所述第一晶体管的次驱动管，所述次驱动管所对应的沟道为所述主驱动管所对应的沟道的一部分；和
存储电容器，所述存储电容器的第一端与所述第一电压端电连接，所述电容器的第二端与所述第一晶体管的所述控制端电连接；
所述第一开关电路被配置为响应于来自第一扫描线的第一扫描信号，在导通的情况下将所述数据感测线上的电压写入到所述存储电容器中；
所述第二开关电路被配置为响应于来自第二扫描线的第二扫描信号，在导通的情况下将所述第一晶体管的次驱动管的第三端电压连接到所述数据感测线上。
2.根据权利要求1所述的像素电路，其特征在于，所述第一晶体管为双漏P型薄膜晶体管，所述第一晶体管的控制端为栅极，所述第一晶体管的第一端为源极，所述第一晶体管的第二端和第三端分别为第一漏极和第二漏极，所述栅极、所述源极以及所述第一漏极构成所述第一晶体管的主驱动管，所述栅极、所述源极以及所述第二漏极构成所述第一晶体管的次驱动管。
3.根据权利要求1所述的像素电路，其特征在于，所述第一晶体管为双源N型薄膜晶体管，所述第一晶体管的控制端为栅极，所述第一晶体管的第一端为漏极，所述第一晶体管的第二端和第三端分别为第一源极和第二源极，所述栅极、所述漏极以及所述第一源极构成所述第一晶体管的主驱动管，所述栅极、所述漏极以及所述第二源极构成所述第一晶体管的次驱动管。
4.根据权利要求1所述的像素电路，其特征在于，所述主驱动管所对应的沟道与次驱动管所对应的沟道的长度比的范围为2:1～30:1。
5.根据权利要求1所述的像素电路，其特征在于，所述第一晶体管的控制端与所述第一开关电路通过第一节点电连接，所述第二开关电路包括第二晶体管和第三晶体管，所述第二晶体管和所述第三晶体管的控制端被配置为接收所述第二扫描信号，所述第二晶体管的第一端与所述第一节点电连接，所述第二晶体管的第二端与所述第一晶体管的第三端电连接；所述第三晶体管的第一端与所述数据感测线电连接，所述第三晶体管的第二端与所述第一节点电连接。
6.根据权利要求1所述的像素电路，其特征在于，所述第一开关电路包括第四晶体管，所述第四晶体管的控制端被配置为接收所述第一扫描信号，所述第四晶体管的第一端与所述数据感测线电连接，所述第四晶体管的第二端与所述第一晶体管的控制端电连接。
7.根据权利要求1所述的像素电路，其特征在于，所述发光元件的阴极与控制电路电连接，所述控制电路被配置为响应于至少一个控制信号，使得所述发光元件的阴极与第二电压端或第三电压端电连接；
其中，所述第二电压端的电位使得所述发光元件处于正向偏置模式，所述第三电压端的电位使得所述发光元件处于反向偏置模式。
8.根据权利要求1所述的像素电路，其特征在于，所述数据感测线与复位电路电连接，所述复位电路被配置为响应于复位信号将所述数据感测线的电位复位到初始化电压，所述初始化电压使得所述第一晶体管的所述次驱动管导通。
9.一种显示装置，其特征在于，包括多个像素单元，每个像素单元包括如权利要求1-8任意一项所述的像素电路。
10.一种像素电路的驱动方法，其特征在于，所述像素电路包括驱动电路、电连接在数据感测线和所述驱动电路之间的第一开关电路和第二开关电路，
所述驱动电路被配置为在所述第一开关电路传输的电压的控制下驱动发光元件发光，其包括：
第一晶体管，所述第一晶体管为四端口晶体管，所述第一晶体管的控制端与所述第一开关电路电连接，所述第一晶体管的第一端与第一电压端电连接，所述第一晶体管的第二端与所述发光元件的阳极电连接，所述第一晶体管的第三端与所述第二开关电路电连接，所述第一晶体管的控制端、第一端和第二端构成所述第一晶体管的主驱动管，所述第一晶体管的控制端、第一端和第三端构成所述第一晶体管的次驱动管，所述次驱动管所对应的沟道为所述主驱动管所对应的沟道的一部分；和
存储电容器，所述存储电容器的第一端与所述第一电压端电连接，所述电容器的第二端与所述第一晶体管的所述控制端电连接；
所述第一开关电路被配置为响应于来自第一扫描线的第一扫描信号，在导通的情况下将所述数据感测线上的电压写入到所述存储电容器中；
所述第二开关电路被配置为响应于来自第二扫描线的第二扫描信号，在导通的情况下将所述第一晶体管的次驱动管的第三端电压连接到所述数据感测线上；所述方法包括：
在感测扫描时段，使所述数据感测线上的电位稳定在使得所述第一晶体管的所述次驱动管截止的感测电压以获取所述次驱动管的阈值电压，并根据所述次驱动管的阈值电压计算所述主驱动管的阈值电压；
在数据扫描时段，向所述数据感测线提供补偿后的数据电压以驱动所述发光元件发光，其中，所述补偿后的数据电压根据所述主驱动管的阈值电压来确定。
11.根据权利要求10所述的驱动方法，其特征在于，所述感测扫描时段包括阈值电压建立子时段，
在所述阈值电压建立子时段，所述第一开关电路响应于所述第一扫描信号不导通，所述第二开关电路响应于所述第二扫描信号导通，所述第一晶体管的所述次驱动管对所述存储电容器和所述数据感测线进行充电，所述数据感测线上的电压上升，当所述数据感测线上的电压上升至所述第一电压端电压和所述次驱动管的阈值电压的差值时，所述次驱动管截止。
12.根据权利要求11所述的驱动方法，其特征在于，所述感测扫描时段还包括在所述阈值电压建立子时段之前的复位子时段，
在所述复位子时段，所述第一开关电路响应于所述第一扫描信号不导通，所述第二开关电路响应于所述第二扫描信号导通，将所述数据感测线的电位复位到使得所述第一晶体管的所述次驱动管导通的初始化电压，所述初始化电压小于所述第一电压端的电压与所述次驱动管的阈值电压的差值。
13.根据权利要求11所述的驱动方法，其特征在于，所述感测扫描时段还包括在所述阈值电压建立子时段之后的采样子时段，
在所述取样子时段，从所述数据感测线读取所述感测电压以得到所述次驱动管的阈值电压，根据所述次驱动管的阈值电压以及阈值电压与沟道长度的函数关系计算所述主驱动管的阈值电压，并将所述主驱动管的阈值电压存储至外部补偿模块的存储器中。
14.根据权利要求10-13任意一项所述的驱动方法，其特征在于，在所述数据扫描时段，所述第二开关电路响应于所述第二扫描信号不导通，所述第一开关电路响应于所述第一扫描信号导通以将来自所述数据感测线的补偿后的数据电压传输至所述存储电容器的第二端和所述第一晶体管的控制端，所述第一晶体管的所述主驱动管在所述补偿后的数据电压的控制下导通以产生用于驱动所述发光元件发光的驱动电流；其中，所述补偿后的数据电压为原始数据电压和补偿电压之和，所述补偿电压根据所述主驱动管的阈值电压来确定。
CN202010119918.3A 2020-02-26 2020-02-26 像素电路及其驱动方法、显示装置 Pending CN111210771A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010119918.3A CN111210771A (zh) 2020-02-26 2020-02-26 像素电路及其驱动方法、显示装置
US17/424,854 US11948507B2 (en) 2020-02-26 2021-01-26 Pixel circuitry, method for driving pixel circuitry, and display device
PCT/CN2021/073736 WO2021169706A1 (zh) 2020-02-26 2021-01-26 像素电路及其驱动方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010119918.3A CN111210771A (zh) 2020-02-26 2020-02-26 像素电路及其驱动方法、显示装置

Publications (1)

Publication Number Publication Date
CN111210771A true CN111210771A (zh) 2020-05-29

Family

ID=70784476

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010119918.3A Pending CN111210771A (zh) 2020-02-26 2020-02-26 像素电路及其驱动方法、显示装置

Country Status (3)

Country Link
US (1) US11948507B2 (zh)
CN (1) CN111210771A (zh)
WO (1) WO2021169706A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113112959A (zh) * 2021-04-08 2021-07-13 京东方科技集团股份有限公司 像素电路、显示面板、显示设备及像素电路的驱动方法
WO2021169706A1 (zh) * 2020-02-26 2021-09-02 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN113689828A (zh) * 2021-08-31 2021-11-23 Tcl华星光电技术有限公司 背光驱动电路、显示终端及显示驱动方法
US20220301490A1 (en) * 2021-03-16 2022-09-22 Shanghai Tianma Micro-electronics Co., Ltd. Display panel and display device
CN116543702A (zh) * 2023-05-31 2023-08-04 惠科股份有限公司 显示驱动电路、显示驱动方法及显示面板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103426933A (zh) * 2012-05-16 2013-12-04 三星显示有限公司 薄膜晶体管及具备该薄膜晶体管的像素电路
US20140062331A1 (en) * 2012-08-30 2014-03-06 Lg Display Co., Ltd. Organic light emitting display and driving method thereof
EP3340223A1 (en) * 2016-12-22 2018-06-27 LG Display Co., Ltd. Electroluminescent display and method of driving the same
CN108470544A (zh) * 2017-02-23 2018-08-31 昆山国显光电有限公司 一种像素驱动电路及其驱动方法、阵列基板和显示装置
CN110062944A (zh) * 2019-03-13 2019-07-26 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN110062943A (zh) * 2019-03-13 2019-07-26 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN110520922A (zh) * 2018-09-20 2019-11-29 京东方科技集团股份有限公司 显示驱动电路、方法、以及显示设备

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3949040B2 (ja) * 2002-09-25 2007-07-25 東北パイオニア株式会社 発光表示パネルの駆動装置
KR20060060843A (ko) * 2004-12-01 2006-06-07 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI298536B (en) * 2006-05-29 2008-07-01 Au Optronics Corp Pixel structure and fabricating method thereof
KR102102251B1 (ko) * 2013-12-24 2020-04-20 엘지디스플레이 주식회사 유기 발광 표시 장치
CN105405395B (zh) * 2016-01-04 2017-11-17 京东方科技集团股份有限公司 一种像素结构、其驱动方法及相关显示装置
KR102547079B1 (ko) 2016-12-13 2023-06-26 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
CN109377944B (zh) * 2018-10-30 2020-11-27 京东方科技集团股份有限公司 像素驱动电路、显示面板及其驱动方法和显示装置
KR102637006B1 (ko) * 2018-12-19 2024-02-16 삼성디스플레이 주식회사 플렉서블 표시 장치
CN110428776B (zh) * 2019-08-14 2021-03-19 京东方科技集团股份有限公司 像素电路及检测方法、显示面板以及显示装置
CN111210771A (zh) * 2020-02-26 2020-05-29 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103426933A (zh) * 2012-05-16 2013-12-04 三星显示有限公司 薄膜晶体管及具备该薄膜晶体管的像素电路
US20140062331A1 (en) * 2012-08-30 2014-03-06 Lg Display Co., Ltd. Organic light emitting display and driving method thereof
EP3340223A1 (en) * 2016-12-22 2018-06-27 LG Display Co., Ltd. Electroluminescent display and method of driving the same
CN108470544A (zh) * 2017-02-23 2018-08-31 昆山国显光电有限公司 一种像素驱动电路及其驱动方法、阵列基板和显示装置
CN110520922A (zh) * 2018-09-20 2019-11-29 京东方科技集团股份有限公司 显示驱动电路、方法、以及显示设备
CN110062944A (zh) * 2019-03-13 2019-07-26 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN110062943A (zh) * 2019-03-13 2019-07-26 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021169706A1 (zh) * 2020-02-26 2021-09-02 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
US11948507B2 (en) 2020-02-26 2024-04-02 Boe Technology Group Co., Ltd. Pixel circuitry, method for driving pixel circuitry, and display device
US20220301490A1 (en) * 2021-03-16 2022-09-22 Shanghai Tianma Micro-electronics Co., Ltd. Display panel and display device
US11605336B2 (en) * 2021-03-16 2023-03-14 Shanghai Tianma Micro-electronics Co., Ltd. Display panel and display device
US11915638B2 (en) 2021-03-16 2024-02-27 Shanghai Tianma Micro-electronics Co., Ltd. Display panel and display device
CN113112959A (zh) * 2021-04-08 2021-07-13 京东方科技集团股份有限公司 像素电路、显示面板、显示设备及像素电路的驱动方法
CN113689828A (zh) * 2021-08-31 2021-11-23 Tcl华星光电技术有限公司 背光驱动电路、显示终端及显示驱动方法
CN113689828B (zh) * 2021-08-31 2023-01-24 Tcl华星光电技术有限公司 背光驱动电路、显示终端及显示驱动方法
CN116543702A (zh) * 2023-05-31 2023-08-04 惠科股份有限公司 显示驱动电路、显示驱动方法及显示面板
CN116543702B (zh) * 2023-05-31 2024-04-05 惠科股份有限公司 显示驱动电路、显示驱动方法及显示面板

Also Published As

Publication number Publication date
US11948507B2 (en) 2024-04-02
WO2021169706A1 (zh) 2021-09-02
US20230154400A1 (en) 2023-05-18

Similar Documents

Publication Publication Date Title
CN107657923B (zh) 像素电路的检测方法、显示面板的驱动方法、显示装置及像素电路
US11024229B2 (en) Display panel and detection method thereof, and display device
CN111210771A (zh) 像素电路及其驱动方法、显示装置
CN109545145B (zh) 像素电路及其驱动方法、显示装置
US10909925B2 (en) Pixel circuit and driving method thereof, display panel and display device
US9293085B2 (en) Pixel circuit which corrects variations in threshold voltage for a driving transistor and driving method thereof
US8174466B2 (en) Display device and driving method thereof
US10585514B2 (en) Pixel circuit, display panel and driving method thereof
EP2033178B1 (en) Active matrix display compensating apparatus
CN108766360B (zh) 显示面板的驱动方法和显示装置
US10650753B2 (en) Pixel circuit, method for driving the same, display panel and display device
US9514676B2 (en) Pixel circuit and driving method thereof and display apparatus
US11341906B2 (en) Pixel circuit, method, and AMOLED display with optical touch sensing
US9412302B2 (en) Pixel driving circuit, driving method, array substrate and display apparatus
EP2033177B1 (en) Active matrix display compensation
US20160035276A1 (en) Oled pixel circuit, driving method of the same, and display device
US20210074213A1 (en) Pixel circuit, pixel driving method and display device
US11127348B2 (en) Pixel circuit, driving method thereof and display device
KR100932205B1 (ko) 화소 회로, 이를 포함하는 디스플레이 장치 및 화소 회로의동작 방법
EP3624099A1 (en) Compensation method and compensation device for organic electroluminescence display and display device
CN111613178A (zh) 像素电路及其驱动方法、显示基板和显示装置
US20230206792A1 (en) Detecting method of pixel circuit, driving method of display panel and display device
JP2006098437A (ja) 画素回路及び表示装置
CN113920923B (zh) 发光器件驱动电路、背光模组以及显示面板
CN116034278A (zh) 一种电流检测装置的控制方法及控制设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination