CN110391242A - L形台阶状字线结构及其制作方法及三维存储器 - Google Patents

L形台阶状字线结构及其制作方法及三维存储器 Download PDF

Info

Publication number
CN110391242A
CN110391242A CN201910705463.0A CN201910705463A CN110391242A CN 110391242 A CN110391242 A CN 110391242A CN 201910705463 A CN201910705463 A CN 201910705463A CN 110391242 A CN110391242 A CN 110391242A
Authority
CN
China
Prior art keywords
word line
metal layer
short side
shape
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910705463.0A
Other languages
English (en)
Other versions
CN110391242B (zh
Inventor
张刚
霍宗亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201910705463.0A priority Critical patent/CN110391242B/zh
Publication of CN110391242A publication Critical patent/CN110391242A/zh
Application granted granted Critical
Publication of CN110391242B publication Critical patent/CN110391242B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region

Landscapes

  • Semiconductor Memories (AREA)

Abstract

一种L形台阶状字线结构及其制作方法及三维存储器，字线结构包括：多个L形字线单元，每个L形字线单元长边一侧沿着第二方向延伸且近邻一栅线缝隙，短边一侧沿着第一方向延伸且短边包含一字线引出端；其中，所述字线引出端形成于一台阶状的叠层结构，该叠层结构包含多个由绝缘材料形成的叠层对，通过在每个叠层对中的其中一个叠层靠近栅线缝隙的区域作为替换金属区，该替换金属区域包含位于表面的短边区域表面金属层和位于内部的短边区域内部金属层，在第一方向上，短边区域表面金属层的长度大于短边区域内部金属层的长度，所述字线引出端对应该短边区域表面金属层。确保在刻蚀选择比不够高的情况下，即使刻蚀过度，也不发生字线短路的现象。

Description

L形台阶状字线结构及其制作方法及三维存储器
技术领域
本公开属于半导体存储器及集成技术领域，涉及一种L形台阶状字线结构及其制作方法及三维存储器。
背景技术
三维NAND存储器技术是目前国家正在重点发展的技术。
三维NAND存储器面临未来集成难度增大的难题。128层及以上三维NAND存储器面临字线连接工艺难题，随着三维存储器层数增加，字线连接孔的刻蚀要求越来越高的选择比，否则连接孔刻蚀击穿字线引出端/焊点(pad)的几率会极大增加，从而造成字线间短路。同时三维存储器字线引出端(SS)的设计难度也逐渐增加。
发明内容
(一)要解决的技术问题
本公开提供了一种L形台阶状字线结构及其制作方法及三维存储器，以至少部分解决以上所提出的技术问题。
(二)技术方案
根据本公开的一个方面，提供了一种L形台阶状字线结构，包括：多个L形字线单元，每个L形字线单元长边一侧沿着第二方向(y方向)延伸且近邻一栅线缝隙，短边一侧沿着第一方向(x方向)延伸且短边包含一字线引出端；其中，所述字线引出端形成于一台阶状的叠层结构，该叠层结构包含多个由绝缘材料形成的叠层对，通过在每个叠层对中的其中一个叠层靠近栅线缝隙的区域作为替换金属区，该替换金属区域包含位于表面的短边区域表面金属层和位于内部的短边区域内部金属层，在第一方向上，短边区域表面金属层的长度大于短边区域内部金属层的长度，所述字线引出端对应该短边区域表面金属层。
在本公开的一些实施例中，字线引出端用于连接逻辑控制电路的连接孔焊点，位于短边区域表面金属层中距离栅线缝隙的距离为大于所述短边区域内部金属层长度的位置。
在本公开的一些实施例中，所述替换金属区域还包含位于表面的长边区域表面金属层和位于内部的长边区域内部金属层，在第二方向上，长边区域表面金属层的长度与长边区域内部金属层的长度相等。
在本公开的一些实施例中，多个L形字线单元沿着第一方向依次连接并呈台阶状分布。
在本公开的一些实施例中，多个字线单元沿着第三方向层叠并且沿着第二方向呈台阶状分布。
在本公开的一些实施例中，所述多个L形字线单元为至少一对L形字线单元，成对的两个L形字线单元通过栅线缝隙隔开并呈错位镜像分布，错位相差一个台阶的高度，所述一个台阶的高度等于一个叠层对的高度，错位的方向沿着第三方向(z方向)，第三方向与第一方向及第二方向均垂直。
在本公开的一些实施例中，L形台阶状字线结构，还包括：保护层，覆盖于多个L形字线单元之间及其各个字线单元上方，栅线缝隙贯穿保护层上表面。
在本公开的一些实施例中，所述L形字线单元长边用于连接核心(core)区。
根据本公开的另一个方面，提供了一种L形台阶状字线结构的制作方法，包括：制作一台阶状的叠层结构，该叠层结构包含多个由绝缘材料形成的叠层对，每个叠层对作为一个台阶；对所述叠层结构划分为多个区域，每个区域的叠层结构用于形成一个L形字线单元；对每个区域的叠层结构的表层台阶末端进行处理，使得沿着第一方向，表层台阶末端的刻蚀速率高于位于其下方的结构的刻蚀速率；对处理后的叠层结构进行刻蚀以形成一栅线缝隙，该栅线缝隙沿着第二方向延伸且刻蚀的深度方向垂直于叠层结构的表面；基于所述栅线缝隙对于每个叠层对中的其中一个叠层靠近栅线缝隙的区域进行刻蚀掏空，沿着第一方向，表层台阶中的其中一个叠层被刻蚀掉的区域对应的尺寸大于其正下方结构被刻蚀掉的区域对应的尺寸；在掏空区域沉积金属材料，得到替换金属区域，该替换金属区域包含位于表面的短边区域表面金属层和位于内部的短边区域内部金属层，在第一方向上，短边区域表面金属层的长度大于短边区域内部金属层的长度，字线引出端对应该短边区域表面金属层；从而形成多个L形字线单元，每个L形字线单元长边一侧沿着第二方向延伸且近邻一栅线缝隙，短边一侧沿着第一方向延伸且短边包含该字线引出端。
在本公开的一些实施例中，当叠层结构包含氧化硅和氮化硅的叠层对时，对每个区域的叠层结构的表层台阶末端进行处理的方式为：通过离子注入或选择沉积的方式提高表层台阶末端的氮化硅中的氮浓度。
在本公开的一些实施例中，在对处理后的叠层结构进行刻蚀以形成一栅线缝隙的步骤之前，还包括：形成保护层的步骤。
在本公开的一些实施例中，在得到替换金属区域的步骤之后还包括：形成用于连接逻辑控制电路的连接孔的步骤，该连接孔贯穿保护层且与字线引出端的连接孔焊点位置对应并连接，该连接孔焊点位于短边区域表面金属层中距离栅线缝隙的距离为大于所述短边区域内部金属层长度的位置。
在本公开的一些实施例中，所述台阶状的叠层结构沿着第一方向和/或第二方向向外突出。
在本公开的一些实施例中，所述替换金属区域还包含位于表面的长边区域表面金属层和位于内部的长边区域内部金属层，在第二方向上，长边区域表面金属层的长度与长边区域内部金属层的长度相等。
根据本公开的又一个方面，提供了一种三维存储器，包含本公开提及的任一种L形台阶状字线结构。
(三)有益效果
从上述技术方案可以看出，本公开提供的L形台阶状字线结构及其制作方法及三维存储器，具有以下有益效果：
通过基于栅线缝隙设置L形短边台阶末端表层的替换金属区域比内部的替换金属区域在第一方向(x方向)的尺寸大，从而可以基于栅线缝隙定位垂直于平面的连接孔(SSCT)的位置，将SSCT设置为在第一方向上大于L形短边台阶末端内部的替换金属区域尺寸的位置，从而当SSCT与L形短边台阶末端表层的替换金属区域连接时，对应其下方为叠层结构中的多个叠层对，例如为多个氧化硅/氮化硅叠层对，那么实现了每个连接(contact)落点的金属层下方都是绝缘层，以此确保在刻蚀选择比不够高的情况下，即使刻蚀过度，也不发生字线短路的现象。
附图说明
图1为根据本公开一实施例所示的L形台阶状字线结构的俯视图。
图2为如图1所示的L形台阶状字线结构中圈出部分A沿着A1-A1线剖开的结构示意图，对应L形短边的x方向剖视图。
图3为如图1所示的L形台阶状字线结构中圈出部分B沿着B1-B1线剖开的结构示意图，对应L形短边的y方向剖视图。
图4为如图1所示的L形台阶状字线结构中圈出部分A沿着A2-A2线剖开的结构示意图，对应L形长边的x方向剖视图。
图5为如图1所示的L形台阶状字线结构中圈出部分B沿着B2-B2线剖开的结构示意图，对应L形长边的y方向剖视图。
图6为L形台阶状字线结构包含沿着第一方向(z方向)层叠的多个字线单元的(a)俯视图和(b)细节部分放大后的立体结构示意图。
图7为包含如图1所示的L形台阶状字线结构的三维存储器中通过连接孔接触到短边区域表面金属层实现逻辑控制电路与字线的连接的结构示意图。
图8为如图7所示的结构的圈出部分A沿着A3-A3线剖开的结构示意图，对应L形短边的x方向剖视图。
图9为根据本公开一实施例所示的L形台阶状字线结构的制作方法流程图。
【符号说明】
1-字线单元；
11保护层； 12-叠层结构；
121-第一叠层材料； 122-第二叠层材料；
22-替换金属区域；
221-短边区域表面金属层； 222-短边区域内部金属层；
223-长边区域表面金属层； 224-长边区域内部金属层；
3-栅线缝隙(GSL，Gate Line Slit)； 4-连接孔。
具体实施方式
现有技术中，三维存储器的控制电路与字线(wordline or gateline)通过垂直于平面的连接孔(SSCT)与台阶状字线引出端(SS，Stair Step)连接。随着三维存储器高度的不断增加，SSCT击穿SS从而导致两条或多条字线短路的概率不断增加。128层和192层三维存储器要求SSCT刻蚀的选择比高于400和600，而192层以上的三维存储器要求更高的SSCT刻蚀选择比。然而目前的刻蚀技术无法满足该选择比要求。
本公开提出一种L形台阶状字线结构及其制作方法及三维存储器，通过基于栅线缝隙设置L形短边台阶末端表层的替换金属区域比内部的替换金属区域在第一方向(x方向)的尺寸大，从而可以基于栅线缝隙定位垂直于平面的连接孔(SSCT)的位置，将SSCT设置为在第一方向上大于L形短边台阶末端内部的替换金属区域尺寸的位置，从而当SSCT与L形短边台阶末端表层的替换金属区域连接时，对应其下方为叠层结构中的多个叠层对，例如为多个氧化硅/氮化硅叠层对，那么实现了每个连接(contact)落点的金属层下方都是绝缘层，以此确保在刻蚀选择比不够高的情况下，即使刻蚀过度，也不发生字线短路的现象。
本公开的L形台阶状字线结构中，L形是俯视图呈现的形状，该L形台阶状字线结构包含至少两个字线单元。在一实施例中，多个(两个或以上个数)字线单元可以沿着第一方向(x方向)依次连接并呈台阶状分布，即沿着第一方向(x方向)包含多个字线单元，多个字线单元中前一个字线单元的字线引出端末端与后一个字线单元的字线引出端首端呈台阶状分布，如图1所示意的沿着x方向分布的四个字线单元，其中相邻两个字线单元的连接关系如图2所示。在另一实施例中，多个字线单元也可以沿着第三方向(z方向)层叠并呈台阶状分布，即层叠的多个字线单元沿着第二方向(y方向，图6中(b)所示意的为y轴负方向)依次向外突出，形成台阶状分布的多个字线单元的叠层，台阶的高度差h为一个叠层对的高度，如图6中(a)所示意的沿着z方向两个层叠的字线单元和如图6中(b)所示意的呈台阶状分布的形式。
本公开的实施例中，L形台阶状字线结构中，替换金属区域的制作方法是通过利用栅线缝隙刻蚀位于该栅线缝隙两端部分区域的第二叠层材料然后经过金属填充后得到的，因此在一实施例中，字线单元是成对出现的，全文以成对的L形字线单元进行说明(图1中示意了呈“凸”形的两个字线单元)，成对的两个字线单元通过栅线缝隙隔开并呈错位镜像分布(相差一个台阶的高度)，如图1和图2所示。其他制备方法可以单独在栅线缝隙的一侧形成L形字线单元，因此字线单元的个数可以是多个(大于1个)，包含奇数和偶数，不局限于成对的偶数形式。
本公开的L形台阶状字线结构中，L形长边用于连接核心(core)区，L形短边用作与控制电路连接的接触端/焊点(pad)。通过对L形短边台阶末端表层区域调整离子浓度(或者采用其他调控方式，任何能够实现刻蚀速率差异化的方式均可)，使得表层区域比内部区域的刻蚀速率快(湿法腐蚀，或者其他刻蚀手段)，从而基于表层和内部材料的刻蚀速率差异，在第一方向(x方向)上得到短边区域表面金属层比其下方的短边区域内部金属层的尺寸大的结构，即在第一方向上，短边区域表面金属层的长度大于短边区域内部金属层的长度，在短边区域表面金属层下方，靠里的部分为短边区域内部金属层，靠外的部分为叠层结构中的(未被刻蚀掉的保留的)多个叠层对。如此，便形成了L形表面金属边缘位置对应的底部为绝缘层的结构，在进行连接孔刻蚀接触时，能够确保在刻蚀选择比不够高的情况下，即使刻蚀过度，也不发生字线短路的现象。
为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。
第一实施例
在本公开的第一个示例性实施例中，提供了一种L形台阶状字线结构。
图1为根据本公开一实施例所示的L形台阶状字线结构的俯视图。图2为如图1所示的L形台阶状字线结构中圈出部分A沿着A1-A1线剖开的结构示意图，对应L形短边的x方向剖视图。图3为如图1所示的L形台阶状字线结构中圈出部分B沿着B1-B1线剖开的结构示意图，对应L形短边的y方向剖视图。图4为如图1所示的L形台阶状字线结构中圈出部分A沿着A2-A2线剖开的结构示意图，对应L形长边的x方向剖视图。图5为如图1所示的L形台阶状字线结构中圈出部分B沿着B2-B2线剖开的结构示意图，对应L形长边的y方向剖视图。
需要说明的是，本实施例中以四个叠层对形成的叠层结构来示意一个字线单元，因此对应图3和图5中的长边的剖视图，很明显看出对应的字线引出端的短边区域表面金属层221位于四个叠层对的顶层，为了示意两个字线单元的字线引出端下方对应为绝缘层的叠层对，因此图3和图5示意了6个叠层对；在图2和图4中，示意了沿着第一方向(x方向)的两个L形字线单元对，两个相邻L形字线单元对的前一个字线单元对的字线引出端末端与后一个字线单元对的字线引出端首端呈台阶状分布。在每个L形字线单元对内部，成对的两个字线单元通过栅线缝隙隔开并呈错位镜像分布，错位相差一个台阶的高度，图中为了清楚示意沿着第一方向，位于表层(顶层)的短边区域表面金属层221的长度大于其下方(内部)的短边区域内部金属层222的长度，示意了5个叠层对。本领域技术人员可以按照上述示意得知多个(大于等于两个)L形字线单元对的短边和长边的剖视结构示意图。
结合图1-图5所示，本公开的L形台阶状字线结构，包括：至少一对L形字线单元，每对L形字线单元中，每个L形字线单元1长边一侧沿着第二方向(y方向)延伸且近邻一栅线缝隙3，短边一侧沿着第一方向(x方向)延伸且短边包含一字线引出端；其中，所述字线引出端形成于一叠层结构12，该叠层结构12包含多个由绝缘材料形成的叠层对，通过在每个叠层对中的其中一个叠层(例如为第二叠层材料122形成的叠层)靠近栅线缝隙3的区域作为替换金属区22，该替换金属区域22包含位于表面的短边区域表面金属层221和位于内部的短边区域内部金属层222，在第一方向上，短边区域表面金属层221的长度大于短边区域内部金属层222的长度，所述字线引出端对应该短边区域表面金属层221。
本实施例中，L形长边用于连接核心(core)区，L形短边用作与控制电路连接的接触端/焊点(pad)。
结合图1-图3所示，L形短边中，该替换金属区域22包含位于表面的短边区域表面金属层221和位于内部的短边区域内部金属层222，在第一方向上，短边区域表面金属层221的长度大于短边区域内部金属层222的长度。结合图1、图4和图5所示，L形长边中，该替换金属区域22包含位于表面的长边区域表面金属层223和位于内部的长边区域内部金属层224，在第二方向(y方向)上，长边区域表面金属层223的长度与长边区域内部金属层224的长度相等。
需要说明的是，整体而言，长边区域表面金属层223和短边区域表面金属层221是同一个扩散层(均为表面扩散层)沿着两个方向(第一方向和第二方向)扩散出来的部分，分别位于长边和短边，因此为了介绍方便以及进行长短边的区分，将其形容为不同的名称，二者实质上是同一个L形扩散层的两个方向；同理，长边区域内部金属层224和短边区域内部金属层222也是同一个扩散层(均为内部扩散层)沿着两个方向表示的部分。相应的，L形台阶状结构中的L形长边用于连接核心(core)区，L形长边对应的替换金属区域的长度均相等，L形短边用作与控制电路连接的接触端/焊点(pad)，L形短边对应的替换金属区域中表层相较于内部的尺寸更大，如果将表层和内部的替换金属区域整体进行比较，表层的替换金属区域为短边较长的“L形”，内部的替换金属区域为“I形”，二者的长边长度相当(沿着y方向相等)；或者其他实施方式中，表层的替换金属区域为短边较长的“L形”，内部的替换金属区域为短边较短的“L形”，二者的长边长度相当。
本实施例中，如图1和图2所示，成对的两个字线单元1通过栅线缝隙3隔开并呈错位镜像分布，错位相差一个台阶的高度，所述一个台阶的高度等于一个叠层对的高度，错位的方向沿着第三方向(z方向)，第三方向与第一方向及第二方向均垂直。
本实施例中，叠层对12包含多个由绝缘材料形成的叠层对，每个叠层对包含第一叠层材料121和第二叠层材料122，例如，第一叠层材料121为氧化硅，第二叠层材料122为氮化硅。
下面结合附图介绍多个字线单元或者多个字线单元对的分布形式。图6为L形台阶状字线结构包含沿着第一方向(z方向)层叠的多个字线单元的(a)俯视图和(b)细节部分放大后的立体结构示意图。图7为包含如图1所示的L形台阶状字线结构的三维存储器中通过连接孔接触到短边区域表面金属层实现逻辑控制电路与字线的连接的结构示意图。图8为如图7所示的结构的圈出部分A沿着A3-A3线剖开的结构示意图，对应L形短边的x方向剖视图。
在一实施例中，多个(两个或以上个数)字线单元可以沿着第一方向(x方向)依次连接并呈台阶状分布，即沿着第一方向(x方向)包含多个字线单元，多个字线单元中前一个字线单元的字线引出端末端与后一个字线单元的字线引出端首端呈台阶状分布，如图1所示意的沿着x方向分布的四个字线单元，其中相邻两个字线单元的连接关系如图2所示。
本实施例中，以字线单元对为例进行说明，如图1-图3所示，沿着第一方向包含至少两对字线单元，如图1中圈出区域A所示，两个相邻L形字线单元对的前一个字线单元对的字线引出端末端与后一个字线单元对的字线引出端首端呈台阶状分布。在每个L形字线单元对内部，成对的两个字线单元通过栅线缝隙隔开并呈错位镜像分布，错位相差一个台阶的高度。
在另一实施例中，多个字线单元也可以沿着第三方向(z方向)层叠并且沿着第二方向(y方向)呈台阶状分布，如图6中(a)所示意的沿着z方向两个层叠的字线单元和如图6中(b)所示意的呈台阶状分布的形式，即沿着第三方向层叠的多个字线单元沿着第二方向(y方向)依次向外突出，形成台阶状分布的多个字线单元的叠层，这里向外突出的方向参照图6中(b)所示意的y轴负方向，台阶的高度差h为一个叠层对的高度，本实施例中，一个叠层对的高度为氧化硅/氮化硅叠层对的高度。当然，对应多个字线单元对，在z轴叠层的情况与两个字线单元上下层叠的方式类似，这里不再赘述。字线单元对的区别在于，在每个字线单元对内部，需要具有如下布局：成对的两个字线单元通过栅线缝隙隔开并呈错位镜像分布，错位相差一个台阶的高度。
当然，在其它实施例中，还可以是上述两种布局形式的组合，即多个字线单元可以沿着第三方向层叠，沿着第三方向层叠的多个字线单元沿着第二方向(y方向)依次向外突出，且在第一方向依次连接多个字线单元并呈台阶状分布。
参照图7和图8所示，本实施例中，字线引出端用于连接逻辑控制电路的连接孔4焊点位于短边区域表面金属层221中距离栅线缝隙3的距离为大于所述短边区域内部金属层222长度的位置。
本实施例中，参照图2-图5所示，该L形台阶状字线结构还包括：保护层11，覆盖于多个L形字线单元1之间及其各个字线单元1上方，栅线缝隙3贯穿保护层11上表面。
综上所述，本实施例中通过基于栅线缝隙设置L形短边台阶末端表层的替换金属区域比内部的替换金属区域在第一方向(x方向)的尺寸大，从而可以基于栅线缝隙定位垂直于平面的连接孔(SSCT)的位置，将SSCT设置为在第一方向上大于L形短边台阶末端内部的替换金属区域尺寸的位置，从而当SSCT与L形短边台阶末端表层的替换金属区域连接时，对应其下方为叠层结构中的多个叠层对，例如为多个氧化硅/氮化硅叠层对，那么实现了每个连接(contact)落点的金属层下方都是绝缘层，以此确保在刻蚀选择比不够高的情况下，即使刻蚀过度，也不发生字线短路的现象。
第二实施例
在本公开的第二个示例性实施例中，提供了一种L形台阶状字线结构的制作方法。本实施例以如何制作第一个实施例中的L形台阶状字线结构进行示例。
图9为根据本公开一实施例所示的L形台阶状字线结构的制作方法流程图。
参照图9所示，本实施例的L形台阶状字线结构的制作方法，包括：
步骤S201：制作一台阶状的叠层结构，该叠层结构包含多个由绝缘材料形成的叠层对，每个叠层对作为一个台阶；
在本公开的一实施例中，所述台阶状的叠层结构12沿着第一方向和/或第二方向向外突出。
“A和/或B”的含义为只包含A或者只包含B或者同时包含A和B。
本实施例中，叠层对12包含多个由绝缘材料形成的叠层对，每个叠层对包含第一叠层材料121和第二叠层材料122，例如，第一叠层材料121为氧化硅，第二叠层材料122为氮化硅。
步骤S202：对所述叠层结构划分为多个区域，每个区域的叠层结构用于形成一个L形字线单元；
本实施例中，L形长边用于连接核心(core)区，L形短边用作与控制电路连接的接触端/焊点(pad)，core区和SS端(台阶状字线引出端，对应短边)电路的设计需要通过顶部选择栅(select gate)的选择来划分区域(block)。
步骤S203：对每个区域的叠层结构的表层台阶末端进行处理，使得沿着第一方向，表层台阶末端的刻蚀速率高于位于其下方的结构的刻蚀速率；
在本公开的一些实施例中，当叠层结构包含氧化硅和氮化硅的叠层对时，对每个区域的叠层结构的表层台阶末端进行处理的方式为：通过离子注入或选择沉积的方式提高表层台阶末端的氮化硅中的氮浓度。
当然，形成不同刻蚀速率的形式有多种，本实施例中采用的湿法刻蚀的方式同时配合使用改变离子浓度的形式，在其它实施例中，也可以采用其他调控方式，任何能够实现刻蚀速率差异化的方式均在本公开的保护范围之内。
步骤S204：对处理后的叠层结构进行刻蚀以形成一栅线缝隙，该栅线缝隙沿着第二方向延伸且刻蚀的深度方向垂直于叠层结构的表面；
栅线缝隙3形成于相邻的分区之间或者同一个分区的中线上以形成字线单元对，成对的两个字线单元1通过栅线缝隙3隔开并呈错位镜像分布。栅线缝隙的一侧(比如图2中的左侧)与其中一个叠层结构的表层台阶相切并贯穿下方的其它台阶层，如图1和图2所示。
步骤S205：基于所述栅线缝隙对于每个叠层对中的其中一个叠层靠近栅线缝隙的区域进行刻蚀掏空；
沿着第一方向，由于表层台阶末端经过处理，因此表层台阶末端的刻蚀速率高于位于其下方的结构的刻蚀速率，则基于栅线缝隙3对每个叠层对中的其中一个叠层(比如均为包含第二叠层材料122的叠层)进行刻蚀掏空后，表层台阶中的该其中一个叠层被刻蚀掉的区域对应的尺寸大于其正下方结构被刻蚀掉的区域对应的尺寸，即后续形成的L形短边对应的情形；
沿着第二方向，表层台阶中的该其中一个叠层备刻蚀掉的区域对应的尺寸与其正下方结构被刻蚀掉的区域对应的尺寸相等，即后续形成L形长边对应的情形。
步骤S206：在掏空区域沉积金属材料，得到替换金属区域，字线引出端对应短边区域表面金属层；从而形成多个L形字线单元，每个L形字线单元长边一侧沿着第二方向延伸且近邻一栅线缝隙，短边一侧沿着第一方向延伸且短边包含该字线引出端；
本实施例中，如图2和图3所示，该替换金属区域11包含位于表面的短边区域表面金属层221和位于内部的短边区域内部金属层222，在第一方向上，短边区域表面金属层221的长度大于短边区域内部金属层222的长度，字线引出端对应该短边区域表面金属层221；
如图4和图5所示，所述替换金属区域11还包含位于表面的长边区域表面金属层223和位于内部的长边区域内部金属层224，在第二方向上，长边区域表面金属层223的长度与长边区域内部金属层224的长度相等。
在本公开的一些实施例中，在刻蚀处理后的叠层结构以形成一栅线缝隙的步骤S204之前，还包括：形成保护层的步骤；该实施例中，先进行步骤S203，对对每个区域的叠层结构的表层台阶末端进行处理之后，为了在后续步骤S204进行刻蚀制作栅线缝隙的过程中形成掩膜或者起到保护表面的作用，先形成保护层11，然后基于干法或者湿法刻蚀的工艺在叠层结构12中制作栅线缝隙3。
在本公开的一些实施例中，在得到替换金属区域的步骤S206之后还包括：形成用于连接逻辑控制电路的连接孔4的步骤，如图7和图8所示，该连接孔4贯穿保护层且与字线引出端的连接孔焊点位置对应并连接，该连接孔焊点位于短边区域表面金属层中距离栅线缝隙的距离为大于所述短边区域内部金属层长度的位置。
本实施例的制作方法还包括其他的常用步骤或者执行顺序可以进行变化；当然，本公开的L形台阶状字线结构的制作方法不局限于本实施例所示，任何能够形成本公开的L形台阶状字线结构的各个组成部分以及对应的位置关系的工艺均在本公开的保护范围之内。
第三实施例
在本公开的第三个示例性实施例中，提供了一种三维存储器，包含本公开提及的任一种L形台阶状字线结构。
本实施例中，该三维存储器包含：L形台阶状字线结构以及逻辑控制电路，该逻辑控制电路通过连接孔4与L形台阶状字线结构中每个字线单元1中的字线引出端上的连接孔焊点位置对应并连接，该连接孔焊点位于短边区域表面金属层中距离栅线缝隙的距离为大于所述短边区域内部金属层长度的位置。由于连接孔焊点下方为绝缘层，因此在进行连接孔刻蚀接触时，能够确保在刻蚀选择比不够高的情况下，即使刻蚀过度，也不发生字线短路的现象。
综上所述，本公开提供了一种L形台阶状字线结构及其制作方法及三维存储器，通过基于栅线缝隙设置L形短边台阶末端表层的替换金属区域比内部的替换金属区域在第一方向(x方向)的尺寸大，从而可以基于栅线缝隙定位垂直于平面的连接孔(SSCT)的位置，将SSCT设置为在第一方向上大于L形短边台阶末端内部的替换金属区域尺寸的位置，从而当SSCT与L形短边台阶末端表层的替换金属区域连接时，对应其下方为叠层结构中的多个叠层对，例如为多个氧化硅/氮化硅叠层对，那么实现了每个连接(contact)落点的金属层下方都是绝缘层，以此确保在刻蚀选择比不够高的情况下，即使刻蚀过度，也不发生字线短路的现象。
贯穿附图，相同的元素由相同或相近的附图标记来表示。在可能导致对本公开的理解造成混淆时，将省略常规结构或构造。并且图中各部件的形状和尺寸不反映真实大小和比例，而仅示意本公开实施例的内容。另外，在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。
说明书与权利要求中所使用的序数例如“第一”、“第二”、“第三”等的用词，以修饰相应的元件，其本身并不意味着该元件有任何的序数，也不代表某一元件与另一元件的顺序、或是制造方法上的顺序，该些序数的使用仅用来使具有某命名的一元件得以和另一具有相同命名的元件能做出清楚区分。
再者，单词“包含”或“包括”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。
除非存在技术障碍或矛盾，本发明的上述实施方式中的各个特征可以自由组合以形成另外的实施例，这些另外的实施例均在本发明的保护范围中。
以上所述的具体实施例，对本公开的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本公开的具体实施例而已，并不用于限制本公开，凡在本公开的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (10)

1.一种L形台阶状字线结构，其特征在于，包括：
多个L形字线单元，每个L形字线单元长边一侧沿着第二方向(y方向)延伸且近邻一栅线缝隙，短边一侧沿着第一方向(x方向)延伸且短边包含一字线引出端；
其中，所述字线引出端形成于一台阶状的叠层结构，该叠层结构包含多个由绝缘材料形成的叠层对，通过在每个叠层对中的其中一个叠层靠近栅线缝隙的区域作为替换金属区，该替换金属区域包含位于表面的短边区域表面金属层和位于内部的短边区域内部金属层，在第一方向上，短边区域表面金属层的长度大于短边区域内部金属层的长度，所述字线引出端对应该短边区域表面金属层。
2.根据权利要求1所述的L形台阶状字线结构，其特征在于，字线引出端用于连接逻辑控制电路的连接孔焊点，位于短边区域表面金属层中距离栅线缝隙的距离为大于所述短边区域内部金属层长度的位置。
3.根据权利要求1所述的L形台阶状字线结构，其特征在于，所述替换金属区域还包含位于表面的长边区域表面金属层和位于内部的长边区域内部金属层，在第二方向上，长边区域表面金属层的长度与长边区域内部金属层的长度相等。
4.根据权利要求1所述的L形台阶状字线结构，其特征在于，多个L形字线单元沿着第一方向依次连接并呈台阶状分布。
5.根据权利要求1或4所述的L形台阶状字线结构，其特征在于，多个字线单元沿着第三方向层叠并且沿着第二方向呈台阶状分布。
6.根据权利要求1-5中任一项所述的L形台阶状字线结构，其特征在于，所述多个L形字线单元为至少一对L形字线单元，成对的两个L形字线单元通过栅线缝隙隔开并呈错位镜像分布，错位相差一个台阶的高度，所述一个台阶的高度等于一个叠层对的高度，错位的方向沿着第三方向(z方向)，第三方向与第一方向及第二方向均垂直。
7.根据权利要求1所述的L形台阶状字线结构，其特征在于，还包括：保护层，覆盖于多个L形字线单元之间及其各个字线单元上方，栅线缝隙贯穿保护层上表面。
8.根据权利要求1-7中任一项所述的L形台阶状字线结构，其特征在于，所述L形字线单元长边用于连接核心(core)区。
9.一种如权利要求1-8中任一种L形台阶状字线结构的制作方法，其特征在于，包括：
制作一台阶状的叠层结构，该叠层结构包含多个由绝缘材料形成的叠层对，每个叠层对作为一个台阶；
对所述叠层结构划分为多个区域，每个区域的叠层结构用于形成一个L形字线单元；
对每个区域的叠层结构的表层台阶末端进行处理，使得沿着第一方向，表层台阶末端的刻蚀速率高于位于其下方的结构的刻蚀速率；
对处理后的叠层结构进行刻蚀以形成一栅线缝隙，该栅线缝隙沿着第二方向延伸且刻蚀的深度方向垂直于叠层结构的表面；
基于所述栅线缝隙对于每个叠层对中的其中一个叠层靠近栅线缝隙的区域进行刻蚀掏空，沿着第一方向，表层台阶中的该其中一个叠层被刻蚀掉的区域对应的尺寸大于其正下方结构被刻蚀掉的区域对应的尺寸；
在掏空区域沉积金属材料，得到替换金属区域，该替换金属区域包含位于表面的短边区域表面金属层和位于内部的短边区域内部金属层，在第一方向上，短边区域表面金属层的长度大于短边区域内部金属层的长度，字线引出端对应该短边区域表面金属层；
从而形成多个L形字线单元，每个L形字线单元长边一侧沿着第二方向延伸且近邻一栅线缝隙，短边一侧沿着第一方向延伸且短边包含该字线引出端；
可选的，当叠层结构包含氧化硅和氮化硅的叠层对时，对每个区域的叠层结构的表层台阶末端进行处理的方式为：通过离子注入或选择沉积的方式提高表层台阶末端的氮化硅中的氮浓度；
可选的，在对处理后的叠层结构进行刻蚀以形成一栅线缝隙的步骤之前，还包括：形成保护层的步骤；
可选的，在得到替换金属区域的步骤之后还包括：形成用于连接逻辑控制电路的连接孔的步骤，该连接孔贯穿保护层且与字线引出端的连接孔焊点位置对应并连接，该连接孔焊点位于短边区域表面金属层中距离栅线缝隙的距离为大于所述短边区域内部金属层长度的位置；
可选的，所述台阶状的叠层结构沿着第一方向和/或第二方向向外突出；
可选的，所述替换金属区域还包含位于表面的长边区域表面金属层和位于内部的长边区域内部金属层，在第二方向上，长边区域表面金属层的长度与长边区域内部金属层的长度相等。
10.一种三维存储器，其特征在于，包含权利要求1-8中任一项所述的L形台阶状字线结构。
CN201910705463.0A 2019-07-31 2019-07-31 L形台阶状字线结构及其制作方法及三维存储器 Active CN110391242B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910705463.0A CN110391242B (zh) 2019-07-31 2019-07-31 L形台阶状字线结构及其制作方法及三维存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910705463.0A CN110391242B (zh) 2019-07-31 2019-07-31 L形台阶状字线结构及其制作方法及三维存储器

Publications (2)

Publication Number Publication Date
CN110391242A true CN110391242A (zh) 2019-10-29
CN110391242B CN110391242B (zh) 2021-08-20

Family

ID=68288056

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910705463.0A Active CN110391242B (zh) 2019-07-31 2019-07-31 L形台阶状字线结构及其制作方法及三维存储器

Country Status (1)

Country Link
CN (1) CN110391242B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11233007B2 (en) 2020-06-05 2022-01-25 Yangtze Memory Technologies Co., Ltd. Staircase structure in three-dimensional memory device and method for forming the same
US11450604B2 (en) 2020-06-05 2022-09-20 Yangtze Memory Technologies Co., Ltd. Staircase structure in three-dimensional memory device and method for forming the same
US11985820B2 (en) 2020-10-15 2024-05-14 Samsung Electronics Co., Ltd. Semiconductor devices and data storage systems including the same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101919046A (zh) * 2007-12-31 2010-12-15 桑迪士克3D有限责任公司 采用双金属镶嵌工艺和压印光刻形成三维存储器阵列中的存储器线和通路的方法和装置
CN103824859A (zh) * 2012-11-16 2014-05-28 爱思开海力士有限公司 半导体器件及其制造方法
US20150069499A1 (en) * 2013-09-10 2015-03-12 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing same
CN104733462A (zh) * 2013-12-20 2015-06-24 爱思开海力士有限公司 半导体器件及其制造方法
CN105206610A (zh) * 2014-06-10 2015-12-30 旺宏电子股份有限公司 集成电路及其操作方法与制造方法
CN105374795A (zh) * 2014-08-28 2016-03-02 爱思开海力士有限公司 具有稳定结构的半导体器件及其制造方法
CN106981494A (zh) * 2016-01-15 2017-07-25 三星电子株式会社 三维半导体存储装置
CN107924922A (zh) * 2015-08-25 2018-04-17 英特尔公司 为存储器设备中的字线提供蚀刻停止

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101919046A (zh) * 2007-12-31 2010-12-15 桑迪士克3D有限责任公司 采用双金属镶嵌工艺和压印光刻形成三维存储器阵列中的存储器线和通路的方法和装置
CN103824859A (zh) * 2012-11-16 2014-05-28 爱思开海力士有限公司 半导体器件及其制造方法
US20150069499A1 (en) * 2013-09-10 2015-03-12 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing same
CN104733462A (zh) * 2013-12-20 2015-06-24 爱思开海力士有限公司 半导体器件及其制造方法
CN105206610A (zh) * 2014-06-10 2015-12-30 旺宏电子股份有限公司 集成电路及其操作方法与制造方法
CN105374795A (zh) * 2014-08-28 2016-03-02 爱思开海力士有限公司 具有稳定结构的半导体器件及其制造方法
CN107924922A (zh) * 2015-08-25 2018-04-17 英特尔公司 为存储器设备中的字线提供蚀刻停止
CN106981494A (zh) * 2016-01-15 2017-07-25 三星电子株式会社 三维半导体存储装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11233007B2 (en) 2020-06-05 2022-01-25 Yangtze Memory Technologies Co., Ltd. Staircase structure in three-dimensional memory device and method for forming the same
US11450604B2 (en) 2020-06-05 2022-09-20 Yangtze Memory Technologies Co., Ltd. Staircase structure in three-dimensional memory device and method for forming the same
TWI793433B (zh) * 2020-06-05 2023-02-21 大陸商長江存儲科技有限責任公司 三維記憶體元件中的階梯結構及其形成方法
US11699659B2 (en) 2020-06-05 2023-07-11 Yangtze Memory Technologies Co., Ltd. Staircase structure in three-dimensional memory device and method for forming the same
US12002757B2 (en) 2020-06-05 2024-06-04 Yangtze Memory Technologies Co., Ltd. Staircase structure in three-dimensional memory device and method for forming the same
US11985820B2 (en) 2020-10-15 2024-05-14 Samsung Electronics Co., Ltd. Semiconductor devices and data storage systems including the same

Also Published As

Publication number Publication date
CN110391242B (zh) 2021-08-20

Similar Documents

Publication Publication Date Title
CN110391242A (zh) L形台阶状字线结构及其制作方法及三维存储器
CN108550574A (zh) 三维存储器件及其制造方法
EP3316316B1 (en) A flash memory device and manufacture thereof
US20200176434A1 (en) Semiconductor device and method of manufacturing the same
CN110729296B (zh) 三维存储器及其形成方法
WO2019105398A1 (en) Dynamic random access memory array, semiconductor layout structure and fabrication method thereof
CN106373964A (zh) 半导体存储装置及其制造方法
KR20050011090A (ko) 코어부를 삽입한 인덕터 제조방법
CN109686738A (zh) 形成三维存储器的方法以及三维存储器
CN104952822A (zh) 一种焊盘结构
CN114068572A (zh) 一种三维存储器及其制作方法
US20230068995A1 (en) Three-dimensional memory and fabrication method thereof
CN103872049A (zh) 半导体装置及半导体装置的制造方法
US20160064396A1 (en) Flash memory fabrication method
WO2021165801A1 (en) Semiconductor structure with crack-blocking three-dimensional structure
TWI287266B (en) Seal ring structures, semiconductor wafers and methods for reducing die saw induced stresses
TWI539520B (zh) 記憶體元件及其形成方法與半導體元件的形成方法
CN109524409B (zh) 形成三维存储器的方法
US20150207073A1 (en) Semiconductor memory apparatus and fabrication method thereof
EP3648160A1 (en) Electrically programmable fuse, manufacturing method therefor, and storage unit
TW565931B (en) Method for fabricating memory cell of nonvolatile memory device
WO2021016922A1 (zh) L形台阶状字线结构及其制作方法及三维存储器
CN1244146C (zh) 在双金属/多晶硅氧化物氮化物氧化物硅阵列中的联结及选取步骤
CN107680954B (zh) 半导体测试单元及半导体测试结构
CN110581165A (zh) 包括半导体本体的二极管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant