CN110364430B - 一种晶圆的减薄方法及晶圆结构 - Google Patents

一种晶圆的减薄方法及晶圆结构 Download PDF

Info

Publication number
CN110364430B
CN110364430B CN201910690423.3A CN201910690423A CN110364430B CN 110364430 B CN110364430 B CN 110364430B CN 201910690423 A CN201910690423 A CN 201910690423A CN 110364430 B CN110364430 B CN 110364430B
Authority
CN
China
Prior art keywords
wafer
grinding
parameters
thinned
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910690423.3A
Other languages
English (en)
Other versions
CN110364430A (zh
Inventor
易洪昇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Integrated Circuit Co ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201910690423.3A priority Critical patent/CN110364430B/zh
Priority to US16/584,513 priority patent/US11227760B2/en
Publication of CN110364430A publication Critical patent/CN110364430A/zh
Application granted granted Critical
Publication of CN110364430B publication Critical patent/CN110364430B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B24B7/228—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明提供一种晶圆的减薄方法及晶圆结构，本申请实施例提供了一种晶圆的减薄方法，提供待减薄晶圆后，可以从晶圆的背面进行研磨，再从晶圆的背面进行第一次平坦化工艺，以对研磨后晶圆的平整度进行修复，然后从晶圆的背面进行第二次平坦化工艺，直至达到目标减薄厚度。也就是说，本申请实施例可以在去除晶圆的部分厚度后，通过两次平坦化工艺修复晶圆的平整度，不需要采用外延层作为刻蚀停止层，降低了减薄的成本，而通过研磨来去除大部分的厚度，不需要使用酸法刻蚀，避免酸法刻蚀造成的横向钻蚀，从而减少因此横向钻蚀而导致的切边的次数，增大有效芯片面积。

Description

一种晶圆的减薄方法及晶圆结构
技术领域
本发明涉及半导体器件及其制造领域，特别涉及一种晶圆的减薄方法及晶圆结构。
背景技术
随着半导体技术的不断发展，3D-IC(三维集成电路)技术得到了广泛的应用，其是利用晶圆级封装技术将不同的晶圆堆叠键合在一起，该技术具有高性能、低成本且高集成度的优点。
在晶圆级封装技术的实现中，在晶圆键合之后，从晶圆的背面进行减薄，为了在减薄后获得平整的表面，通常采用EPI(Epitaxy，外延)晶圆，即在硅衬底上生长了外延层的晶圆，在减薄过程中，以该外延层作为酸法刻蚀的停止层，从而可以获得平整的硅表面，然而，EPI的晶圆价格高，而且在酸法刻蚀过程中会造成晶圆横向的钻蚀，需要通过切边来修整，这会减少有效芯片面积。
发明内容
有鉴于此，本发明的目的在于提供一种晶圆的减薄方法及晶圆结构，减少切边的次数，增大有效芯片面积。
为实现上述目的，本发明有如下技术方案：
本申请实施例提供了一种晶圆的减薄方法，包括：
提供待减薄晶圆；
从所述晶圆的背面进行研磨；
从所述晶圆的背面进行第一次平坦化工艺，以对研磨后所述晶圆的表面平整度进行修复；
从所述晶圆的背面进行第二次平坦化工艺，直至达到目标减薄厚度。
可选的，所述第一次平坦化工艺和所述第二次平坦化工艺为化学机械平坦化。
可选的，所述待减薄晶圆为硅晶圆。
可选的，所述待减薄晶圆与另一晶圆键合。
可选的，研磨后所述晶圆的表面平整度的误差小于0.5μm。
可选的，所述研磨的控制方法包括：
S201，在设定的研磨参数下控制研磨机进行所述待减薄晶圆的研磨；
S202，当需要启动测试晶圆的监控时，在所述设定的研磨参数下控制所述研磨机进行测试晶圆的研磨；
S203，获得更新的研磨参数，并以所述更新的研磨参数作为设定的研磨参数，并返回S201，所述更新的研磨参数通过所述测试晶圆研磨后的第一整体厚度偏差确定，所述测试晶圆的第一整体厚度偏差通过专用测量设备获得。
可选的，所述更新的研磨参数的确定方法包括：
根据预先获得的实验数据，通过所述测试晶圆的第一整体厚度偏差确定更新的研磨参数，所述实验数据包括通过所述专用测量设备获得的晶圆研磨后的第一整体厚度偏差与研磨参数的对应关系。
可选的，需要启动测试晶圆的监控的判断方法包括：
判断所述待减薄晶圆的数量是否到达量产周期，若是，则确定需要启动测试晶圆的监控。
可选的，所述研磨机还设置有厚度测量装置，在步骤S201中，还包括：利用所述厚度测量装置获得研磨后的待减薄晶圆的第二整体厚度偏差；则，
需要启动测试晶圆的监控的判断方法包括：
根据所述待减薄晶圆的第二整体厚度偏差，判断是否需要启动测试晶圆的监控。
可选的，所述研磨机的承载台具有第一固定点以及第二可升降点、第三可升降点，研磨参数包括所述第二可升降点和所述第三可升降点的位移参数。
一种晶圆结构，包括：
键合后的第一晶圆和第二晶圆；
其中，所述第一晶圆保持完整，且所述第二晶圆经过减薄。
第二晶圆通过上述减薄方法进行减薄。
本发明实施例提供的一种晶圆的减薄方法及晶圆结构，本申请实施例提供了一种晶圆的减薄方法，提供待减薄晶圆后，可以从晶圆的背面进行研磨，再从晶圆的背面进行第一次平坦化工艺，以对研磨后晶圆的平整度进行修复，然后从晶圆的背面进行第二次平坦化工艺，直至达到目标减薄厚度。也就是说，本申请实施例可以在去除晶圆的部分厚度后，通过两次平坦化工艺修复晶圆的平整度，不需要采用外延层作为刻蚀停止层，降低了减薄的成本，而通过研磨来去除大部分的厚度，不需要使用酸法刻蚀，避免酸法刻蚀造成的横向钻蚀，从而减少因此横向钻蚀而导致的切边的次数，增大有效芯片面积。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1示出了本申请实施例中一种待减薄晶圆的结构示意图；
图2和图3示出了现有技术中一种晶圆在减薄后的结构示意图；
图4示出了本申请实施例提供的一种晶圆的减薄方法的流程图；
图5和图6示出了本申请实施例提供的一种晶圆在减薄后的结构示意图；
图7示出了本申请实施例提供的一种研磨的控制方法的流程图；
图8和图9示出了本申请实施例提供的一种研磨机的俯视图和正视图；
图10为本申请实施例中第一TTV的示意图；
图11为本申请实施例中的第三TTV的示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
正如背景技术中的描述，在晶圆键合之后，可以从晶圆的背面进行减薄，从而去除晶圆的部分衬底，减少晶圆的整体厚度。参考图1所示，为本申请实施例中一种待减薄晶圆的结构示意图，第一晶圆100的正面和第二晶圆200的正面通过键合层101键合在一起，形成晶圆堆叠，第二晶圆200的边缘经过修整，第二晶圆200可以作为待减薄晶圆。
为了在减薄后获得平整的表面，可以在硅衬底上生长外延层，在减薄的过程中，以该外延层作为酸法刻蚀的停止层去除衬底材料，从而得到平整的外延层，作为在晶圆的背面的硅表面。然而，形成外延层的晶圆价格较高，在通过酸法刻蚀去除衬底材料时会对晶圆造成横向的钻蚀，使晶圆边缘的部分材料层遭到破坏，甚至会影响晶圆之间的在边缘处的键合质量。参考图2所示，为现有技术中一种减薄后的晶圆的结构示意图，其中第一晶圆100和键合层101之间在边缘处存在横向的钻蚀，第二晶圆200和键合层101之间在边缘处也存在横向的钻蚀，从而使键合的晶圆之间出现缝隙，降低了晶圆的键合质量。
若通过切边来进行晶圆的修正，去除被钻蚀的部分，参考图3所示，为现有技术中一种减薄后的晶圆的结构示意图，通过去除被钻蚀的边缘处的部分晶圆，可以避免晶圆的键合质量下降，但是这会减少有效芯片面积，减薄的次数越多，切边去除的晶圆面积越大，晶圆有效芯片面积就越小。
基于以上技术问题，本申请实施例提供了一种晶圆的减薄方法，提供待减薄晶圆后，可以从晶圆的背面进行研磨，再从晶圆的背面进行第一次平坦化工艺，以对研磨后晶圆的平整度进行修复，然后从晶圆的背面进行第二次平坦化工艺，直至达到目标减薄厚度。也就是说，本申请实施例可以在去除晶圆的部分厚度后，通过两次平坦化工艺修复晶圆的平整度，不需要采用外延层作为刻蚀停止层，降低了减薄的成本，而通过研磨来去除大部分的厚度，不需要使用酸法刻蚀，避免酸法刻蚀造成的横向钻蚀，从而减少因此横向钻蚀而导致的切边的次数，增大有效芯片面积。
为了更好地理解本申请的技术方案和技术效果，下面结合附图对具体的实施例进行详细的描述。
参考图4所示，为本申请实施例提供的一种晶圆的减薄方法的流程图，该方法可以包括以下步骤：
S101，提供待减薄晶圆，参考图1所示。
在本申请实施例中，待减薄晶圆是需要降低整体厚度的晶圆，可以是需要减薄的单个晶圆，也可以是多个晶圆键合而成的晶圆堆叠中的上层晶圆，可以记做第二晶圆，例如待减薄晶圆可以和另一底层的第一晶圆100键合，形成晶圆堆叠，需要对待减薄晶圆进行减薄以降低晶圆堆叠的整体厚度。参考图1所示，第二晶圆200可以作为待减薄晶圆。
在当待减薄晶圆为多个晶圆键合而成的晶圆堆叠中的上层晶圆时，该待减薄晶圆可以经过切边，经过切边之后的上层晶圆，可以将边缘部分不平整的部分去除，保证上层晶圆边缘的平整性，提高与另一晶圆的键合强度，避免边缘存在缝隙而导致的开裂。
待减薄晶圆200和第一晶圆100可以包括衬底以及衬底上形成的器件结构以及用于电连接器件结构的互连层，其中器件结构可以由介质层覆盖，互连层形成于介质层中。其中，待减薄晶圆200中的衬底为半导体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，Germanium On Insulator)等。在其他实施例中，衬底还可以为包括其他元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以为其他外延结构，例如SGOI(绝缘体上锗硅)等。在本申请实施例中，待减薄晶圆200的衬底为硅衬底，待减薄晶圆200为硅晶圆。
器件结构可以为MOS器件、存储器件、传感器器件和/或其他无源器件，存储器件可以包括非易失性存储器或随机存储器等，非易失性存储器例如可以包括NOR型闪存、NAND型闪存等浮栅场效应晶体管或者铁电存储器、相变存储器等，器件结构可以为平面型器件或立体器件，立体器件例如可以为FIN-FET(鳍式场效应晶体管)、三维存储器等。互连层中可以包括接触塞、过孔、金属层等，互连层可以包括一层或多层，互连层可以为金属材料，例如可以为钨、铝、铜等。
S102，从晶圆200的背面进行研磨，参考图5所示。
待减薄晶圆200的正面形成有器件结构，则可以从晶圆200的背面进行研磨，以降低待减薄晶圆200的厚度，通常来说，对晶圆进行研磨，其厚度下降较快，因此，对于需要减薄的厚度为目标减薄厚度的晶圆，可以通过研磨去除目标减薄厚度的大部分。举例来说，对于晶圆200，需要减薄的目标减薄厚度可以为晶圆200总厚度的99％左右，通常可以为98.2～99.6％，而通过研磨去除的厚度可以是晶圆200总厚度的98％左右。在一个示例性场景中，晶圆的总厚度为775μm，通过研磨可以使晶圆的厚度下降至10～15μm，减薄厚度晶圆总厚度的98％～98.7％。
在本申请实施例中，在对晶圆进行研磨后，可以通过平坦化工艺可以进行晶圆表面的平整度的修复，进而，在平坦表面的基础上再次平坦化而达到目标减薄厚度。在具体的应用中，可以通过控制研磨工艺，使得研磨后的晶圆表面的平整度误差较小，这样，可以提高后续平坦化工艺的效率，降低制造成本。具体的，可以对研磨工艺进行控制，使研磨后的晶圆的表面平整度的误差较小，例如可以小于或等于0.5μm。
具体实施时，可以控制研磨机对晶圆200进行研磨，通过控制研磨机的研磨参数，可以令研磨后晶圆200的表面平整度的误差较小，从而得到较平整的晶圆表面。研磨的控制方法可以参见后续说明。
S103，从晶圆200的背面进行第一次平坦化工艺，以对研磨后晶圆200的表面平整度进行修复。
S104，从晶圆200的背面进行第二次平坦化工艺，直至达到目标减薄厚度，参考图6所示。
在从晶圆200的背面进行研磨后，由于经过研磨后的晶圆200的表面平整度的误差较小，可以直接从晶圆200的背面进行第一次平坦化工艺，从而对研磨后晶圆200的表面平整度进行修复，得到平整度更好的平面。
其中，第一平坦化工艺可以为化学机械平坦化，具体的，可以将晶圆200浸在研磨液中，研磨液可以是酸性溶液或碱性溶液，还可以包括悬浮磨粒、氧化剂、活化剂等，第一平坦化工艺中可以通过第一工艺参数来控制，可以通过一个或多个阶段的工艺控制，实现研磨后晶圆表面平整度的修复，每个阶段中可以采用相同或不同的工艺参数，第一工艺参数可以包括氧化剂的含量、活化剂的含量、悬浮磨粒的粒径和含量、研磨头的粗糙度、研磨头的转速、研磨头上施加的力等。
第一平坦化工艺的作用在于修复研磨后晶圆200的表面，去除的厚度可以较小，而主要去除晶圆200表面较高的区域，从而减小晶圆200表面的平整度误差。因此，可以通过调整第一平坦化工艺中的工艺参数，而有较好的修复平整度的功能，使得晶圆表面的平整度误差得到修复，得到较为平整的表面。在具体的应用中，例如在研磨过程中可以设置研磨头在不同区域的压力，压力值可以根据晶圆的TTV确定，具体的，可以在厚度较大的区域设置较大的压力，在厚度较小的区域设置较小的压力，可减少相邻区间的厚度差值，具体实施时，平整度误差减少约0.2um。
在从晶圆200的背面进行第一次平坦化工艺后，可以得到平整度较好的晶圆表面，从晶圆200的背面进行第二次平坦化工艺，直至达到目标减薄厚度，而不会较大的影响晶圆表面的平整度。也就是说，形成的晶圆200背面的表面具有较好的平整度，且晶圆200的整体厚度达到了要求的厚度。
其中，第二平坦化工艺可以为化学机械平坦化，具体的，可以将晶圆200浸在研磨液中，与第一平坦化工艺相似，第二平坦化工艺中的研磨液可以是酸性溶液或碱性溶液，还可以包括悬浮磨粒、氧化剂、活化剂等，第二平坦化工艺可以通过第二工艺参数来控制，可以通过一个或多个阶段的工艺控制，实现目标厚度的减薄，每个阶段中可以采用相同或不同的工艺参数，第二工艺参数可以包括氧化剂的含量、活化剂的含量、悬浮磨粒的粒径和含量、研磨头的粗糙度、研磨头的转速、研磨头上施加的力等。
由于第二平坦化工艺的作用在于降低晶圆的厚度，可以调整第二平坦化工艺中的工艺参数，基于第一次平坦化工艺之后的平整表面，可以调整平坦化工艺的参数，在第二工艺参数下，继续进行第二次平坦化工艺，继续对晶圆进行减薄，保证晶圆表面平整度的同时，直至减薄到目标厚度，其中，第二工艺参数中的部分或全部可以不同于第一工艺参数，来使第二平坦化工艺有较快的减薄速率。在具体的应用中，例如可以设置较高的氧化剂的含量、活化剂的含量、悬浮颗粒的粒径和含量，增大研磨头的转速，提高研磨头的粗糙度以及研磨头上施加的力等。第二平坦化工艺的减薄速率低于研磨的减薄速率，得到的晶圆表面的平整度也要优于研磨得到的表面平整度，因此可以得到平整度较好的晶圆。
在经过第一平坦化工艺和第二平坦化工艺后，晶圆的厚度进一步下降，其中，第一平坦化工艺和第二平坦化工艺减薄的厚度之和可以为晶圆总厚度的0.2～1.6％。在一个示例性场景中，晶圆的总厚度为775μm，经过研磨以及两次平坦化工艺可以使晶圆的厚度下降至3μm左右。
本申请实施例提供了一种晶圆的减薄方法，可以在去除晶圆的部分厚度后，通过两次平坦化工艺来提高晶圆表面的平整度，不需要采用外延层作为刻蚀停止层，降低了减薄的成本，而通过研磨来去除大部分的厚度，不需要使用酸法刻蚀，避免了酸法刻蚀对晶圆的横向钻蚀，从而节省了酸法刻蚀后对被腐蚀的晶圆边缘的修正，减少了切边的次数，从而节省晶圆的有效面积，这样，即使在晶圆的封装过程中对晶圆堆叠中的多个晶圆进行了减薄，晶圆堆叠的有效面积也不会因此而大幅降低。
在本申请实施例中，在对晶圆200的背面进行研磨后，可以得到较平整的晶圆200，从而进行两次平坦化工艺，下面对能够得到平整度误差较小的晶圆表面的研磨过程进行介绍。参考图7所示，为本申请实施例提供的一种研磨的控制方法，可以包括以下步骤：
S201，在设定的研磨参数下控制研磨机进行待减薄晶圆200的研磨。
参考图8和图9所示，分别为本申请实施例中一种研磨机的俯视示意图和正视示意图，研磨机可以包括承载台300和研磨头400，其中晶圆200可以放置于承载台300上，从而对晶圆200进行研磨。晶圆200中需要研磨的表面可以朝上放置，控制研磨头400与晶圆200的上表面接触并摩擦，可以破坏晶圆200的上表面的结构，从而去除晶圆200的部分厚度，实现晶圆200的减薄。
具体的，承载台300可以具有第一固定点301、第二升降点302和第三升降点303，第一固定点301的位置是固定的，第二升降点302和第三升降点303的位置可以上下调整，通过调整第二升降点302和第三升降点303的高度，可以调整承载台的局部高度。实际操作中，第二升降点302的高度可以通过控制D马达来调整，第三升降台303的高度可以通过控制S马达来调整。
在一些可能的实施方式中，研磨机还可以设置有厚度测量装置，在对待减薄晶圆200进行研磨后，还可以利用厚度测量装置对研磨后的待减薄晶圆200的厚度进行测量，得到待减薄晶圆200的第二整体厚度偏差(Total Thickness Variation，TTV)，第二TTV可以包括晶圆200最大厚度和最小厚度的差值，差值越大，说明晶圆200的平整度越差，也可以包括晶圆200的各个位置的厚度信息，从而体现研磨后的待减薄晶圆200的各个位置上的形貌。
在本申请实施例中，研磨参数可以包括第二升降点302和第三升降点303的位移参数，通过设定第二升降点302和第三升降点303的位移参数，可以设定承载台300的局部高度，从而设定承载台300上的晶圆的上表面的不同区域和研磨头400之间的相对位置，进而设定对晶圆的上表面的研磨速率。第二升降点302和第三升降点303的位移参数，可以是第二升降点302和第三升降点303相对于第一固定点301的位置参数。
具体的，通过调整第二升降点302，可以调整晶圆的边缘和中心位置的高度差，即调整晶圆的“V”型形貌，多次试验表明，随着第二升降点302的逐渐降低，晶圆中心位置的厚度相对边缘逐渐增加。具体的，通过调整第三升降点303，可以调整晶圆的边缘和中心位置之间的区域的高度，即调整晶圆的“M”型形貌，多次试验表明，随着第三升降点303的逐渐升高，晶圆边缘和中心之间的区域厚度逐渐减小。
在本申请实施例中，设定的研磨参数可以是预先根据试验归类来计算得到的较优的研磨参数，例如研磨机可以根据第二TTV对研磨参数进行设定，或者可以人为设定初始的研磨参数，从而在设定的研磨参数下控制研磨机进行待减薄晶圆200的研磨。设定的研磨参数可以包括设定的第二升降点302的位移参数和第三升降点303的位移参数，例如可以设定第二升降点302相对于第一固定点301的高度差为h1，第三升降点303相对于第一固定点301的高度差为h2。
S202，当需要启动测试晶圆的监控时，在设定的研磨参数下控制研磨机进行测试晶圆的研磨。
在本申请实施例中，测试晶圆是用于测试研磨机性能的晶圆，在对待减薄晶圆200进行研磨的过程中，可以判断是否需要启动测试晶圆的监控，从而根据监控结果对设定的研磨参数进行调整，若判断结果为否，则可以不启动测试晶圆的监控，而继续在设定的研磨参数下执行待减薄晶圆200的研磨，若判断结果为是，则可以在设定的研磨参数下控制研磨机进行测试晶圆的研磨。
由于判断是否需要启动测试晶圆的监控，实际上是判断设定的研磨参数是否需要调整，因此可以从经过研磨的待减薄晶圆200的数量和经过研磨的待减薄晶圆200的平整度参数两个角度来判断，这是因为在对大批量的待减薄晶圆200进行研磨后，研磨参数可以有一定的偏移，这时候需要调整研磨参数，或者经过研磨的待减薄晶圆200的平整度参数若不能达到要求，也需要调整研磨参数。
具体的，可以判断待减薄晶圆的数量是否达到量产周期，若是，则确定需要启动测试晶圆的监控，这里的量产周期是调整研磨参数的周期，可以通过经过研磨的待减薄晶圆200的数量来表示。例如量产周期可以是500，则每进行500个待减薄晶圆200的研磨，可以进行一次研磨参数的调整，此时，确定需要启动测试晶圆的监控。
具体的，还可以根据厚度测量装置获得的研磨后的待减薄晶圆的第二TTV，判断是否需要启动测试晶圆的监控，若待减薄晶圆200的第二TTV不满足要求，则需要启动测试晶圆的监控，进而调整研磨参数。
具体实施时，可以通过待减薄晶圆200的第二TTV与预设厚度偏差的偏移量，判断是否启动测试晶圆的监控，若偏移量过大，说明待减薄晶圆200的平整度较差，此时可以启动测试晶圆的监控；具体实施时，也可以通过判断待减薄晶圆200的第二TTV是否在预设厚度偏差阈值范围内，判断是否启动测试晶圆的监控，若第二TTV不在预设厚度偏差阈值范围内，说明待减薄晶圆200的平整度较差，此时可以启动测试晶圆的监控。
当需要启动测试晶圆的监控时，说明设定的研磨参数需要调整，则可以在设定的研磨参数下控制研磨机进行测试晶圆的研磨，从而得到研磨后的测试晶圆，理论上来说，在设定的研磨参数下经过研磨的测试晶圆的平整度，和在设定的研磨参数下经过研磨的待减薄晶圆的平整度基本一致，进而，可以通过研磨后的测试晶圆进行研磨机的监控。
S203，获得更新的研磨参数，并以更新的研磨参数作为设定的研磨参数，返回执行S201。
在设定的研磨参数下进行测试晶圆的研磨后，可以通过专用测量设备获得测试晶圆的第一TTV，第一TTV可以包括晶圆的各个位置的厚度信息，从而体现研磨后的测试晶圆的各个位置上的形貌。参考图10所示，为本申请实施例中第一TTV的示意图，其中横坐标表示待减薄晶圆的不同位置，单位为毫米(mm)，纵坐标表示待减薄晶圆的厚度，单位为纳米(nm)。需要说明的是，相比于厚度测量装置，专用测试设备具有更高的测量精度，因此得到的第一TTV比第二TTV更加准确。
根据测试晶圆的第一TTV确定更新的研磨参数，可以根据预先获得的实验数据进行，实验数据包括通过专用测量设备获得的晶圆研磨后的第一TTV与研磨参数的对应关系，这样根据测试晶圆的第一TTV可以确定与之对应的研磨参数，作为更新的研磨参数。
实验数据可以是预先通过实验得到的，具体的，可以预先在第一研磨参数下控制研磨机对测试晶圆进行研磨，研磨后的测试晶圆具有第一历史TTV，根据研磨参数对研磨后的晶圆不同位置的厚度的影响，可以针对第一历史TTV，确定第二研磨参数，第二研磨参数可以针对性的克服测试晶圆中不平整的因素，在第二研磨参数下控制研磨机对测试晶圆进行研磨，可以研磨后的测试晶圆具有第二历史TTV，相比于具有第一历史TTV的测试晶圆，具有第二历史TTV的测试晶圆具有更好的平整度，因此可以将第二历史TTV与第二研磨参数的对应关系作为实验数据。
这样，在第一TTV与第二历史TTV相同时，可以将第二研磨参数作为更新的研磨参数，由于实验数据是预先获得的较平整的TTV和研磨参数之间的对应关系，根据较平整的TTV对应的研磨参数对晶圆进行研磨，可以使研磨后的晶圆具有较高的平整度。
具体实施时，由于通过调整第二升降点302，可以调整晶圆的边缘和中心位置的高度差，通过调整第三升降点303，可以调整晶圆的边缘和中心位置之间的区域的高度，这样，针对第一历史TTV中晶圆的边缘高度、中心位置的高度、边缘和中心位置之间的区域的高度，可以确定对第二升降点302和第三升降点的位移参数，从而克服晶圆中不平整的因素。例如针对图10所示的第一TTV，可以升高第三升降点303，第三升降点303的位移参数用试验所得的对应关系来确定，从而能够精准降低晶圆的边缘和中心位置之间的区域的厚度，从而提高测试晶圆的平整度。
根据研磨后的测试晶圆的第一TTV，可以确定更新的研磨参数，更新的研磨参数可以针对第一TTV中的厚度缺陷确定，而第一TTV是通过专用测量设备获取的，具有较高的测量精度，因此得到的更新研磨参数也较为准确。此外，第一TTV是测试晶圆的研磨后的厚度信息，对测试晶圆进行研磨的研磨参数是设定的研磨参数，因此第一TTV与设定的研磨参数相关，这样根据第一TTV确定的更新的研磨参数是针对设定的研磨参数而确定的，能够调整设定的研磨参数在实际研磨过程中的不足。
也就是说，更新的研磨参数针对设定的研磨参数而确定的更为准确的研磨参数，在更新的研磨参数下控制研磨机进行待减薄晶圆200的研磨，能够得到更加平整的研磨平面，因此，可以将更新的研磨参数作为设定的研磨参数，返回执行S01，即控制研磨机在更新的研磨参数下继续进行待减薄晶圆200的研磨，而在下次需要启动测试晶圆的监控时，还可以再次对设定的研磨参数进行调整。
参考图11所示，为本申请实施例中利用更新的研磨参数对待减薄晶圆进行研磨后的第三TTV示意图，研磨后的晶圆的平整度误差可以达到0.5um以下，其中横坐标表示待减薄晶圆的不同位置，单位为mm，纵坐标表示待减薄晶圆的厚度，单位为nm。可见，该方法可以得到更好的平整度。
此外，本申请还提供了可以通过上述的减薄方法形成的晶圆结构，参考图6所示，包括第一晶圆100和其上的第二晶圆200，第一晶圆100和第二晶圆200键合在一起，第一晶圆100保持完整，第二晶圆200经过减薄。
其中，第一晶圆100和第二晶圆200可以通过键合层(图未示出)键合在一起，键合层可以为介质材料的单一键合层，也可以为包括介质材料和键合孔的混合键合层。
第一晶圆100可以作为键合时的底层晶圆，第二晶圆200作为其上的待减薄晶圆，该待减薄晶圆采用上述的减薄方法减薄，不会从侧面对晶圆结构造成侵蚀，因此，在第二晶圆200减薄之后，底层的第一晶圆100无需额外切边，而保持完整的晶圆形貌，即边缘以及厚度方向都保持完整而不存在切除，这样，可以大大增大有效芯片面积。
此外，第二晶圆200可以经过切边，其边缘并不完整，经过切边的第二晶圆200可以与第一晶圆100具有更好的键合界面，提高与第一晶圆的键合强度。
以上所述仅是本发明的优选实施方式，虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (10)

1.一种晶圆的减薄方法，其特征在于，包括：
提供待减薄晶圆；
在设定的研磨参数下控制研磨机从所述晶圆的背面进行研磨；
从所述晶圆的背面进行第一次平坦化工艺，以对研磨后所述晶圆的表面平整度进行修复；
从所述晶圆的背面进行第二次平坦化工艺，直至达到目标减薄厚度；所述第二次平坦化工艺的减薄速率低于所述研磨速率，且大于所述第一次平坦化工艺的的减薄速率；所述第一次平坦化工艺中的第一工艺参数部分或全部不同于所述第二次平坦化工艺中的工艺参数；
所述研磨机的承载台具有第一固定点以及第二升降点、第三升降点，通过调整所述第二升降点，调整所述晶圆的边缘和中心位置的高度差，即调整所述晶圆的“V”型形貌；通过调整所述第三升降点，调整所述晶圆的边缘和中心位置之间的区域的高度，即调整所述晶圆的“M”型形貌。
2.根据权利要求1所述的方法，其特征在于，所述第一次平坦化工艺和所述第二次平坦化工艺为化学机械平坦化。
3.根据权利要求1所述的方法，其特征在于，所述待减薄晶圆为硅晶圆。
4.根据权利要求1所述的方法，其特征在于，所述待减薄晶圆与另一晶圆键合。
5.根据权利要求1-4中任一项所述的方法，其特征在于，研磨后所述晶圆的表面平整度的误差小于0.5μm。
6.根据权利要求1所述的方法，其特征在于，所述研磨的控制方法包括：
S201，在设定的研磨参数下控制研磨机进行所述待减薄晶圆的研磨；
S202，当需要启动测试晶圆的监控时，在所述设定的研磨参数下控制所述研磨机进行测试晶圆的研磨；
S203，获得更新的研磨参数，并以所述更新的研磨参数作为设定的研磨参数，并返回S201，所述更新的研磨参数通过所述测试晶圆研磨后的第一整体厚度偏差确定，所述测试晶圆的第一整体厚度偏差通过专用测量设备获得。
7.根据权利要求6所述的方法，其特征在于，所述更新的研磨参数的确定方法包括：
根据预先获得的实验数据，通过所述测试晶圆的第一整体厚度偏差确定更新的研磨参数，所述实验数据包括通过所述专用测量设备获得的晶圆研磨后的第一整体厚度偏差与研磨参数的对应关系。
8.根据权利要求6所述的方法，其特征在于，需要启动测试晶圆的监控的判断方法包括：
判断所述待减薄晶圆的数量是否到达量产周期，若是，则确定需要启动测试晶圆的监控。
9.根据权利要求6所述的方法，其特征在于，所述研磨机还设置有厚度测量装置，在步骤S201中，还包括：利用所述厚度测量装置获得研磨后的待减薄晶圆的第二整体厚度偏差；则，
需要启动测试晶圆的监控的判断方法包括：
根据所述待减薄晶圆的第二整体厚度偏差，判断是否需要启动测试晶圆的监控。
10.根据权利要求6所述的方法，其特征在于，所述研磨参数包括所述第二升降点和所述第三升降点的位移参数。
CN201910690423.3A 2019-07-29 2019-07-29 一种晶圆的减薄方法及晶圆结构 Active CN110364430B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910690423.3A CN110364430B (zh) 2019-07-29 2019-07-29 一种晶圆的减薄方法及晶圆结构
US16/584,513 US11227760B2 (en) 2019-07-29 2019-09-26 Wafer thinning method and wafer structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910690423.3A CN110364430B (zh) 2019-07-29 2019-07-29 一种晶圆的减薄方法及晶圆结构

Publications (2)

Publication Number Publication Date
CN110364430A CN110364430A (zh) 2019-10-22
CN110364430B true CN110364430B (zh) 2022-03-01

Family

ID=68222800

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910690423.3A Active CN110364430B (zh) 2019-07-29 2019-07-29 一种晶圆的减薄方法及晶圆结构

Country Status (2)

Country Link
US (1) US11227760B2 (zh)
CN (1) CN110364430B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112846948B (zh) * 2019-11-28 2024-02-23 东莞新科技术研究开发有限公司 一种晶圆表面的加工方法
US11482506B2 (en) * 2020-03-31 2022-10-25 Taiwan Semiconductor Manufacturing Company Limited Edge-trimming methods for wafer bonding and dicing
CN112071746B (zh) * 2020-09-16 2023-12-22 武汉新芯集成电路制造有限公司 晶圆键合方法
CN114800107B (zh) * 2022-06-27 2022-12-09 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） 芯片去层调节装置及制样方法
CN117182688B (zh) * 2023-11-06 2024-03-12 江苏京创先进电子科技有限公司 减薄方法、***及减薄机

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050208876A1 (en) * 2004-03-19 2005-09-22 Taiwan Semiconductor Manufacturing Co., Ltd. CMP process control method
CN105453228A (zh) * 2013-08-08 2016-03-30 富士电机株式会社 碳化硅半导体装置的制造方法
CN105500184A (zh) * 2016-02-02 2016-04-20 上海日进机床有限公司 工件承载装置及其调节方法和工件研磨设备
JP2018142717A (ja) * 2018-04-20 2018-09-13 株式会社東京精密 ウェハ加工方法及びウェハ加工システム
CN109659221A (zh) * 2019-02-01 2019-04-19 中国科学技术大学 一种碳化硅单晶薄膜的制备方法
US20190134774A1 (en) * 2017-11-06 2019-05-09 Ebara Corporation Polishing method and polishing apparatus

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6672947B2 (en) * 2001-03-13 2004-01-06 Nptest, Llc Method for global die thinning and polishing of flip-chip packaged integrated circuits
KR20080041408A (ko) * 2006-11-07 2008-05-13 삼성전자주식회사 화학적 기계적 연마장치 및 방법
CN101961852B (zh) * 2009-07-24 2012-06-27 中芯国际集成电路制造(上海)有限公司 层间介质层的化学机械研磨方法
CN102371535B (zh) * 2010-08-11 2014-07-23 中国电子科技集团公司第四十五研究所 应用于化学机械抛光设备中的硅片定位装载装置
US9102033B2 (en) * 2010-11-24 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for target thickness and surface profile uniformity control of multi-head chemical mechanical polishing process
CN104723208A (zh) * 2013-12-20 2015-06-24 中芯国际集成电路制造(上海)有限公司 化学机械抛光的方法
US9870928B2 (en) * 2014-10-31 2018-01-16 Veeco Precision Surface Processing Llc System and method for updating an arm scan profile through a graphical user interface
CN104551978A (zh) * 2015-01-29 2015-04-29 梧州学院 刻面宝石研磨抛光机升降台
CN105990122B (zh) * 2015-02-15 2020-03-27 盛美半导体设备(上海)股份有限公司 一种减小晶圆表面粗糙度的方法
CN105269424B (zh) * 2015-10-22 2017-12-05 京东方科技集团股份有限公司 一种研磨台机构、液晶显示器玻璃研磨机及研磨方法
KR101781184B1 (ko) * 2017-05-12 2017-10-10 한봉석 반도체 웨이퍼 ｃｍｐ 공정의 연마 거동 분석 방법 및 그 장치
EP3642611B1 (en) * 2017-06-21 2024-02-14 Butterfly Network, Inc. Microfabricated ultrasonic transducer having individual cells with electrically isolated electrode sections

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050208876A1 (en) * 2004-03-19 2005-09-22 Taiwan Semiconductor Manufacturing Co., Ltd. CMP process control method
CN105453228A (zh) * 2013-08-08 2016-03-30 富士电机株式会社 碳化硅半导体装置的制造方法
CN105500184A (zh) * 2016-02-02 2016-04-20 上海日进机床有限公司 工件承载装置及其调节方法和工件研磨设备
US20190134774A1 (en) * 2017-11-06 2019-05-09 Ebara Corporation Polishing method and polishing apparatus
JP2018142717A (ja) * 2018-04-20 2018-09-13 株式会社東京精密 ウェハ加工方法及びウェハ加工システム
CN109659221A (zh) * 2019-02-01 2019-04-19 中国科学技术大学 一种碳化硅单晶薄膜的制备方法

Also Published As

Publication number Publication date
US20210035793A1 (en) 2021-02-04
US11227760B2 (en) 2022-01-18
CN110364430A (zh) 2019-10-22

Similar Documents

Publication Publication Date Title
CN110364430B (zh) 一种晶圆的减薄方法及晶圆结构
US8292690B2 (en) Thinned semiconductor wafer and method of thinning a semiconductor wafer
CN110394727B (zh) 一种晶圆的研磨控制方法及装置、研磨设备
US8772177B2 (en) Semiconductor wafer and method of producing the same
JP2003514061A5 (zh)
US8952496B2 (en) Semiconductor wafer and method of producing same
CN1322555C (zh) 半导体器件的制造方法
JP2003229392A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにｓｏｉウエーハ
CN111542910A (zh) 键合晶圆中的应力补偿和释放
CN113178434B (zh) 用于形成三维集成芯片的方法和多维集成芯片结构
CN112740375B (zh) 用于在形成半导体器件时抛光电介质层的方法
KR100564580B1 (ko) 산화막 평탄화 방법 및 이를 이용한 반도체 소자의 제조방법
KR20190058667A (ko) 웨이퍼의 제조 방법 및 웨이퍼
CN114927414A (zh) 半导体工艺方法、芯片及其制造方法
US20170040285A1 (en) Wafer planarization method
CN108520863B (zh) 浅沟槽绝缘结构的制造方法
CN116403890A (zh) 封装方法
JP6525046B1 (ja) 半導体ウェーハの製造方法
CN110534423B (zh) 半导体器件及其制作方法
US10431471B2 (en) Method of planarizing a semiconductor wafer and semiconductor wafer
US9337037B2 (en) Method for obtaining a heterogeneous substrate for the production of semiconductors
CN115000010B (zh) 接触插塞的形成方法
CN111599677B (zh) 半导体结构及其形成方法
US20090297755A1 (en) Semiconductor wafer
CN118248628A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province

Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd.

Country or region after: China

Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province

Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd.

Country or region before: China