CN110308762A - 一种芯片内部时钟源的时钟频率校准方法 - Google Patents

一种芯片内部时钟源的时钟频率校准方法 Download PDF

Info

Publication number
CN110308762A
CN110308762A CN201910546192.9A CN201910546192A CN110308762A CN 110308762 A CN110308762 A CN 110308762A CN 201910546192 A CN201910546192 A CN 201910546192A CN 110308762 A CN110308762 A CN 110308762A
Authority
CN
China
Prior art keywords
frequency
clock source
source signals
clock
standard
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910546192.9A
Other languages
English (en)
Inventor
陆思茗
王锐
汪江剑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangxin Microelectronics (guangzhou) Co Ltd
Original Assignee
Guangxin Microelectronics (guangzhou) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangxin Microelectronics (guangzhou) Co Ltd filed Critical Guangxin Microelectronics (guangzhou) Co Ltd
Priority to CN201910546192.9A priority Critical patent/CN110308762A/zh
Publication of CN110308762A publication Critical patent/CN110308762A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明公开了一种芯片内部时钟源的时钟频率校准方法，所述校准方法包括：获取预设频率的标准时钟信号和芯片内部进行分频后的第一时钟源信号；在所述标准时钟信号的预设周期内，对所述第一时钟源信号的周期进行计数，获取预设个数的计数值；根据所述计数值、标准时钟信号频率和分频系数，获取时钟源信号频率，并将所述时钟源信号频率与预设时钟源信号频率进行比对，若所述时钟源信号频率高于预设时钟源信号频率，则将所述时钟源信号频率调低一个单位，若所述时钟源信号频率低于预设时钟源信号频率，则将所述时钟源信号频率调高一个单位。采用本发明，可以便捷准确的校准芯片内部时钟源的时钟频率。

Description

一种芯片内部时钟源的时钟频率校准方法
技术领域
本发明涉及时钟频率校准领域，特别是涉及一种芯片内部时钟源的时钟频率校准方法。
背景技术
在芯片设计中，为了降低芯片成本，无晶振化逐渐成为低端芯片的设计趋势。在芯片的投片中，多项目晶圆(Multi Project Wafer,简称MPW)将多个具有相同工艺的集成电路设计在同一晶圆片上流片，得到多种芯片样本。这种MPW芯片能大大降低集成电路研发费用，但因没经过正式CP量产校准流程，芯片在工厂生产加工后没有经过***的参数测试和硬件配置过程，芯片内部时钟源的时钟频率不够准确，需要校准。
目前，主要是通过人工来校准所述芯片内部时钟源的时钟频率。但是，通过人工校准的方法，误差会比较大，并且存在自动化程度低、操作工序繁杂、效率低下等问题，因此，亟需一种简便的芯片内部时钟源的时钟频率校准方法。
发明内容
为了解决上述问题，本发明的目的是提供一种芯片内部时钟源的时钟频率校准方法，可以便捷准确的校准芯片内部时钟源频率。
基于此，本发明提供了一种芯片内部时钟源的时钟频率校准方法，所述校准方法包括：
获取预设频率的标准时钟信号和芯片内部进行分频后的第一时钟源信号；
在所述标准时钟信号的预设周期内，对所述第一时钟源信号的周期进行计数，获取预设个数的计数值；
根据所述计数值、标准时钟信号频率和分频系数，获取时钟源信号频率，并将所述时钟源信号频率与预设时钟源信号频率进行比对，若所述时钟源信号频率高于预设时钟源信号频率，则将所述时钟源信号频率调低一个单位，若所述时钟源信号频率低于预设时钟源信号频率，则将所述时钟源信号频率调高一个单位。
其中，所述获取预设频率的标准时钟信号包括：
采用低频脉冲信号产生器生成预设频率的方波信号；
获取所述方波信号。
其中，在所述标准时钟信号的预设周期内，对所述第一时钟源信号的周期进行计数包括：
当检测到所述标准时钟信号的上升沿或者下降沿或者双边沿时，记录所述时钟源信号的周期个数；
当检测到所述标准时钟信号的下一个所述上升沿或者下降沿或者双边沿时，停止记录所述时钟源信号的周期个数，获取计数值。
其中，在所述标准时钟信号的预设周期内，对所述第一时钟源信号的周期进行计数还包括：
在所述标准时钟信号的预设周期内，对所述第一时钟源信号的周期进行计数之后，计数值归零，重新在所述标准时钟信号的下一个预设周期内，对所述第一时钟源信号的周期进行计数。
其中，所述获取预设个数的计数值之后，停止获取所述标准时钟信号和芯片内部的第一时钟源信号。
其中，将所述芯片内部的第一时钟源信号进行分频包括：
获取所述芯片内部的第一时钟源信号；
将所述第一时钟源信号输入分频器，根据预设的分频系数，对所述第一时钟源信号进行分频。
其中，所述根据所述计数值、标准时钟信号频率和分频系数，获取时钟源信号频率包括：
获取所述计数值的标准差；
获取所述差值与所述标准差之间的差值，并获取所述差值的绝对值，去除所述绝对值中超出绝对值阈值所对应的计数值；
获取剩余计数值中相邻计数值的差值；
获取所述相邻计数值的差值的平均值；
将所述平均值进行四舍五入之后，与所述标准时钟信号频率相乘获取第一乘积，将所述第一乘积与所述分频系数相乘获取第一乘积，将所述第一乘积作为所述时钟源信号频率。
本发明还提供了一种芯片内部时钟源的时钟频率校准装置，所述装置包括：
获取模块，用于获取预设频率的标准时钟信号和芯片内部进行分频后的第一时钟源信号；
计数模块，用于在所述标准时钟信号的预设周期内，对所述第一时钟源信号的周期进行计数，获取预设个数的计数值；
调整模块，用于根据所述计数值、标准时钟信号频率和分频系数，获取时钟源信号频率，并将所述时钟源信号频率与预设时钟源信号频率进行比对，若所述时钟源信号频率高于预设时钟源信号频率，则将所述时钟源信号频率调低一个单位，若所述时钟源信号频率低于预设时钟源信号频率，则将所述时钟源信号频率调高一个单位。
本发明还提供了一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，其征在于，所述处理器执行所述计算机程序时实现上述方法的步骤。
本发明还提供了一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现上述方法的步骤。
本发明操作简单，可以实现自动检测芯片内部时钟源的时钟频率，首先获取所述标准时钟信号和所述第一时钟源信号，并在所述标准时钟信号的预设周期内，对所述第一时钟源信号的周期进行计数，获取预设个数的计数值之后，停止获取所述标准时钟信号和芯片内部的第一时钟源信号，可以节省电能，获取所述芯片内部时钟源的时钟信号频率之后，与预设的时钟信号频率作比对，根据比对结果对芯片内部时钟信号频率做出一个单位的调整，校准方法简单，便于用户操作与实施。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的芯片内部时钟源的时钟频率校准方法的示意图；
图2是本发明实施例提供的芯片内部时钟源的时钟频率校准装置的示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1是本发明实施例提供的芯片内部时钟源的时钟频率校准方法的示意图，所述方法包括：
S101、获取预设频率的标准时钟信号和芯片内部进行分频后的第一时钟源信号；
获取预设频率的标准时钟信号可以包括：采用低频脉冲信号产生器生成例如频率为1kHz，波形为方波的标准脉冲信号之后，获取所述标准时钟信号。
获取所述芯片内部的时钟源信号之后，将所述时钟源信号输入分频器，根据预设的分频系数，对所述第一时钟源信号进行分频，获取第一时钟源信号。
S102、在所述标准时钟信号的预设周期内，对所述第一时钟源信号的周期进行计数，获取预设个数的计数值；
在所述标准时钟信号的预设周期内，对所述第一时钟源信号的周期进行计数包括：
当检测到所述标准时钟信号的上升沿或者下降沿或者双边沿时，开始记录所述第一时钟源信号的周期个数，获取计数值；
当检测到所述标准时钟信号的下一个所述上升沿或者下降沿或者双边沿时，停止记录所述第一时钟源信号的周期个数，获取所述第一时钟源信号的周期个数即获取所述计数值。
在所述标准时钟信号的预设周期内，对所述第一时钟源信号的周期进行计数之后，计数值归零，重新在所述标准时钟信号的下一个预设周期内，对所述第一时钟源信号的周期进行计数。
在获取预设个数的计数值之后，停止获取所述标准时钟信号和所述第一时钟源信号。
S103、根据所述计数值、标准时钟信号频率和分频系数，获取时钟源信号频率。
根据所述计数值、标准时钟信号频率和分频系数获取时钟源信号频率包括：
获取所述计数值的标准差；
获取所述差值与所述标准差之间的差值，并获取所述差值的绝对值，去除所述绝对值中超出绝对值阈值所对应的计数值；
获取剩余计数值中相邻计数值的差值；
获取所述相邻计数值的差值的平均值；
将所述平均值进行四舍五入之后，与所述标准时钟信号频率相乘获取第一乘积，将所述第一乘积与所述分频系数相乘获取第一乘积。
举例来讲，获取了七个计数值，分别为a、b、c、d、e、f、g，首先获取所述七个计数值的标准差，所述a、b、c、d、e、f、g的标准差为M，获取所述差值与所述标准差之间的差值，即a-M，b-M，c-M，d-M，e-M，f-M，g-M，获取所述差值的绝对值，即|a-M|，|b-M|，|c-M|，|d-M|，|e-M|，|f-M|，|g-M|，去除所述绝对值超出绝对值阈值所对应的计数值，其中，|f-M|，|g-M|的绝对值超出绝对值阈值，故去除f和g，剩余五个计数值，分别为a、b、c、d、e，获取相邻计数值的差值就是a-b、b-c、c-d、d-e，将所述差值取平均值即A＝1/4×[(a-b)+(b-c)+(c-d)+(d-e)]，并将所述平均值A进行四舍五入得到B，将所述B与所述标准时钟信号的频率相乘之后得到C，将所述C与所述时钟源信号的预设分频系数相乘后得到D，所述D即为所述时钟源信号频率。
根据所述计数值、标准时钟信号频率和分频系数获取时钟源信号频率还可以包括：
获取相邻计数值的差值；
获取所述差值的平均值；
将所述平均值进行四舍五入之后，与所述标准时钟信号频率相乘获取第一乘积，将所述第一乘积与所述分频系数相乘获取第一乘积，将所述第一乘积作为所述时钟源信号频率。
举例来讲，获取了五个计数值，分别为a、b、c、d、e，获取相邻计数值的差值就是a-b、b-c、c-d、d-e，将所述差值取平均值即A＝1/4×[(a-b)+(b-c)+(c-d)+(d-e)]，并将所述平均值A进行四舍五入得到B，将所述B与所述标准时钟信号的频率相乘之后得到C，将所述C与所述时钟源信号的预设分频系数相乘后得到D，所述D即为所述时钟源信号频率。
104、判断所述时钟源信号频率是否大于预设时钟源信号频率；，
105、若所述时钟源信号频率低于预设时钟源信号频率，则将所述时钟源信号频率调高一个单位；
106、若所述时钟源信号频率高于预设时钟源信号频率，则将所述时钟源信号频率调低一个单位。
本发明操作简单，可以实现自动检测芯片内部时钟源的时钟频率，首先获取所述标准时钟信号和所述第一时钟源信号，并在所述标准时钟信号的预设周期内，对所述第一时钟源信号的周期进行计数，获取预设个数的计数值之后，停止获取所述标准时钟信号和芯片内部的第一时钟源信号，可以节省电能，获取所述芯片内部时钟源的时钟信号频率之后，与预设的时钟信号频率作比对，根据比对结果对芯片内部时钟信号频率做出一个单位的调整，校准方法简单，便于用户操作与实施。
图2是本发明实施例提供的芯片内部时钟源的时钟频率检测装置的示意图，所述装置包括：
获取模块，用于获取预设频率的标准时钟信号和芯片内部进行分频后的第一时钟源信号；
计数模块，用于在所述标准时钟信号的预设周期内，对所述第一时钟源信号的周期进行计数，获取预设个数的计数值；
调整模块，用于根据所述计数值、标准时钟信号频率和分频系数，获取时钟源信号频率，并将所述时钟源信号频率与预设时钟源信号频率进行比对，若所述时钟源信号频率高于预设时钟源信号频率，则将所述时钟源信号频率调低一个单位，若所述时钟源信号频率低于预设时钟源信号频率，则将所述时钟源信号频率调高一个单位。
所述装置还包括显示模块，所述显示模块与所述调整模块相连，所述显示模块用于显示所述调整模块获取的时钟源信号频率。
所述装置还可以包括输入模块，所述输入模块与所述显示模块相连，所述输入模块可包括按键,可用于输入待测量芯片的编号、型号、名称等信息，所述待测量芯片内部时钟源的信号频率被检测出之后，可以在所述时钟频率检测装置中的显示模块中显示，并且所述显示模块还可以显示所述时钟对应的芯片名称、编号、型号等，并将所述时钟源信号频率以及对应的芯片名称、编号、型号等信号存储起来，方便用户随时进行查看。
其中，所述计数模块在获取预设个数的计数值之后，可以发送运算完成的信号至所述获取模块。
所述获取模块接收到所述运算完成的信号后，停止获取所述标准时钟信号。
所述计数模块在获取预设个数的计数值之后，所述计数模块的计数器停止计数。
本实施例用于校准芯片内部时钟源频率，操作简单，可实现自动校准，并且能够将时钟源频率和对应的芯片名称、编号、型号等显示并存储起来，时钟频率校准的准确度高，校准完成后，所述时钟频率检测装置中的计数模块发送运算完成信号至所述获取模块，所述获取模块接收所述运算完成信号之后，停止工作，节省电能。
本发明的实施例还提出一种存储介质，其上存储有计算机程序，该程序被处理器执行时实现上述方法的步骤。
此外，本发明的实施例还提出一种计算机设备，包括存储器、处理器以及存储在存储器上并可在处理器上运行的计算机程序，其中，所述处理器执行所述程序时实现上述方法的步骤。
在流程图中表示或在此以其他方式描述的逻辑和/或步骤，例如，可以被认为是用于实现逻辑功能的可执行指令的定序列表，可以具体实现在任何计算机可读介质中，以供指令执行***、装置或设备(如基于计算机的***、包括处理器的***或其他可以从指令执行***、装置或设备取指令并执行指令的***)使用，或结合这些指令执行***、装置或设备而使用。就本说明书而言，“计算机可读介质”可以是任何可以包含、存储、通信、传播或传输程序以供指令执行***、装置或设备或结合这些指令执行***、装置或设备而使用的装置。
计算机可读介质的更具体的示例(非穷尽性列表)包括以下：具有一个或多个布线的电连接部(电子装置)，便携式计算机盘盒(磁装置)，随机存取存储器(RAM)，只读存储器(ROM)，可擦除可编辑只读存储器(EPROM或闪速存储器)，光纤装置，以及便携式光盘只读存储器(CDROM)。另外，计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的介质，因为可以例如通过对纸或其他介质进行光学扫描，接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序，然后将其存储在计算机存储器中。
应当理解，本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行***执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列(PGA)，现场可编程门阵列(FPGA)等。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管已经示出和描述了本发明的实施例，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同物限定。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本发明的保护范围。

Claims (10)

1.一种芯片内部时钟源的时钟频率校准方法，其特征在于，包括：
获取预设频率的标准时钟信号和芯片内部进行分频后的第一时钟源信号；
在所述标准时钟信号的预设周期内，对所述第一时钟源信号的周期进行计数，获取预设个数的计数值；
根据所述计数值、标准时钟信号频率和分频系数，获取时钟源信号频率，并将所述时钟源信号频率与预设时钟源信号频率进行比对，若所述时钟源信号频率高于预设时钟源信号频率，则将所述时钟源信号频率调低一个单位，若所述时钟源信号频率低于预设时钟源信号频率，则将所述时钟源信号频率调高一个单位。
2.如权利要求1所述的芯片内部时钟源的时钟频率校准方法，其特征在于，所述获取预设频率的标准时钟信号包括：
采用低频脉冲信号产生器生成预设频率的方波信号；
获取所述方波信号。
3.如权利要求1所述的芯片内部时钟源的时钟频率校准方法，其特征在于，在所述标准时钟信号的预设周期内，对所述第一时钟源信号的周期进行计数包括：
当检测到所述标准时钟信号的上升沿或者下降沿或者双边沿时，记录所述时钟源信号的周期个数；
当检测到所述标准时钟信号的下一个所述上升沿或者下降沿或者双边沿时，停止记录所述时钟源信号的周期个数，获取计数值。
4.如权利要求1所述的芯片内部时钟源的时钟频率校准方法，其特征在于，在所述标准时钟信号的预设周期内，对所述第一时钟源信号的周期进行计数还包括：
在所述标准时钟信号的预设周期内，对所述第一时钟源信号的周期进行计数之后，计数值归零，重新在所述标准时钟信号的下一个预设周期内，对所述第一时钟源信号的周期进行计数。
5.如权利要求1所述的芯片内部时钟源的时钟频率校准方法，其特征在于，所述获取预设个数的计数值之后，停止获取所述标准时钟信号和芯片内部的第一时钟源信号。
6.如权利要求1所述的芯片内部时钟源的时钟频率校准方法，其特征在于，将所述芯片内部的第一时钟源信号进行分频包括：
获取所述芯片内部的第一时钟源信号；
将所述第一时钟源信号输入分频器，根据预设的分频系数，对所述第一时钟源信号进行分频。
7.如权利要求1所述的芯片内部时钟源的时钟频率校准方法，其特征在于，所述根据所述计数值、标准时钟信号频率和分频系数，获取时钟源信号频率包括：
获取所述计数值的标准差；
获取所述差值与所述标准差之间的差值，并获取所述差值的绝对值，去除所述绝对值中超出绝对值阈值所对应的计数值；
获取剩余计数值中相邻计数值的差值；
获取所述相邻计数值的差值的平均值；
将所述平均值进行四舍五入之后，与所述标准时钟信号频率相乘获取第一乘积，将所述第一乘积与所述分频系数相乘获取第一乘积，将所述第一乘积作为所述时钟源信号频率。
8.一种芯片内部时钟源的时钟频率校准方法，其特征在于，包括：
获取模块，用于获取预设频率的标准时钟信号和芯片内部进行分频后的第一时钟源信号；
计数模块，用于在所述标准时钟信号的预设周期内，对所述第一时钟源信号的周期进行计数，获取预设个数的计数值；
调整模块，用于根据所述计数值、标准时钟信号频率和分频系数，获取时钟源信号频率，并将所述时钟源信号频率与预设时钟源信号频率进行比对，若所述时钟源信号频率高于预设时钟源信号频率，则将所述时钟源信号频率调低一个单位，若所述时钟源信号频率低于预设时钟源信号频率，则将所述时钟源信号频率调高一个单位。
9.一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，其征在于，所述处理器执行所述计算机程序时实现权利要求1至7中任一项所述方法的步骤。
10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1至7中任一项所述方法的步骤。
CN201910546192.9A 2019-06-21 2019-06-21 一种芯片内部时钟源的时钟频率校准方法 Pending CN110308762A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910546192.9A CN110308762A (zh) 2019-06-21 2019-06-21 一种芯片内部时钟源的时钟频率校准方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910546192.9A CN110308762A (zh) 2019-06-21 2019-06-21 一种芯片内部时钟源的时钟频率校准方法

Publications (1)

Publication Number Publication Date
CN110308762A true CN110308762A (zh) 2019-10-08

Family

ID=68076862

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910546192.9A Pending CN110308762A (zh) 2019-06-21 2019-06-21 一种芯片内部时钟源的时钟频率校准方法

Country Status (1)

Country Link
CN (1) CN110308762A (zh)

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110838846A (zh) * 2019-11-28 2020-02-25 山东浪潮人工智能研究院有限公司 时钟源的调试方法和任意波形发生器板卡
CN111026232A (zh) * 2019-11-08 2020-04-17 深圳市汇顶科技股份有限公司 时钟校准方法、芯片、电子设备
CN111665431A (zh) * 2020-04-26 2020-09-15 江西联智集成电路有限公司 芯片内部时钟源校准方法、装置、设备及介质
CN112149368A (zh) * 2020-09-16 2020-12-29 北京中电华大电子设计有限责任公司 一种时钟自校准的电路及方法
CN112187225A (zh) * 2020-10-09 2021-01-05 京东方科技集团股份有限公司 时钟校准方法及装置
CN112241615A (zh) * 2020-10-09 2021-01-19 广芯微电子（广州）股份有限公司 一种数据平衡性时序的检测方法、***及电子设备
CN112269424A (zh) * 2020-11-19 2021-01-26 珠海零边界集成电路有限公司 一种芯片时钟频率校准方法、装置、设备和介质
CN112383302A (zh) * 2020-11-24 2021-02-19 广芯微电子（广州）股份有限公司 一种时钟频率校准方法及装置
CN112419628A (zh) * 2020-11-20 2021-02-26 深圳市捷诚技术服务有限公司 Rtc校准方法、装置、计算机可读介质及pos机
CN112737574A (zh) * 2020-11-30 2021-04-30 珠海格力电器股份有限公司 一种芯片内部时钟源的计时校准方法及相关装置
CN112787664A (zh) * 2021-02-18 2021-05-11 北京欣博电子科技有限公司 一种基于多时钟源的asic自动分频方法及装置
CN113156799A (zh) * 2021-02-26 2021-07-23 合肥宏晶微电子科技股份有限公司 时钟测试方法、装置、量产测试方法及测试平台
CN113703518A (zh) * 2021-08-31 2021-11-26 深圳市航顺芯片技术研发有限公司 时钟频率调节装置、方法、设备及存储介质
CN113933601A (zh) * 2021-09-13 2022-01-14 北京车和家信息技术有限公司 脉宽调制信号采集方法、装置、计算机设备及存储介质
CN114167942A (zh) * 2021-11-03 2022-03-11 珠海格力电器股份有限公司 芯片内部时钟频率校准方法，计算机设备及可读存储介质
WO2022083638A1 (zh) * 2020-10-23 2022-04-28 维沃移动通信有限公司 芯片时钟频率调整方法、装置、芯片及电子设备
CN115083137A (zh) * 2022-07-19 2022-09-20 珠海格力电器股份有限公司 红外补偿的处理***
CN115202183A (zh) * 2022-07-21 2022-10-18 Oppo广东移动通信有限公司 传感器的时钟校准方法、装置、存储介质与电子设备
CN116559528A (zh) * 2023-07-11 2023-08-08 北京炬玄智能科技有限公司 芯片频率测量方法、电路、装置、存储介质及计算机设备
CN116909351A (zh) * 2023-09-14 2023-10-20 深圳扬兴科技有限公司 一种时钟芯片内部时钟精度校正方法
CN117938154A (zh) * 2024-02-20 2024-04-26 广芯微电子（广州）股份有限公司 一种芯片内部时钟源频率的校准方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103365336A (zh) * 2013-06-24 2013-10-23 深圳市文鼎创数据科技有限公司 Usb设备***时钟的校准方法及装置
CN104901687A (zh) * 2015-05-20 2015-09-09 珠海市杰理科技有限公司 时钟频率校准方法和***
CN106054580A (zh) * 2016-07-04 2016-10-26 华立科技股份有限公司 时钟芯片的秒信号校准方法
CN106130547A (zh) * 2016-06-20 2016-11-16 大唐微电子技术有限公司 一种时钟频率校准方法和装置
CN109067394A (zh) * 2018-09-05 2018-12-21 深圳芯之联科技有限公司 片上时钟校准装置及校准方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103365336A (zh) * 2013-06-24 2013-10-23 深圳市文鼎创数据科技有限公司 Usb设备***时钟的校准方法及装置
CN104901687A (zh) * 2015-05-20 2015-09-09 珠海市杰理科技有限公司 时钟频率校准方法和***
CN106130547A (zh) * 2016-06-20 2016-11-16 大唐微电子技术有限公司 一种时钟频率校准方法和装置
CN106054580A (zh) * 2016-07-04 2016-10-26 华立科技股份有限公司 时钟芯片的秒信号校准方法
CN109067394A (zh) * 2018-09-05 2018-12-21 深圳芯之联科技有限公司 片上时钟校准装置及校准方法

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111026232A (zh) * 2019-11-08 2020-04-17 深圳市汇顶科技股份有限公司 时钟校准方法、芯片、电子设备
CN110838846B (zh) * 2019-11-28 2023-06-13 山东浪潮科学研究院有限公司 时钟源的调试方法和任意波形发生器板卡
CN110838846A (zh) * 2019-11-28 2020-02-25 山东浪潮人工智能研究院有限公司 时钟源的调试方法和任意波形发生器板卡
CN111665431A (zh) * 2020-04-26 2020-09-15 江西联智集成电路有限公司 芯片内部时钟源校准方法、装置、设备及介质
CN112149368A (zh) * 2020-09-16 2020-12-29 北京中电华大电子设计有限责任公司 一种时钟自校准的电路及方法
CN112241615B (zh) * 2020-10-09 2021-05-18 广芯微电子（广州）股份有限公司 一种数据平衡性时序的检测方法、***及电子设备
CN112187225A (zh) * 2020-10-09 2021-01-05 京东方科技集团股份有限公司 时钟校准方法及装置
CN112241615A (zh) * 2020-10-09 2021-01-19 广芯微电子（广州）股份有限公司 一种数据平衡性时序的检测方法、***及电子设备
CN112187225B (zh) * 2020-10-09 2023-11-03 京东方科技集团股份有限公司 时钟校准方法及装置
WO2022083638A1 (zh) * 2020-10-23 2022-04-28 维沃移动通信有限公司 芯片时钟频率调整方法、装置、芯片及电子设备
CN112269424A (zh) * 2020-11-19 2021-01-26 珠海零边界集成电路有限公司 一种芯片时钟频率校准方法、装置、设备和介质
CN112419628A (zh) * 2020-11-20 2021-02-26 深圳市捷诚技术服务有限公司 Rtc校准方法、装置、计算机可读介质及pos机
CN112383302B (zh) * 2020-11-24 2021-08-20 广芯微电子（广州）股份有限公司 一种时钟频率校准方法及装置
CN112383302A (zh) * 2020-11-24 2021-02-19 广芯微电子（广州）股份有限公司 一种时钟频率校准方法及装置
CN112737574B (zh) * 2020-11-30 2024-01-12 珠海格力电器股份有限公司 一种芯片内部时钟源的计时校准方法及相关装置
CN112737574A (zh) * 2020-11-30 2021-04-30 珠海格力电器股份有限公司 一种芯片内部时钟源的计时校准方法及相关装置
CN112787664A (zh) * 2021-02-18 2021-05-11 北京欣博电子科技有限公司 一种基于多时钟源的asic自动分频方法及装置
CN112787664B (zh) * 2021-02-18 2024-01-26 北京欣博电子科技有限公司 一种基于多时钟源的asic自动分频方法及装置
CN113156799A (zh) * 2021-02-26 2021-07-23 合肥宏晶微电子科技股份有限公司 时钟测试方法、装置、量产测试方法及测试平台
CN113703518A (zh) * 2021-08-31 2021-11-26 深圳市航顺芯片技术研发有限公司 时钟频率调节装置、方法、设备及存储介质
CN113933601B (zh) * 2021-09-13 2023-09-15 北京车和家信息技术有限公司 脉宽调制信号采集方法、装置、计算机设备及存储介质
CN113933601A (zh) * 2021-09-13 2022-01-14 北京车和家信息技术有限公司 脉宽调制信号采集方法、装置、计算机设备及存储介质
CN114167942A (zh) * 2021-11-03 2022-03-11 珠海格力电器股份有限公司 芯片内部时钟频率校准方法，计算机设备及可读存储介质
CN114167942B (zh) * 2021-11-03 2024-05-07 珠海格力电器股份有限公司 芯片内部时钟频率校准方法，计算机设备及可读存储介质
CN115083137B (zh) * 2022-07-19 2023-08-11 珠海格力电器股份有限公司 红外补偿的处理***
CN115083137A (zh) * 2022-07-19 2022-09-20 珠海格力电器股份有限公司 红外补偿的处理***
CN115202183A (zh) * 2022-07-21 2022-10-18 Oppo广东移动通信有限公司 传感器的时钟校准方法、装置、存储介质与电子设备
CN116559528A (zh) * 2023-07-11 2023-08-08 北京炬玄智能科技有限公司 芯片频率测量方法、电路、装置、存储介质及计算机设备
CN116909351A (zh) * 2023-09-14 2023-10-20 深圳扬兴科技有限公司 一种时钟芯片内部时钟精度校正方法
CN116909351B (zh) * 2023-09-14 2023-12-19 深圳扬兴科技有限公司 一种时钟芯片内部时钟精度校正方法
CN117938154A (zh) * 2024-02-20 2024-04-26 广芯微电子（广州）股份有限公司 一种芯片内部时钟源频率的校准方法

Similar Documents

Publication Publication Date Title
CN110308762A (zh) 一种芯片内部时钟源的时钟频率校准方法
CN110324026A (zh) 一种芯片内部时钟源的时钟频率检测方法
CN103248356B (zh) 一种基于采用锁相环脉冲插值技术的计数器及实现方法
CN104901687B (zh) 时钟频率校准方法和***
CN102045062B (zh) 一种基于Cordic算法的数字锁相环
CN100565423C (zh) 时钟异常检测电路和时钟异常检测方法
CN104410413B (zh) 原子频标频率修正方法、装置及原子频标
CN102879641A (zh) 频率量测方法及***
CN103487649B (zh) 一种兼容连续波和脉冲调制载波频率测量的方法及装置
CN101140304A (zh) 一种高精度时钟检测方法及检测装置
CN103777072A (zh) 对多个时钟源的时钟频率进行监测的方法
CN102830748A (zh) 芯片的内部时钟偏差的校准方法及***
CN110069009A (zh) 多通道时间数字转换器和光电探测装置
CN104660220B (zh) 一种产生整数频率脉冲的信号发生器及信号产生方法
CN104518839A (zh) 频偏检测方法和装置
CN107817871A (zh) 实时时钟的频率偏移校正精确度
GB2466557A (en) Measuring deviation of a clock frequency
US8294501B1 (en) Multiphase clock generation and calibration
EP2546709A1 (en) Method and system for measuring time
CN109471151A (zh) 信号处理方法、装置及用户终端
CN102495283B (zh) 自适应等精度测频方法
EP2546708A1 (en) Method and system for measuring distance
CN107621570A (zh) 一种数字频率计
CN200979669Y (zh) Usb设备方芯片内部集成时钟生成电路
CN105653238A (zh) 一种计时方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20191008

RJ01 Rejection of invention patent application after publication