CN116559528A - 芯片频率测量方法、电路、装置、存储介质及计算机设备 - Google Patents

Abstract

本发明公开了一种芯片频率测量方法、电路、装置、存储介质及计算机设备，涉及电信号测量技术领域。其中方法包括：在同一时间段内，采集基准信号源的第一脉冲计数值和外部时钟源的第二脉冲计数值；根据第一脉冲计数值、第二脉冲计数值和基准信号源的基准频率值，计算外部时钟源的基准频率值；在同一时间段内，采集待测芯片的第三脉冲计数值和外部时钟源的第四脉冲计数值；根据第三脉冲计数值、第四脉冲计数值和外部时钟源的基准频率值，得到待测芯片的频率值。上述方法可以校准由于外部时钟源的固定偏差造成的测量误差，同时也可以校准由于电路硬件和软件程序执行等多种因素导致的微小误差，从而有效的提高了芯片频率测量的精准度。

Description

芯片频率测量方法、电路、装置、存储介质及计算机设备

技术领域

本发明涉及电信号测量技术领域，尤其是涉及一种芯片频率测量方法、电路、装置、存储介质及计算机设备。

背景技术

信号源频率测量是一种较为常见的需求，目前，信号源的频率测量方式较为常见的有频率计测量、可编程逻辑电路测量和采用微控制器组成的频率测量电路进行测量等多种方法。其中，使用频率计或可编程逻辑电路测量频率体积过大不便于携带，成本过高，采购周期长，操作复杂且不便于调试。

在现有技术中，出于成本和体积的考虑，一般会采用由微控制器组成的频率测量电路对信号源的频率进行测量。但是，通过这种方式测量信号源频率会不可避免的产生不同程度的误差。比如，连接微控制器的晶振和外部时钟源会有一定程度的频偏，异步信号测量脉冲沿时会产生1个脉冲沿的误差，总线时钟下执行不同指令时会产生指令执行的时间差等等。目前，通过提高基准源的频率或者延长测量时间，可以一定程度上减少这种误差，但是误差并不会完全消除。这些误差对于芯片频率测量这种高精度测量的场景会产生较大影响，从而导致芯片频率测量精度较低，无法满足生产、使用需要。

发明内容

有鉴于此，本申请提供了一种芯片频率测量方法、电路、装置、存储介质及计算机设备，主要目的在于解决芯片频率测量精度低的技术问题。

根据本发明的第一个方面，提供了一种芯片频率测量方法，该方法包括：

在同一时间段内，采集基准信号源的第一脉冲计数值和外部时钟源的第二脉冲计数值；

根据所述第一脉冲计数值、所述第二脉冲计数值和所述基准信号源的基准频率值，计算所述外部时钟源的基准频率值；

在同一时间段内，采集待测芯片的第三脉冲计数值和外部时钟源的第四脉冲计数值；

根据所述第三脉冲计数值、所述第四脉冲计数值和所述外部时钟源的基准频率值，得到所述待测芯片的频率值。

可选的，所述在同一时间段内，采集基准信号源的第一脉冲计数值和外部时钟源的第二脉冲计数值，包括：开启外部触发中断，并输出计数开始指令，以实时采集基准信号源的频率脉冲计数值，以及控制外部计数器对外部时钟源的频率脉冲进行同步计数；当所述基准信号源的频率脉冲计数值达到第一脉冲计数值时，关闭外部触发中断，并输出计数结束指令，以停止采集基准信号源的频率脉冲计数值，以及控制所述外部计数器停止对所述外部时钟源的频率脉冲进行同步计数；读取所述外部计数器的第一计数值，并将所述第一计数值作为所述外部时钟源的第二脉冲计数值。

可选的，所述根据所述第一脉冲计数值、所述第二脉冲计数值和所述基准信号源的基准频率值，计算所述外部时钟源的基准频率值，包括：根据所述第二脉冲计数值和所述第一脉冲计数值的比值与所述基准信号源的基准频率值的积，得到所述外部时钟源的基准频率值，其中，所述基准信号源的基准频率值经过外部仪器预先校准，所述基准信号源的频偏为零；将所述外部时钟源的基准频率值存储在非易失性存储器中。

可选的，所述在同一时间段内，采集待测芯片的第三脉冲计数值和外部时钟源的第四脉冲计数值，包括：开启外部触发中断，并输出计数开始指令，以实时采集待测芯片的频率脉冲计数值，以及控制外部计数器对外部时钟源的频率脉冲进行同步计数；当所述待测芯片的频率脉冲计数值达到第三脉冲计数值时，关闭外部触发中断，并输出计数结束指令，以停止采集待测芯片的频率脉冲计数值，以及控制所述外部计数器停止对所述外部时钟源的频率脉冲进行同步计数；读取所述外部计数器的第二计数值，并将所述第二计数值作为所述外部时钟源的第四脉冲计数值。

可选的，所述根据所述第三脉冲计数值、所述第四脉冲计数值和所述外部时钟源的基准频率值，得到所述待测芯片的频率值，包括：在非易失性存储器中读取出所述外部时钟源的基准频率值；根据所述第三脉冲计数值和所述第四脉冲计数值的比值与所述外部时钟源的基准频率值的积，得到所述待测芯片的频率值，其中，所述外部时钟源的频偏为任意值。

可选的，所述方法还包括：根据所述待测芯片的频率值和预设的理论频率值之差与所述理论频率值的商，得到所述待测芯片的频率偏差值，并输出所述频率偏差值。

根据本发明的第二个方面，提供了一种芯片频率测量电路，用于测量待测芯片的频率值，该电路包括微控制器、标准时钟源、逻辑电路、计数器和电源模块，其中，所述微控制器的第一输入端用于与所述待测芯片的频率输出端或与所述基准信号源的输出端电连接，所述微控制器的第一输出端与所述逻辑电路的第一输入端电连接，所述逻辑电路的第二输入端与所述标准时钟源的输出端电连接，所述逻辑电路的输出端与所述计数器的控制端电连接，所述计数器的输入端与所述标准时钟源的输出端电连接，所述计数器的输出端与所述微控制器的第二输入端电连接，所述电源模块分别与所述微控制器、所述标准时钟源、所述逻辑电路和所述计数器电连接，其中，所述微控制器用于执行如上述任一项所述的芯片频率测量方法。

根据本发明的第三个方面，提供了一种芯片频率测量装置，该芯片频率测量装置包括上述芯片频率测量电路和至少一个芯片基座，其中，所述芯片基座的输入端用于与所述待测芯片的频率输出端或与所述基准信号源的输出端电连接，所述芯片基座的输出端与所述芯片频率测量电路的微控制器的第一输入端电连接。

根据本发明的第四个方面，提供了一种存储介质，其上存储有计算机程序，所述程序被处理器执行时实现上述芯片频率测量方法。

根据本发明的第五个方面，提供了一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现上述芯片频率测量方法。

本发明提供的一种芯片频率测量方法、电路、装置、存储介质及计算机设备，首先测量同一时间段内的基准信号源的第一脉冲计数值和外部时钟源的第二脉冲计数值，然后通过第一脉冲计数值、第二脉冲计数值和基准信号源的基准频率值，对外部时钟源的基准频率值进行校正，进而在测量待测芯片的频率值时，采集同一时间段内的待测芯片的第三脉冲计数值和外部时钟源的第四脉冲计数值，最后通过第三脉冲计数值、第四脉冲计数值以及校正后的外部时钟源的基准频率值，得到待测芯片的频率值。上述方法可以校准由于外部时钟源的固定偏差造成的测量误差，同时也可以校准由于电路硬件和软件程序执行等多种因素导致的微小误差，从而有效的提高了芯片频率测量的精准度。上述方法可以适用于芯片频率测量等高精度要求的场景中。

上述说明仅是本申请技术方案的概述，为了能够更清楚了解本申请的技术手段，而可依照说明书的内容予以实施，并且为了让本申请的上述和其它目的、特征和优点能够更明显易懂，以下特举本申请的具体实施方式。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1示出了本发明实施例提供的一种芯片频率测量方法的流程示意图；

图2示出了本发明实施例提供的另一种芯片频率测量方法的流程示意图；

图3示出了本发明实施例提供的一种芯片频率测量电路的结构示意图；

图4示出了本发明实施例提供的另一种芯片频率测量电路的结构示意图。

具体实施方式

下文中将参考附图并结合实施例来详细说明本发明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

在说明本申请的各实施例之前，首先对本申请的频率测量原理进行简要介绍。在现有技术中，频率测量方案一般采用在一定时间内（T）采集待测信号源的脉冲沿数量（N），进而推算待测信号源的频率（f = N/T）的方式进行频率测量。基于此方案的频率测量需保证时间量测的精度及脉冲沿采集的精度，但是，这种方案对于信号的采集、门控时间的调整等功能实现都有着较高的要求，并且产生的误差较大，无法满足高精度频率测量场景的要求。

在本申请中，由于待测信号源为芯片，且待测芯片是有着预期频率或电平值的信号源，因此，芯片的频率测量方案可以进行适当简化。具体来说，频率测量原理如下：首先设置一个外部时钟源，其频率记为f1，待测芯片的理论频率设为f2，在一定时间内（T）同时采集外部时钟源和待测芯片的脉冲沿，分别记为N1与N2，由于外部时钟源的频率f1已知，可以计算T=N1/f1，同理，通过N2及T可以计算待测芯片的实际频率f=N2/T，即f=（N2/N1）· f1，最后，通过f与f2，可以计算出待测芯片的频率偏差值，即△f =（f - f2）/f2。通过这种方式，无需精密计量时间，也无需对不同频率信号进行处理，仅需要一个能够采集外部时钟源和待测芯片的脉冲沿的芯片频率测量电路，即可实现测量待测芯片频率的功能。

但是，通过上述频率测量原理对芯片的频率进行测量，仍然会产生一定程度的误差，比如，连接微控制器的晶振和外部时钟源会有一定程度的频偏，异步信号测量脉冲沿时会产生1个脉冲沿的误差，总线时钟下执行不同指令时也会产生指令执行的时间差等等。目前，通过提高基准源的频率或者延长测量时间，可以一定程度上减少这种误差，但是误差并不会完全消除。这些误差对于芯片频率测量这种高精度测量的场景仍然会产生较大影响，从而导致芯片频率测量精度较低，无法满足生产、使用需要。

针对上述技术问题，基于上述芯片频率测量原理，在一个实施例中，如图1所示，提供了一种芯片频率测量方法，以该方法应用于上述芯片频率测量电路中的微控制器等计算机设备为例进行说明，该方法包括以下步骤：

101、在同一时间段内，采集基准信号源的第一脉冲计数值和外部时钟源的第二脉冲计数值。

其中，基准信号源指的是经过外部仪器校准的频率为基准频率值、且频率频偏为0ppm的信号源，外部时钟源指的是晶振芯片等频率为固定的频率值、且频偏未知的信号源。

具体的，通过将基准信号源的频率输出引脚与微控制器的信号输入端进行电连接，可以利用微控制器直接采集基准信号源输出的脉冲沿，同样的，通过将外部时钟源的输出端或者将连接外部时钟源的计数器的输出端与微控制器的信号输入端进行电连接，可以利用微控制器采集外部时钟源输出的脉冲沿或采集外部时钟源输出的脉冲沿的计数值。进一步的，微控制器通过分别发送基准信号源的计数开始指令和外部时钟源的计数开始指令，可以对基准信号源和外部时钟源的脉冲沿进行同步计数，然后，通过发送基准信号源的计数结束指令和外部时钟源的计数结束指令，可以停止对基准信号源和外部时钟源的脉冲沿进行同步计数。通过这种方式，可以在同一时间段内，对基准信号源的第一脉冲计数值和外部时钟源的第二脉冲计数值进行同步采集。

在本实施例中，基准信号源的第一脉冲计数值和外部时钟源的第二脉冲计数值可以采用微控制器内部的计数器进行计数，也可以采用外部计数器进行计数，然后再将计数结果输入到微控制器中。可以理解的是，基准信号源和外部时钟源脉冲沿的采集方式可以根据基准信号源的频率、外部时钟源的频率以及微控制器的自身性能等多方面的因素确定，本实施例在此不做具体限定。此外，在采集脉冲计数值时，脉冲计数值的采集时间、第一脉冲计数值的数值、第二脉冲计数值的数值均可以预先设定，这样，当微控制器判断某一数值达到预先设定的阈值时，即可以停止采集，通过这种方式，可以简化频率的计算过程，并提高频率计算的精度。

102、根据第一脉冲计数值、第二脉冲计数值和基准信号源的基准频率值，计算外部时钟源的基准频率值。

具体的，在微控制器采集到同一时间段内的基准信号源的第一脉冲计数值和外部时钟源的第二脉冲计数值之后，可以利用频率计算公式f=（N2/N1）·f1对外部时钟源的基准频率值进行计算。在此场景中，f为外部时钟源的基准频率值，N1为基准信号源的第一脉冲计数值，N2为外部时钟源的第二脉冲计数值，f1为基准信号源的基准频率值。基于此，根据基准信号源的第一脉冲计数值、外部时钟源的第二脉冲计数值以及基准信号源的基准频率值，即可计算出外部时钟源的基准频率值，然后，可以将计算出的外部时钟源的基准频率值存储在微控制器的非易失性存储器中，方便读取。

举例来说，假设基准信号源为经过校准的基准频率值为100KHz、频偏为0ppm的信号源，外部时钟源为理论频率值为10MHz、频偏未知的晶振芯片。那么，在同一时间段内，共采集到基准信号源的脉冲沿为100K个，采集时间可视为1s，此时，测得外部时钟源在这1s内共产生了（10M-3）个脉冲沿，那么，通过上述频率计算公式，可以计算出外部时钟源的基准频率值为（10M-3）Hz。

通过上述方式，可以校准由于外部时钟源的固定偏差造成的量测误差，并且，在待测芯片后续使用相同的芯片频率测量电路进行频率测量的情况下，还可以将脉冲沿的采集误差、指令下发的时间差等由软件执行带来的误差进行同步校准，即外部时钟源的基准频率值可以整合频率测量过程中所有硬件和软件上的误差。在本实施例中，计算出的外部时钟源的基准频率值只能应用在当下的芯片频率测量电路中，当电路中的任意器件或者软件执行程序发生更改时，均需要对外部时钟源的基准频率值进行再次校准，以确保所有的误差都整合到外部时钟源的基准频率值上，以此确保频率测量的精准度。

103、在同一时间段内，采集待测芯片的第三脉冲计数值和外部时钟源的第四脉冲计数值。

具体的，外部时钟源的电路连接方式可以保持不变，基于此，微控制器可以采集到外部时钟源输出的脉冲沿或外部时钟源输出的脉冲沿的计数值，此时，可以将待测芯片的频率输出引脚与微控制器的信号输入端进行电连接，以利用微控制器直接采集待测芯片输出的脉冲沿。进一步的，微控制器通过分别发送待测芯片的计数开始指令和外部时钟源的计数开始指令，可以对待测芯片和外部时钟源的脉冲沿进行同步计数，然后，通过发送待测芯片的计数结束指令和外部时钟源的计数结束指令，可以停止对待测芯片和外部时钟源的脉冲沿进行同步计数。通过这种方式，可以在同一时间段内，对待测芯片的第三脉冲计数值和外部时钟源的第四脉冲计数值进行同步采集。

在本实施例中，在连接待测芯片时，可以保留基准信号源的连接方式不变，然后通过微控制器的其他信号输入端连接待测芯片的频率输出端，以采集待测芯片输出的脉冲沿，此外，也可以利用待测芯片直接替换掉基准信号源，以确保待测芯片频率测量的精准度，并简化电路的连接方式，可以理解的是，待测芯片的脉冲沿的采集方式可以根据实际情况确定，本实施例在此不做具体限定。此外，在采集脉冲计数值时，脉冲计数值的采集时间、第三脉冲计数值的数值、第四脉冲计数值的数值均可以预先设定，这样，当微控制器判断某一数值达到预先设定的阈值时，即可以停止采集，通过这种方式，可以简化频率的计算过程，并提高频率计算的精度。

104、根据第三脉冲计数值、第四脉冲计数值和外部时钟源的基准频率值，得到待测芯片的频率值。

具体的，在微控制器采集到同一时间段内的待测芯片的第三脉冲计数值和外部时钟源的第四脉冲计数值之后，可以在微控制器的非易失性存储器中读取出计算好的外部时钟源的基准频率值，然后，再次利用频率计算公式f=（N2/N1）·f1对待测芯片的频率值进行计算。在此场景中，f为待测芯片的频率值，N1为外部时钟源的第四脉冲计数值，N2为待测芯片的第三脉冲计数值，f1为外部时钟源的基准频率值。基于此，根据待测芯片的第三脉冲计数值、外部时钟源的第四脉冲计数值以及外部时钟源的基准频率值，即可计算出待测芯片的频率值，进而可以计算出待测芯片的频率偏差值。

举例来说，假设待测芯片的理论频率值为32768Hz，外部时钟源的理论频率值为10MHz，外部时钟源经过校准后的基准频率值为（10M-3）Hz。那么，在同一个时间段内，共采集到待测芯片的脉冲沿为32768个，此时，测得外部时钟源在这段时间段内共产生了（10M-2）个脉冲沿，那么，通过上述频率计算公式，可以计算出待测芯片的频率偏差值为+1ppm，而不是-2ppm。

需要说明的是，外部时钟源的基准频率校准以及待测芯片的频率值测量并不是必然按照步骤顺序执行的，而是可以相互独立执行的，原因在于，并不是每次测量待测芯片的频率值之前都需要对外部时钟源进行校准，而是在测量一批待测芯片的频率值之前对外部时钟源进行一次校准或者在每次微控制器中的程序发生改动、电路连接关系发生改动、器件选型发生改动之后进行一次校准即可。基于此，步骤101和步骤102可以顺序执行，步骤103和步骤104可以顺序执行，步骤101-102与步骤103-104并不必然按照顺序执行。可以理解的是，本实施例中的步骤序号以及说明书的附图序号仅作为一种示例，并不作为对于本实施例的一种限定。

本实施例提供的芯片频率测量方法，首先测量同一时间段内的基准信号源的第一脉冲计数值和外部时钟源的第二脉冲计数值，然后通过第一脉冲计数值、第二脉冲计数值和基准信号源的基准频率值，对外部时钟源的基准频率值进行校正，进而在测量待测芯片的频率值时，采集同一时间段内的待测芯片的第三脉冲计数值和外部时钟源的第四脉冲计数值，最后通过第三脉冲计数值、第四脉冲计数值以及校正后的外部时钟源的基准频率值，得到待测芯片的频率值。上述方法可以校准由于外部时钟源的固定偏差造成的测量误差，同时也可以校准由于电路硬件和软件程序执行等多种因素导致的微小误差，从而有效的提高了芯片频率测量的精准度。

进一步的，作为上述实施例具体实施方式的细化和扩展，为了完整说明本实施例的实施过程，提供了芯片频率测量方法，如图2所示，该方法包括以下步骤：

201、在同一时间段内，采集基准信号源的第一脉冲计数值和外部时钟源的第二脉冲计数值。

在本实施例中，可以将基准信号源的频率输出引脚与微控制器的信号输入端进行电连接，以利用微控制器通过外部中断触发的方式采集基准信号源输出的脉冲沿，同时，可以将连接外部时钟源的计数器的输出端与微控制器的信号输入端进行电连接，以利用微控制器采集外部时钟源输出的脉冲沿的计数值。本实施例通过外部计数器对外部时钟源的脉冲沿进行计数，以及通过外部计数器采集外部时钟源的脉冲计数值，可以提高外部时钟源的脉冲计数的准确度，此外，通过外部触发中断采集基准信号源的脉冲计数值，可以提高基准时钟源的脉冲计数的准确度，从而提高基准信号源校准的精准度。

本实施例的具体实施过程如下：首先，开启外部触发中断，并输出计数开始指令，以实时采集基准信号源的频率脉冲计数值，以及控制外部计数器对外部时钟源的频率脉冲进行同步计数，当基准信号源的频率脉冲计数值达到第一脉冲计数值时，关闭外部触发中断，并输出计数结束指令，以停止采集基准信号源的频率脉冲计数值，以及控制外部计数器停止对外部时钟源的频率脉冲进行同步计数，最后，读取外部计数器的第一计数值，并将第一计数值作为外部时钟源的第二脉冲计数值。

在本实施例中，可以将第一脉冲计数值设定为基准信号源的基准频率值，这样，在检测到基准信号源的脉冲计数值达到第一脉冲计数值时，可以认为时间采集时间为1s，此时，通过采集外部时钟源在此时间段内的第二脉冲计数值，即可直接得到外部时钟源的基准频率值，通过这种方式，可以简化外部时钟源的基准频率值的计算过程，也可以避免由数值复杂导致的计算误差。

202、根据第一脉冲计数值、第二脉冲计数值和基准信号源的基准频率值，计算外部时钟源的基准频率值。

具体的，可以利用频率计算公式f=（N2/N1）·f1对外部时钟源的基准频率值进行计算。基于该公式，可以根据第二脉冲计数值和第一脉冲计数值的比值与基准信号源的基准频率值的积，得到外部时钟源的基准频率值，然后将外部时钟源的基准频率值存储在非易失性存储器中，以方便读取。在本实施例中，基准信号源的基准频率值是经过外部仪器预先校准且频偏为零的信号源，通过这种方式，可以确保外部时钟源的基准频率值校正的准确度。

203、在同一时间段内，采集待测芯片的第三脉冲计数值和外部时钟源的第四脉冲计数值。

在本实施例中，可以将基准信号源的频率输出引脚与微控制器的信号输入端断开，然后将待测芯片的频率输出引脚与微控制器的信号输入端进行电连接，以利用微控制器通过外部中断触发的方式采集待测芯片输出的脉冲沿，同时，外部时钟源的电路连接方式不变，可以利用微控制器采集外部时钟源输出的脉冲沿的计数值。本实施例通过外部计数器对外部时钟源的脉冲沿进行计数，以及通过外部计数器采集外部时钟源的脉冲计数值，可以提高外部时钟源的脉冲计数的准确度，此外，利用待测芯片替换基准信号源，并通过外部触发中断采集待测芯片的脉冲计数值，可以简化电路连接方式，同时可以提高待测芯片的脉冲计数的准确度，从而提高待测芯片频率计算的精准度。

本实施例的具体实施过程如下：首先，开启外部触发中断，并输出计数开始指令，以实时采集待测芯片的频率脉冲计数值，以及控制外部计数器对外部时钟源的频率脉冲进行同步计数，当待测芯片的频率脉冲计数值达到第三脉冲计数值时，关闭外部触发中断，并输出计数结束指令，以停止采集待测芯片的频率脉冲计数值，以及控制外部计数器停止对外部时钟源的频率脉冲进行同步计数，最后，读取外部计数器的第二计数值，并将第二计数值作为外部时钟源的第四脉冲计数值。

在本实施例中，可以将第三脉冲计数值设定为待测芯片的理论频率值，这样，在检测到待测芯片的脉冲计数值达到第三脉冲计数值时，可以采集外部时钟源在此时间段内的第四脉冲计数值，进而计算得到待测芯片的频率值。通过这种方式，可以简化待测芯片的频率值的计算过程，同样也可以避免由于数值复杂导致的计算误差。

204、根据第三脉冲计数值、第四脉冲计数值和外部时钟源的基准频率值，得到待测芯片的频率值。

具体的，可以利用频率计算公式f=（N2/N1）·f1对待测芯片的频率值进行计算。基于该公式，可以首先在非易失性存储器中读取出外部时钟源的基准频率值，然后，根据第三脉冲计数值和第四脉冲计数值的比值与外部时钟源的基准频率值的积，得到待测芯片的频率值，其中，外部时钟源的频偏可以为任意值，通过这种方式，可以降低外部时钟源的采购成本和调试难度。

205、根据待测芯片的频率值和预设的理论频率值，得到待测芯片的频率偏差值，并输出频率偏差值。

具体的，可以根据上述频率偏差值的公式△f =（f - f2）/f2，计算待测芯片的频率偏差值，其中，△f 为待测芯片的频率偏差值，f 为计算得到的待测芯片的频率值，f2为待测芯片的理论频率值。基于该公式，可以根据待测芯片的频率值和预设的理论频率值之差与理论频率值的商，得到待测芯片的频率偏差值，最后，微控制器可以输出频率偏差值。进一步的，本实施例还可以通过显示屏、上位机的显示器等多种方式展示待测芯片的频率偏差值，通过这种方式，可以方便用户较为直观的了解到待测芯片的频率偏差值，从而提高芯片频率测量的效率，降低芯片生产、功能演示和现场调试的难度。

需要说明的是，外部时钟源的基准频率校准以及待测芯片的频率值测量并不是必然按照步骤顺序执行的，而是可以相互独立执行的，原因在于，并不是每次测量待测芯片的频率值之前都需要对外部时钟源进行校准，而是在测量一批待测芯片的频率值之前对外部时钟源进行一次校准或者在每次微控制器中的程序发生改动、电路连接关系发生改动、器件选型发生改动之后进行一次校准即可。基于此，步骤201和步骤202可以顺序执行，步骤203至步骤205可以顺序执行，步骤201-202与步骤203-205并不必然按照顺序执行。可以理解的是，本实施例中的步骤序号以及说明书的附图序号仅作为一种示例，并不作为对于本实施例的一种限定。

本实施例提供的芯片频率测量方法，可以校准由于外部时钟源的固定偏差造成的测量误差，同时也可以校准由于电路硬件和软件程序执行等多种因素导致的微小误差，从而有效的提高了芯片频率测量的精准度。此外，上述方法可以根据待测芯片的频率值计算并输出待测芯片的频率偏差值，从而使用户可以通过较为直观的方式知晓待测芯片的频率偏差，以此提高芯片频率测量的效率，并降低芯片生产、功能演示和现场调试的难度。

进一步的，作为图1、图2所示方法的具体实现，本实施例提供了一种芯片频率测量电路，如图3所示，该电路包括微控制器301、标准时钟源302、逻辑电路303、计数器304和电源模块305。其中，微控制器301的第一输入端（图3中的悬空引脚）用于与待测芯片的频率输出端（图中未示出）或与基准信号源的输出端电连接，微控制器301的第一输出端与逻辑电路303的第一输入端B电连接，逻辑电路303的第二输入端A与标准时钟源302的输出端电连接，逻辑电路303的输出端Y与计数器304的控制端电连接，计数器304的输入端与标准时钟源302的输出端电连接，计数器304的输出端与微控制器301的第二输入端电连接，电源模块305分别与微控制器301、标准时钟源302、逻辑电路303和计数器304电连接，其中，微控制器301在运行时可以执行如上述任一项实施例所述的芯片频率测量方法。

在上述实施例中，标准时钟源即为外部时钟源，该时钟源可以产生一定频率的脉冲信号，并输出至计数器（即外部计数器）和逻辑电路中。逻辑电路具体可以为逻辑与门芯片，该逻辑电路可以同时接收微控制器输出的控制信号和标准时钟源输出的脉冲信号，并受控于两种信号输出启动信号或停止信号，以控制计数器开始计数或停止计数。在本实施例中，当微控制器输出的控制信号与标准时钟源输出的脉冲信号的电平信号类型相同时，逻辑电路可以输出启动信号或输出停止信号。例如，当微控制器输出高电平的控制信号，且标准时钟源输出的脉冲信号的也为高电平时，逻辑电路可以输出高电平的启动信号；反之，当微控制器输出低电平的控制信号，且标准时钟源输出的脉冲信号的也为低电平时，逻辑电路可以输出低电平的停止信号。进一步的，当计数器接收到逻辑电路输出的启动信号时，可以对标准时钟源输出的脉冲沿进行计数；当计数器接收到逻辑电路输出的停止信号时，可以停止对标准时钟源输出的脉冲沿进行计数。本实施例通过设置逻辑电路接收微控制器输出的控制信号和标准时钟源输出的脉冲信号，并根据两种信号输出启动信号和停止信号，可以保障计数器能够采集到完整的频率计数值，从而减小外部时钟源脉冲计数的偏差度，提高外部时钟源脉冲计数的准确度。

具体的，通过上述电路对待测芯片进行频率测量时，可以首先将基准信号源连接到芯片频率测量电路中，然后控制微处理器开启微外部触发中断，以实时采集基准信号源的频率脉冲计数值，同时，可以向逻辑电路输出计数开始指令（如高电平的控制信号），以控制外部计数器对外部时钟源的频率脉冲进行同步计数，然后，在采集一段时间后，可以关闭外部触发中断，以停止采集基准信号源的频率脉冲计数值，同时，输出计数结束指令（如低电平的控制信号），以控制外部计数器停止计数。通过这种方式，可以采集同一时间段内的基准信号源的第一脉冲计数值和外部时钟源的第二脉冲计数值。进一步的，微控制器可以利用上述实施例提及的频率计算公式，根据基准信号源的第一脉冲计数值、外部时钟源的第二脉冲计数值和基准信号源的基准频率值，计算得到外部时钟源的基准频率值，并将计算出的外部时钟源的基准频率值存储在非易失性存储器中，以方便读取。

进一步的，在对待测芯片的频率进行测量时，可以将基准信号源从电路中取下，并换上待测芯片，然后控制微处理器开启外部触发中断，以实时采集待测芯片的频率脉冲计数值，同时，向逻辑电路输出计数开始指令，以控制外部计数器对外部时钟源的频率脉冲进行同步计数，然后，在采集一段时间后，可以关闭外部触发中断，以停止采集待测芯片的频率脉冲计数值，同时，输出计数结束指令，以控制外部计数器停止对外部时钟源的频率脉冲进行同步计数，通过这种方式，可以采集同一时间段内的待测芯片的第三脉冲计数值和外部时钟源的第四脉冲计数值。进而，可以在非易失性存储器中读取出外部时钟源的基准频率值，并利用上述频率计算公式，根据待测芯片的第三脉冲计数值、外部时钟源的第四脉冲计数值和外部时钟源的基准频率值，计算得到待测芯片的频率值。本实施例通过设置一个计数器对标准时钟源进行计数，相比于直接采用微控制器对标准时钟源进行计数，可以避免微处理器中的程序执行干扰到计数值，从而提高了标准时钟源的脉冲计数的准确度，进而提高了基准时钟源的校正准确度和待测芯片频率测量的精准度。

本实施例提出的芯片频率测量电路，通过设置标准时钟源和计数器对基准源进行频率脉冲计数，以及设置逻辑电路将微控制器和基准源输出的信号整合为计数器的控制信号来实现计数器的计数功能，可以提高外部时钟源脉冲计数的准确度，从而提高待测芯片频率测量的精准度。此外，通过微处理器执行上述实施例所述的芯片频率测量方法，可以校准由于外部时钟源的固定偏差造成的测量误差，同时也可以校准由于电路硬件和软件程序执行等多种因素导致的微小误差，从而进一步提高了芯片频率测量的精准度。通过上述电路，可以满足高精度的频率测量要求，且节约成本，便于携带，能够提高芯片频率测量的精准度。

在一个可选的实施例中，芯片频率测量电路可以通过如图4所示的方式实现。其中，微控制器U1、标准时钟源Y2、逻辑电路U12、计数器U11的连接方式参照前述实施例所述，在此不再赘述。需要说明的是，微控制器U1、标准时钟源Y2、逻辑电路U12、计数器U11的选型可以根据实际情况确定，各器件的连接方式也可以根据器件的具体选型确定，例如，计数器U11也可以由一个32位计数器芯片实现，也可以为替换为串联连接的四个8位计数器芯片来实现。可以理解的是，图4所示的连接方式仅为一种可以实现的电路连接方式，并不作为对本实施例的限定。此外，除微控制器U1、标准时钟源Y2、逻辑电路U12、计数器U11之外，芯片频率测量电路还可以包括接线柱P1、外部时钟接口P3、由滤波电容C9、C10、C14组成的滤波电路等其他电路模块或器件，还可以包含显示屏、按键和上位机等图4中未展示的其他电路模块或器件，对于电路中包含的其他电路模块，本实施例不再一一限定。

进一步的，作为图1至图4所示方法和电路的具体实现，本实施例提供了一种芯片频率测量装置，该装置包括上述各实施例所述的芯片频率测量电路以及至少一个芯片基座，其中，芯片基座的输入端可用于与待测芯片的频率输出端或与基准信号源的输出端电连接，芯片基座的输出端可以与芯片频率测量电路的微控制器的第一输入端电连接。在本实施例中，在对基准信号源进行频率校准或者对待测芯片进行频率测量时，可以将基准信号源或待测芯片放置在芯片基座上 ，以此实现基准信号源或待测芯片与微控制器之间的电连接，从而可以通过微控制器采集基准信号源或待测芯片的脉冲计数值。在一个可选的实施例中，芯片频率测量装置还可以包括电路基板和壳体，其中，芯片频率测量电路设置在电路基板上，电路基板和芯片基座设置在壳体上，本实施例通过在芯片频率测量装置中设置电路基板和壳体，可以便于芯片频率测量装置的携带，从而能够提高芯片生产、功能演示和现场调试的效率和效果。

本实施例提出的芯片频率测量装置，通过设置芯片基座来放置基准信号源或待测芯片，可以便捷的实现基准信号源或待测芯片与微控制器之间的电连接，从而可以提高基准信号源的校准效率和待测芯片的频率测量效率。此外，通过在芯片频率测量电路的微处理器中执行上述实施例所述的芯片频率测量方法，可以校准由于外部时钟源的固定偏差造成的测量误差，同时也可以校准由于电路硬件和软件程序执行等多种因素导致的微小误差，从而提高了芯片频率测量的精准度。通过上述电路，可以满足高精度的频率测量要求，且节约成本，便于携带，能够提高芯片频率测量的精准度和效率。

在具体的应用场景中，芯片频率测量电路或芯片频率测量装置中的微控制器可用于在同一时间段内，采集基准信号源的第一脉冲计数值和外部时钟源的第二脉冲计数值；根据所述第一脉冲计数值、所述第二脉冲计数值和所述基准信号源的基准频率值，计算所述外部时钟源的基准频率值；在同一时间段内，采集待测芯片的第三脉冲计数值和外部时钟源的第四脉冲计数值；根据所述第三脉冲计数值、所述第四脉冲计数值和所述外部时钟源的基准频率值，得到所述待测芯片的频率值。

在具体的应用场景中，芯片频率测量电路或芯片频率测量装置中的微控制器具体可用于开启外部触发中断，并输出计数开始指令，以实时采集基准信号源的频率脉冲计数值，以及控制外部计数器对外部时钟源的频率脉冲进行同步计数；当所述基准信号源的频率脉冲计数值达到第一脉冲计数值时，关闭外部触发中断，并输出计数结束指令，以停止采集基准信号源的频率脉冲计数值，以及控制所述外部计数器停止对所述外部时钟源的频率脉冲进行同步计数；读取所述外部计数器的第一计数值，并将所述第一计数值作为所述外部时钟源的第二脉冲计数值。

在具体的应用场景中，芯片频率测量电路或芯片频率测量装置中的微控制器具体可用于根据所述第二脉冲计数值和所述第一脉冲计数值的比值与所述基准信号源的基准频率值的积，得到所述外部时钟源的基准频率值，其中，所述基准信号源的基准频率值经过外部仪器预先校准，所述基准信号源的频偏为零；将所述外部时钟源的基准频率值存储在非易失性存储器中。

在具体的应用场景中，芯片频率测量电路或芯片频率测量装置中的微控制器具体可用于开启外部触发中断，并输出计数开始指令，以实时采集待测芯片的频率脉冲计数值，以及控制外部计数器对外部时钟源的频率脉冲进行同步计数；当所述待测芯片的频率脉冲计数值达到第三脉冲计数值时，关闭外部触发中断，并输出计数结束指令，以停止采集待测芯片的频率脉冲计数值，以及控制所述外部计数器停止对所述外部时钟源的频率脉冲进行同步计数；读取所述外部计数器的第二计数值，并将所述第二计数值作为所述外部时钟源的第四脉冲计数值。

在具体的应用场景中，芯片频率测量电路或芯片频率测量装置中的微控制器具体可用于在非易失性存储器中读取出所述外部时钟源的基准频率值；根据所述第三脉冲计数值和所述第四脉冲计数值的比值与所述外部时钟源的基准频率值的积，得到所述待测芯片的频率值，其中，所述外部时钟源的频偏为任意值。

在具体的应用场景中，芯片频率测量电路或芯片频率测量装置中的微控制器还可用于根据所述待测芯片的频率值和预设的理论频率值之差与所述理论频率值的商，得到所述待测芯片的频率偏差值，并输出所述频率偏差值。

需要说明的是，本实施例提供的芯片频率测量电路或芯片频率测量装置所涉及各功能单元的其它相应描述，可以参考上述各个实施例中的对应描述，在此不再赘述。

基于上述如图1、图2所示方法，相应的，本实施例还提供了一种存储介质，其上存储有计算机程序，该程序被处理器执行时实现上述如图1、图2所示的芯片频率测量方法。

基于这样的理解，本申请的技术方案可以以软件产品的形式体现出来，该待识别软件产品可以存储在一个非易失性存储介质（可以是CD-ROM，U盘，移动硬盘等）中，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行本申请各个实施场景所述的方法。

基于上述如图1、图2所示的方法，以及图3和图4所示的芯片频率测量电路的实施例，为了实现上述目的，本实施例还提供了一种芯片频率测量的计算机设备，具体可以为个人计算机、服务器、智能手机、平板电脑、智能手表、或者其它网络设备等，该计算机设备包括存储介质和处理器；存储介质，用于存储计算机程序和操作***；处理器，用于执行计算机程序以实现上述如图1、图2所示的方法。

可选的，该计算机设备还可以包括内存储器、通信接口、网络接口、摄像头、射频（Radio Frequency，RF）电路，传感器、音频电路、WI-FI模块、显示屏（Display）、输入装置比如键盘（Keyboard）等，可选的，通信接口还可以包括USB接口、读卡器接口等。网络接口可选的可以包括标准的有线接口、无线接口（如WI-FI接口）等。

本领域技术人员可以理解，本实施例提供的一种操作动作的识别的计算机设备结构并不构成对该计算机设备的限定，可以包括更多或更少的部件，或者组合某些部件，或者不同的部件布置。

存储介质中还可以包括操作***、网络通信模块。操作***是管理上述计算机设备硬件和待识别软件资源的程序，支持信息处理程序以及其它待识别软件和/或程序的运行。网络通信模块用于实现存储介质内部各组件之间的通信，以及与信息处理计算机设备中其它硬件和软件之间通信。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到本申请可以借助软件加必要的通用硬件平台的方式来实现，也可以通过硬件实现。通过应用本申请的技术方案，首先测量同一时间段内的基准信号源的第一脉冲计数值和外部时钟源的第二脉冲计数值，然后通过第一脉冲计数值、第二脉冲计数值和基准信号源的基准频率值，对外部时钟源的基准频率值进行校正，进而在测量待测芯片的频率值时，采集同一时间段内的待测芯片的第三脉冲计数值和外部时钟源的第四脉冲计数值，最后通过第三脉冲计数值、第四脉冲计数值以及校正后的外部时钟源的基准频率值，得到待测芯片的频率值。与现有技术相比，上述方法可以校准由于外部时钟源的固定偏差造成的测量误差，同时也可以校准由于电路硬件和软件程序执行等多种因素导致的微小误差，从而有效的提高了芯片频率测量的精准度。

本领域技术人员可以理解附图只是一个优选实施场景的示意图，附图中的模块或流程并不一定是实施本申请所必须的。本领域技术人员可以理解实施场景中的装置中的模块可以按照实施场景描述进行分布于实施场景的装置中，也可以进行相应变化位于不同于本实施场景的一个或多个装置中。上述实施场景的模块可以合并为一个模块，也可以进一步拆分成多个子模块。

上述本申请序号仅仅为了描述，不代表实施场景的优劣。以上公开的仅为本申请的几个具体实施场景，但是，本申请并非局限于此，任何本领域的技术人员能思之的变化都应落入本申请的保护范围。

Claims (10)

1.一种芯片频率测量方法，其特征在于，所述方法包括：

在同一时间段内，采集基准信号源的第一脉冲计数值和外部时钟源的第二脉冲计数值；

根据所述第一脉冲计数值、所述第二脉冲计数值和所述基准信号源的基准频率值，计算所述外部时钟源的基准频率值；

在同一时间段内，采集待测芯片的第三脉冲计数值和外部时钟源的第四脉冲计数值；

根据所述第三脉冲计数值、所述第四脉冲计数值和所述外部时钟源的基准频率值，得到所述待测芯片的频率值。

2.根据权利要求1所述的芯片频率测量方法，其特征在于，所述在同一时间段内，采集基准信号源的第一脉冲计数值和外部时钟源的第二脉冲计数值，包括：

开启外部触发中断，并输出计数开始指令，以实时采集基准信号源的频率脉冲计数值，以及控制外部计数器对外部时钟源的频率脉冲进行同步计数；

当所述基准信号源的频率脉冲计数值达到第一脉冲计数值时，关闭外部触发中断，并输出计数结束指令，以停止采集基准信号源的频率脉冲计数值，以及控制所述外部计数器停止对所述外部时钟源的频率脉冲进行同步计数；

读取所述外部计数器的第一计数值，并将所述第一计数值作为所述外部时钟源的第二脉冲计数值。

3.根据权利要求1或2所述的芯片频率测量方法，其特征在于，所述根据所述第一脉冲计数值、所述第二脉冲计数值和所述基准信号源的基准频率值，计算所述外部时钟源的基准频率值，包括：

根据所述第二脉冲计数值和所述第一脉冲计数值的比值与所述基准信号源的基准频率值的积，得到所述外部时钟源的基准频率值，其中，所述基准信号源的基准频率值经过外部仪器预先校准，所述基准信号源的频偏为零；

将所述外部时钟源的基准频率值存储在非易失性存储器中。

4.根据权利要求1所述的芯片频率测量方法，其特征在于，所述在同一时间段内，采集待测芯片的第三脉冲计数值和外部时钟源的第四脉冲计数值，包括：

开启外部触发中断，并输出计数开始指令，以实时采集待测芯片的频率脉冲计数值，以及控制外部计数器对外部时钟源的频率脉冲进行同步计数；

当所述待测芯片的频率脉冲计数值达到第三脉冲计数值时，关闭外部触发中断，并输出计数结束指令，以停止采集待测芯片的频率脉冲计数值，以及控制所述外部计数器停止对所述外部时钟源的频率脉冲进行同步计数；

读取所述外部计数器的第二计数值，并将所述第二计数值作为所述外部时钟源的第四脉冲计数值。

5.根据权利要求1或4所述的芯片频率测量方法，其特征在于，所述根据所述第三脉冲计数值、所述第四脉冲计数值和所述外部时钟源的基准频率值，得到所述待测芯片的频率值，包括：

在非易失性存储器中读取出所述外部时钟源的基准频率值；

根据所述第三脉冲计数值和所述第四脉冲计数值的比值与所述外部时钟源的基准频率值的积，得到所述待测芯片的频率值，其中，所述外部时钟源的频偏为任意值。

6.根据权利要求1所述的芯片频率测量方法，其特征在于，所述方法还包括：

根据所述待测芯片的频率值和预设的理论频率值之差与所述理论频率值的商，得到所述待测芯片的频率偏差值，并输出所述频率偏差值。

7.一种芯片频率测量电路，用于测量待测芯片的频率值，其特征在于，所述电路包括微控制器、标准时钟源、逻辑电路、计数器和电源模块，其中，

所述微控制器的第一输入端用于与所述待测芯片的频率输出端或与所述基准信号源的输出端电连接，所述微控制器的第一输出端与所述逻辑电路的第一输入端电连接，所述逻辑电路的第二输入端与所述标准时钟源的输出端电连接，所述逻辑电路的输出端与所述计数器的控制端电连接，所述计数器的输入端与所述标准时钟源的输出端电连接，所述计数器的输出端与所述微控制器的第二输入端电连接，所述电源模块分别与所述微控制器、所述标准时钟源、所述逻辑电路和所述计数器电连接，其中，所述微控制器用于执行如权利要求1至6任一项所述的芯片频率测量方法。

8.一种芯片频率测量装置，其特征在于，所述芯片频率测量装置包括如权利要求7中所述的芯片频率测量电路和至少一个芯片基座，其中，所述芯片基座的输入端用于与所述待测芯片的频率输出端或与所述基准信号源的输出端电连接，所述芯片基座的输出端与所述芯片频率测量电路的微控制器的第一输入端电连接。

9.一种存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1至6中任一项所述的芯片频率测量方法的步骤。

10.一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1至6中任一项所述的芯片频率测量方法的步骤。