CN100565423C - 时钟异常检测电路和时钟异常检测方法 - Google Patents

Abstract

本发明提供了时钟异常检测电路和时钟异常检测方法。该时钟异常检测电路包括：分频单元，其被构造为通过对目标时钟进行分频来输出经分频的目标时钟；第一时间宽度测量单元，其被构造为利用与目标时钟同步的监测时钟的上升沿来获得经分频的目标时钟的值，并测量H电平时间宽度和L电平时间宽度；第二时间宽度测量单元，其被构造为利用监测时钟的下降沿来获得经分频的目标时钟的值，并测量H电平时间宽度和L电平时间宽度；以及异常判定单元，其被构造为当在第一时间宽度测量单元中测得的H电平时间宽度或L电平时间宽度中检测到异常时、以及当在第二时间宽度测量单元中测得的H电平时间宽度或L电平时间宽度中检测到异常时，判定目标时钟异常。

Description

时钟异常检测电路和时钟异常检测方法

技术领域

本发明涉及一种用于在基于从外部振荡器提供的时钟而操作的数字电路中检测诸如时钟扰动的异常状态的技术。

背景技术

作为用于检测时钟的异常的常规技术，存在例如在图1中所示的方法。在该方法中，监测在预定的监测周期内是否存在时钟边沿。当在监测周期中没有发现时钟边沿时，则判定发生了时钟中断，从而输出告警。之后，当在监测周期内发现至少一个时钟边沿时，解除该告警。

图2示出用于实现该时钟异常检测方法的电路的示例。图3示出该电路的操作时序图。该电路包括FF(触发器)1、FF2、FF3和OR电路4。FF1的CL端子接收中断检测目标时钟，并且FF2的CL端子接收中断检测目标时钟的反相。FF1和FF2的D端子始终接收H电平，并且CK时钟接收监测计时器信号。

如图3所示，当中断检测目标时钟正常时，FF1和FF2的输出值始终被清零。因此，即使监测计时器是H时，FF1和FF2的输出也为L。在中断了中断检测目标时钟后(在A点处)，中断检测目标时钟不使FF1和FF2的输出清零。这样，当监测计时器变为H时，保持住H。另外，当监测计时器在时刻B处变为H时，FF3的输出变为H，使得输出告警。之后，当恢复了中断检测目标时钟时，FF1和FF2的输出变为L，并且FF3的输出在监测计时器下一次变为H的时刻处变为L，使得告警输出停止。根据这样的操作可执行时钟中断检测。

有下面两个文献：专利文献1和专利文献2，作为有关时钟的异常检测的现有技术。

[专利文献1]日本特开平09-244761号公报

[专利文献2]日本特开平11-355110号公报

在上述常规技术中，只有当在监测周期内没有检测到任何时钟边沿时，才能检测到异常，并且不能检测到较短时间段内的时钟中断和作为时钟周期的亚稳态的时钟扰动。因此，在常规技术中，当由于时钟扰动而导致发生异常时，存在如下问题：指明异常是否由时钟***中的问题所引起要花费很长时间。

发明内容

鉴于上述问题设计了本发明，本发明的目的是提供一种时钟异常检测电路，该时钟异常检测电路与监测时钟***异常的常规中断检测电路相比，能够以更高的精度检测时钟异常。

根据实施例，通过一种时钟异常检测电路来实现该目的，该时钟异常检测电路包括：

分频单元，其被构造为通过对目标时钟进行分频而输出经分频的目标时钟；

第一时间宽度测量单元，其被构造为利用与目标时钟同步的监测时钟的上升沿来获得所述经分频的目标时钟的值，并测量H电平时间宽度和L电平时间宽度；

第二时间宽度测量单元，其被构造为利用所述监测时钟的下降沿来获得所述经分频的目标时钟的值，并测量H电平时间宽度和L电平时间宽度；以及

异常判定单元，其被构造为当在所述第一时间宽度测量单元中测得的H电平时间宽度或L电平时间宽度中检测到异常时以及当在所述第二时间宽度测量单元中测得的H电平时间宽度或L电平时间宽度中检测到异常时，判定所述目标时钟异常。

根据本发明，与常规中断检测电路相比，可以更精确地检测时钟的异常。特别地，由于利用上升沿和下降沿二者来测量目标时钟的H电平或L电平的时间宽度，所以可以避免获得目标时钟时的亚稳态的影响。另外，由于对目标时钟进行了分频以生成待监测的经分频的目标时钟，所以可避免占空(Duty)宽度变化的影响。

附图说明

通过结合附图阅读以下详细描述，本发明的其它目的、特征和优点将变得更明显，在附图中：

图1是用于说明检测时钟异常的常规技术的示例的图；

图2是常规技术的时钟异常检测电路的框图；

图3是用于说明图2中所示的时钟异常检测电路的操作的图；

图4是本发明的实施例中的时钟异常检测电路10的示意性框图；

图5是用于说明时钟异常检测电路10的基本操作的时序图；

图6是当在目标时钟中存在占空宽度变化时的时序图；

图7是用于说明亚稳态的图；

图8是用于说明当目标时钟的周期变长时的异常检测的时序图；

图9是用于说明当目标时钟的周期变短时的异常检测的时序图；

图10是示出本发明的实施例中的时钟异常检测电路10的详细构成示例的图；

图11示出计数值监测单元A的详细构成示例；

图12示出计数值监测单元B的详细构成示例；

图13是在目标时钟正常并且当获得时钟值时没有发生亚稳态的情况下的时序图；

图14是在目标时钟正常但当获得时钟值时发生亚稳态的情况下的时序图；

图15是在目标时钟的周期正常但占空宽度改变的情况下的时序图；

图16是在目标时钟的周期变长但该长度的增量小于作为可检测值的6.43ns的情况下的时序图；

图17是在目标时钟的周期的增量为6.43ns的情况下的时序图；

图18是在目标时钟的周期的增量等于或大于6.43ns但小于12.86ns的情况下的时序图；

图19是在目标时钟的周期的增量为12.86ns的情况下的时序图；

图20是在目标时钟的周期的增量等于或大于12.86ns的情况下的时序图；

图21是在目标时钟的周期变短但该缩减量小于作为可检测值的6.43ns的情况下的时序图；

图22是在目标时钟的周期的缩减量为6.43ns的情况下的时序图；

图23是在目标时钟的周期的缩减量等于或大于6.43ns但小于12.86ns的情况下的时序图；

图24是在目标时钟的周期的缩减量为12.86ns的情况下的时序图；

图25是在目标时钟的周期的缩减量等于或大于12.86ns的情况下的时序图。

具体实施方式

下面，将参考附图对本发明的实施例进行说明。

(概要)

图4示出本发明的实施例中的时钟异常检测电路10的示意性构成。如图4所示，本发明的实施例中的时钟异常检测电路包括1/2分频单元11、上升沿使用时间宽度测量单元12、下降沿使用时间宽度测量单元13以及目标时钟异常检测单元14。上升沿使用时间宽度测量单元12包括目标时钟数据获取单元15、目标时钟H电平宽度测量单元16以及目标时钟L电平宽度测量单元17。下降沿使用时间宽度测量单元13包括目标时钟数据获取单元18、目标时钟H电平宽度测量单元19以及目标时钟L电平宽度测量单元20。

在该实施例中，假定异常监测目标时钟(后文被称为目标时钟)的频率是38.88MHz。另外，将用于监测目标时钟的异常的77.76MHz的监测时钟提供给除1/2分频单元11之外的各电路。

1/2分频单元11接收目标时钟，并把该目标时钟分频成一半，然后输出经分频的目标时钟。通过把目标时钟分频成一半而获得的时钟在后文被称为经分频的目标时钟。

目标时钟数据获取单元15利用监测时钟的上升沿而获得输入的经分频目标时钟的值(高(H)或低(L))并且输出该值。目标时钟数据获取单元18利用监测时钟的下降沿而获得输入的经分频目标时钟的值并且输出该值。

目标时钟H电平宽度测量单元16测量从目标时钟数据获取单元15接收的值中的H电平的时间宽度。目标时钟L电平宽度测量单元17测量从目标时钟数据获取单元15接收的值中的L电平的时间宽度。目标时钟H电平宽度测量单元19测量从目标时钟数据获取单元18接收的值中的H电平的时间宽度。目标时钟L电平宽度测量单元20测量从目标时钟数据获取单元18接收的值中的L电平的时间宽度。

时钟异常检测单元14利用与预定数量的监测时钟对应的时间窗口来监测从目标时钟H电平宽度测量单元16和19以及目标时钟L电平宽度测量单元17和20输出的时间宽度数据，并且当在目标时钟中存在异常时该时钟异常检测单元14输出告警。

(操作原理)

接下来，描述具有图4的构成的时钟异常检测电路10的操作原理。在该实施例中，规定当在38.88MHz的时钟中存在不小于±6.43ns的周期变化时发生异常(扰动、时钟中断等)。因此，时钟异常检测电路10使用可监测±6.43ns的周期变化的77.76MHz的监测时钟。另外，假定目标时钟和监测时钟彼此同步，即，它们的相位关系不改变。

首先，参考图5中所示的时序图说明时钟异常检测电路10的最基本的操作。

图5中的标号(a)表示被分频前的目标时钟，(b)表示通过把目标时钟分频成一半而获得的经分频的目标时钟，(c)表示监测时钟。在该实施例中，时钟异常检测电路10基本上监测利用监测时钟的上升沿或下降沿而获得的经分频目标时钟的值(d)中的H电平的时间宽度和L电平的时间宽度，并检测这些时间宽度的异常，以检测时钟扰动。

在该实施例中，目标时钟被分频成一半。原因如下。如在图6中所示的目标时钟的情况下那样，存在其中在目标时钟中不存在频率变化但占空宽度改变的情况。如果在该情况下不进行分频就直接对目标时钟进行监测，则在监测时钟的相邻边沿之间可能按如下方式存在目标时钟的相邻边沿(图6中示为(x))：不能检测到该(x)部分。因此，即使当周期变化实际上不存在时，也有可能错误地判定存在这样的周期变化。因此，在该实施例中，目标时钟被分频成一半，以消除占空宽度的变化，以便对消除了占空宽度变化的时钟执行异常监测。因此，在其中频率正常而仅占空宽度改变的情况下可以不检测扰动。

另外，无论目标时钟的速度如何，通过把时钟分频成可以利用监测时钟的两个边沿来检测异常的速度，可检测到扰动等。还有在这一点上，重要的是对目标时钟进行分频。

顺便提及，如图7中的(d)所示，当利用监测时钟的边沿获得经分频的目标时钟的值时，发生亚稳态，其中当利用一个边沿(图7的示例中的上升沿(正侧))时无法判定取H或是取L。因此，通过监测只利用一个边沿而获得的值，可能做出错误的判定。

因此，在该实施例中，如图7中的(e)所示，除利用监测时钟的上升沿而获得的值之外，还使用利用监测时钟的下降沿(负侧)而获得的值。这是因为，即使在一个边沿中发生亚稳态，也能可靠地在另一个边沿中获得值。即，在该实施例中，监测(d)(利用上升沿)和(e)(利用下降沿)中每一个的H电平的时间宽度和L电平的时间宽度，以便检测时间宽度的异常，从而检测时钟的扰动。顺便提及，基于通过对H电平或L电平中的监测时钟的个数进行计数而获得的计数值来判定该时间宽度。

下面，描述目标时钟的周期延长的情况和目标时钟的周期缩短的情况下的异常检测方法。首先，参考图8的时序图来描述目标时钟的周期延长的情况。

图8示出其中目标时钟的周期临时变长到长于25.72ns(25.72ns是正常目标时钟的一个周期)从而其变为等于或大于(25.72+12.86)ns的情况。

另外，在经分频的目标时钟和监测时钟的边沿中由椭圆围出的各部分表示可能发生亚稳态的部分，图8示出其中所获得的值为H的情况1和其中所获得的值为L的情况2。

(f)表示在情况1下利用上升沿而获得的经分频的目标时钟的值。(g)表示通过对在由(f)示出的所获得的值中的H电平的时间宽度内的监测时钟进行计数而获得的各个值。

(h)表示在情况2下利用上升沿而获得的经分频的目标时钟的值。(i)表示在情况2下通过对在由(h)示出的所获得的值中的L电平的时间宽度内的监测时钟进行计数而获得的各个值。

(j)表示利用下降沿而获得的经分频的目标时钟的值。(k)表示由利用监测时钟所计数的(i)表示的所获得的值的时间宽度的值。

顺便提及，在该实施例中，电路测量以下全部的时间宽度：利用上升沿而获得的值的H电平和L电平的时间宽度、以及利用下降沿而获得的值的H电平和L电平的时间宽度。然而，图8仅示出说明当周期变长时的检测示例所必需的数据。

在该实施例中，当利用上升沿而获得的值(H电平或L电平)的时间宽度以及利用下降沿而获得的值(H电平或L电平)的时间宽度二者都异常时，判定目标时钟异常。

更具体地，由于经分频的目标时钟的H电平和L电平的时间宽度各自通常是监测时钟的两个周期，所以如果在H电平或L电平的时间宽度的计数值中出现“3”，则判定目标时钟的周期变长。例如，始终监测五个监测时钟的时间窗口(五个时钟周期)，以便检测在该时间窗口中在利用上升沿而获得的值(H电平或L电平)的时间宽度以及利用下降沿而获得的值(H电平或L电平)的时间宽度二者中是否都出现“3”。在图8的示例中，由于在五个时钟的时间窗口内在上升沿侧和下降沿侧二者中都出现“3”，所以可判定发生了其中周期变长的时钟扰动。

接下来，参考图9的时序图来描述目标时钟的周期变短的情况。

图9示出其中目标时钟的周期从25.72ns(其为正常目标时钟的一个周期)临时变短从而其变为等于或短于(25.72-12.86)ns的情况。

另外，经分频的目标时钟和监测时钟的边沿中由椭圆围出的各部分表示可能发生亚稳态的部分，还有，图9示出其中所获得的值为H的情况1和其中所获得的值为L的情况2。

(l)表示在情况1下利用上升沿而获得的经分频的目标时钟的值。(m)表示通过对在由(l)示出的所获得的值中的H电平的时间宽度内的监测时钟进行计数而获得的各个值。(n)表示在情况1下通过利用监测时钟计数的由(l)示出的所获得的值中的L电平的时间宽度的值。

(o)表示在情况2下利用上升沿而获得的经分频的目标时钟的值。(p)表示在情况2下通过对在由(o)示出的所获得的值中的H电平的时间宽度内的监测时钟进行计数而获得的各个值。(q)表示在情况2下通过利用监测时钟计数的由(o)示出的所获得的值中的L电平的时间宽度的值。

(r)表示利用下降沿而获得的经分频的目标时钟的值。(s)表示通过利用监测时钟计数的由(r)表示的所获得的值中的H电平的时间宽度的值。(t)表示通过利用监测时钟计数的由(r)表示的所获得的值中的L电平的时间宽度的值。

在周期变短的情况下，经分频的目标时钟的H电平和L电平的各时间宽度通常是监测时钟的两个周期，使得计数值变为“0”→“1”→“2”→“0”。因此，当H电平或L电平的时间宽度的计数值变为“1”→“0”时，其表示异常。另外，出现四个连续“0”(“0”→“0”→“0”→“0”)也是异常的。

然后，例如，始终监测四个监测时钟的时间窗口，以便判定在该时间窗口中的利用上升沿而获得的值(H电平或L电平)和利用下降沿而获得的值(H电平或L电平)二者中是否发生任何上述异常。然后，当它们二者都异常时，可判定时钟的周期异常地变短，从而输出告警。在图9的示例中，由于在四个时钟内的上升沿侧和下降沿侧二者中都出现异常，所以可判定在那时发生了时钟扰动。

在上述示例中，使用77.76MHz的监测时钟来检测38.88MHz的目标时钟中的等于或大于±6.43ns的周期变化。值6.43ns对应于77.76MHz的半个周期(相邻上升沿和下降沿之间的时间长度)。即，只需要使用周期是检测为异常变化所要求的变化宽度的两倍长的时钟作为监测时钟。

对于检测较短的周期变化，可使用具有较高频率的监测时钟。因此，例如，通过使用频率为155.5MHz(其为77.76MHz的两倍)的监测时钟，可检测到6.43ns一半的频率变化。然而，在该情况下，用于判定异常的计数值不同于上述示例中的计数值。当使用频率为77.76MHz的两倍的监测时钟时，经分频的目标时钟的H电平和L电平的各时间宽度通常是监测时钟的四个周期。通过其判定存在异常的计数值可基于这个事实来判定。例如，关于目标时钟的周期变长的情况，当计数值中出现“5”时判定目标时钟异常。关于目标时钟的周期变短的情况，当计数值变为“3”→“0”时判定目标时钟异常。

(时钟异常检测电路的详细结构)

下面，参考图10至12来描述该实施例的时钟异常检测电路10的详细结构示例。与图4相比，图10特别地更详细地示出了时钟异常检测单元14。

在图10中，1/2分频单元11、上升沿使用时间宽度测量单元12和下降沿使用时间宽度测量单元13与图4中的对应单元都相同。上升沿使用时间宽度测量单元12和下降沿使用时间宽度测量单元13中的各个目标时钟数据获取单元例如可由触发电路来实现。目标时钟H电平宽度测量单元16和19中的每一个都可通过使用计数器电路(其使用监测时钟的边沿来执行计数)来实现。目标时钟L电平宽度测量单元17和20中的每一个都可通过使用反相电路和计数器电路来实现。在后文中，目标时钟H电平宽度测量单元被称为H计数器，目标时钟L电平宽度测量单元被称为L计数器。

如图10所示，计数值监测单元A和计数值监测单元B连接到H计数器16和19以及L计数器17和20中的每一个。计数值监测单元A是用于检测H电平宽度或L电平宽度变长到长于正常值的情况的电路。在该实施例中，计数值监测单元A监测在从H计数器16、19或L计数器17、20输出的计数值中是否出现“3”。

计数值监测单元B是用于检测H电平宽度或L电平宽度变短到短于正常值的情况的电路。在该实施例中，计数值监测单元B监测从H计数器16、19或L计数器17、20输出的计数值是否变为“1”→“0”或“0”→“0”→“0”→“0”。

分别连接到H计数器16和L计数器17(H计数器16和L计数器17都连接到目标时钟数据获取单元15)的两个计数值监测单元A(31，33)连接到OR电路41，并且两个计数值监测单元B(32，34)连接到OR电路42。分别连接到H计数器19和L计数器20(H计数器19和L计数器20都连接到目标时钟数据获取单元18)的两个计数值监测单元A(35，37)连接到OR电路43，并且两个计数值监测单元B(36，38)连接到OR电路44。上升沿使用监测侧的OR电路41和下降沿使用监测侧的OR电路43连接到AND电路51，并且上升沿使用监测侧的OR电路42和下降沿使用监测侧的OR电路44连接到AND电路52。然后，AND电路51和AND电路52连接到OR电路61。

在电路结构中，当在上升沿使用侧的H侧的计数值监测单元A(31)中或在L侧的计数值监测单元A(33)中检测到异常时、以及当在下降沿使用侧的H侧的计数值监测单元A(35)中或在L侧的计数值监测单元A(37)中检测到异常时，输出扰动检测告警。该情况下的告警意味着目标时钟的周期变长。另外，当在上升沿使用侧的H侧的计数值监测单元B(32)中或在L侧的计数值监测单元B(34)中检测到异常时、以及当在下降沿使用侧的H侧的计数值监测单元B(36)中或在L侧的计数值监测单元B(38)中检测到异常时，也输出扰动检测告警。该情况下的告警意味着目标时钟的周期变短。

图11示出计数值监测单元A的详细结构示例。如图11所示，寄存器71至74(每个都用于保持计数值)彼此连接。“3”判定单元81至85(每个都用于判定寄存器值是否为“3”)连接到寄存器的输出。各个“3”判定单元连接到OR电路86。寄存器中的计数值与监测时钟同步地移位到下一个寄存器。因此，计数值监测单元A可始终监测五个时钟的计数值并且当任何一个寄存器值为“3”时输出表示异常的信号。

图12示出计数值监测单元B的详细结构示例。如图12所示，四个寄存器91至94(每个都用于保持计数值)彼此连接。另外，用于判定计数值是否为“0”的“0”判定单元101连接到寄存器91。寄存器92至94中的每一个都连接到用于判定计数值是否为“1”的“1”判定单元以及“0”判定单元。

对应于相邻寄存器的“0”判定单元和“1”判定单元连接到AND电路(111至113)，四个“0”判定单元连接到AND电路114，并且各AND电路连接到OR电路115。

根据该电路结构，计数值监测单元B始终监测四个时钟的计数值，并且判定在该四个时钟中是否发生“1”→“0”或者判定是否所有四个时钟都为“0”。然后，当它们中的任何一个发生时，电路都输出表示异常的信号。

当在图10中所示的电路中输出扰动检测告警时，与输出告警同步地，把所有计数值监测单元A的寄存器的所有值都复位为“0”，并且把所有计数值监测单元B的寄存器的所有值都复位为“1”。

可增加用于保持计数值的寄存器的数量。因此，能利用较宽的时间窗口来执行监测，以便能更可靠地检测时钟异常。

(操作示例)

下面，该实施例的时钟异常检测电路的操作示例在图13至25的时序图中示出。在各时序图中，情况1表示在亚稳态下获得H的情况，情况2表示在亚稳态下获得L的情况。

图13示出在目标时钟是正常的并且当获得时钟值时没有发生亚稳态的情况下的时序图。如图13所示，在上升沿侧和下降沿侧二者中都获得规则的计数值(“0”→“1”→“2”→“0”)。

图14示出在目标时钟是正常的但当获得时钟值时发生亚稳态的情况下的时序图。虽然在其中发生亚稳态的上升沿使用侧出现“3”，但由于在下降沿使用侧没有出现任何异常值，所以不发生扰动检测告警。

图15示出在目标时钟的周期是正常的但占空宽度改变的情况下的时序图。在该情况下，由于通过把目标时钟分频为一半来消除占空宽度的变化，所以计数值不会变为异常。

图16是在目标时钟的周期变长但长度的增量小于作为可检测值的6.43ns的情况下的时序图。在该情况下，虽然在上升沿使用侧出现“3”，但由于在下降沿使用侧没有出现任何异常值，所以不发生扰动检测告警。

图17是在目标时钟的周期的增量为6.43ns的情况下的时序图。在该情况下，在上升沿使用侧的情况1和情况2以及下降沿使用侧的情况1和情况2的任何组合中的时间窗口内，在上升沿使用侧和下降沿使用侧二者中都出现“3”。因此，在该情况下发生时钟扰动检测告警。

图18是在目标时钟的周期的增量等于或大于6.43ns但小于12.86ns的情况下的时序图。在该情况下，也在上升沿使用侧和下降沿使用侧二者中出现“3”。因此，在该情况下发生时钟扰动检测告警。

图19是在目标时钟的周期的增量为12.86ns的情况下的时序图。在该情况下，也在上升沿使用侧和下降沿使用侧二者中出现“3”。因此，在该情况下发生时钟扰动检测告警。

图20是在目标时钟的周期的增量等于或大于12.86ns的情况下的时序图。在该情况下，也在上升沿使用侧和下降沿使用侧二者中出现“3”。因此，在该情况下发生时钟扰动检测告警。

图21是在目标时钟的周期变短但缩减量小于作为可检测值的6.43ns的情况下的时序图。在该情况下，虽然在上升沿使用侧发生“1”→“0”的计数值改变，但由于在下降沿使用侧没有出现任何异常值，所以不发生扰动检测告警。

图22是在目标时钟的周期的缩减量为6.43ns的情况下的时序图。在该情况下，在上升沿使用侧的情况1和情况2以及下降沿使用侧的情况1和情况2的任何组合中的时间窗口内，在上升沿使用侧和下降沿使用侧二者中都出现“1”→“0”。因此，在该情况下发生时钟扰动检测告警。

图23是在目标时钟的周期的缩减量等于或大于6.43ns但小于12.86ns的情况下的时序图。在该情况下，也在上升沿使用侧和下降沿使用侧二者中都出现“1”→“0”。因此，在该情况下发生时钟扰动检测告警。

图24是在目标时钟的周期的缩减量为12.86ns的情况下的时序图。在该情况下，也在上升沿使用侧和下降沿使用侧二者中都出现“1”→“0”。因此，在该情况下发生时钟扰动检测告警。

图25是在目标时钟的周期的缩减量等于或大于12.86ns的情况下的时序图。在该情况下，也在上升沿使用侧和下降沿使用侧二者中出现“1”→“0”或“0”→“0”→“0”→“0”。因此，在该情况下发生时钟扰动检测告警。

如上所述，利用本实施例的时钟异常检测电路，可以非常高的精度来检测时钟异常。

另外，例如，可通过将装置构成为包括以下部件而提供防止时钟故障且高质量的装置：具有目标时钟生成单元的工作电路；具有目标时钟生成单元的备用电路；本实施例的时钟异常检测电路；以及用于当时钟异常检测电路检测到由工作电路的目标时钟生成单元生成的时钟的异常时把工作电路切换到备用电路的单元。

本发明不限于具体公开的实施例，在不脱离本发明的范围的情况下，可做出各种变型和修改。

Claims (6)

1.一种时钟异常检测电路，该时钟异常检测电路包括：

分频单元，其被构造为通过对目标时钟进行分频来输出经分频的目标时钟；

第一时间宽度测量单元，其被构造为在与所述目标时钟同步的监测时钟的上升沿获得所述经分频的目标时钟的H电平时间宽度和L电平时间宽度的值；

第二时间宽度测量单元，其被构造为在所述监测时钟的下降沿获得所述经分频的目标时钟的H电平时间宽度和L电平时间宽度的值；以及

异常判定单元，其被构造为当在所述第一时间宽度测量单元中测得的H电平时间宽度或L电平时间宽度中检测到异常时、以及当在所述第二时间宽度测量单元中测得的H电平时间宽度或L电平时间宽度中检测到异常时，判定所述目标时钟为异常，

其中，所述第一时间宽度测量单元和所述第二时间宽度测量单元中的每一个都包括：

H电平计数器，其被构造为对在H电平的时间段内的监测时钟的数量进行计数作为H电平时间宽度；以及

L电平计数器，其被构造为对在L电平的时间段内的监测时钟的数量进行计数作为L电平时间宽度。

2.根据权利要求1所述的时钟异常检测电路，其中，当假定在所述目标时钟的周期从正常值变化了等于或大于预定时间宽度时所述目标时钟为异常时，使用周期为所述预定时间宽度的两倍长的时钟作为所述监测时钟。

3.根据权利要求1所述的时钟异常检测电路，所述异常判定单元包括：

第一计数值异常检测单元，其连接到所述第一时间宽度测量单元的H电平计数器；

第二计数值异常检测单元，其连接到所述第一时间宽度测量单元的L电平计数器；

第三计数值异常检测单元，其连接到所述第二时间宽度测量单元的H电平计数器；以及

第四计数值异常检测单元，其连接到所述第二时间宽度测量单元的L电平计数器，并且

所述第一计数值异常检测单元到第四计数值异常检测单元中的每一个都包括：

周期变长检测单元，其被构造为当所述目标时钟的周期变长时检测所述计数值的异常；和

周期变短检测单元，其被构造为当所述目标时钟的周期变短时检测所述计数值的异常。

4.一种时钟异常检测方法，该时钟异常检测方法包括以下步骤：

分频步骤，用于通过对目标时钟进行分频来输出经分频的目标时钟；

第一时间宽度测量步骤，用于在与所述目标时钟同步的监测时钟的上升沿获得所述经分频的目标时钟的H电平时间宽度和L电平时间宽度的值；

第二时间宽度测量步骤，用于在所述监测时钟的下降沿获得所述经分频的目标时钟的H电平时间宽度和L电平时间宽度的值；以及

异常判定步骤，用于当在所述第一时间宽度测量步骤中测得的H电平时间宽度或L电平时间宽度中检测到异常时、以及当在所述第二时间宽度测量步骤中测得的H电平时间宽度或L电平时间宽度中检测到异常时，判定所述目标时钟为异常，

其中，所述第一时间宽度测量步骤和所述第二时间宽度测量步骤中的每一个都包括以下步骤：

H电平计数步骤，用于对H电平的时间段内的监测时钟的数量进行计数作为H电平时间宽度；和

L电平计数步骤，用于对L电平的时间段内的监测时钟的数量进行计数作为L电平时间宽度。

5.根据权利要求4所述的时钟异常检测方法，其中，当假定在所述目标时钟的周期从正常值变化了等于或大于预定时间宽度时所述目标时钟为异常时，使用周期为所述预定时间宽度的两倍长的时钟作为所述监测时钟。

6.根据权利要求4所述的时钟异常检测方法，所述异常判定步骤包括以下步骤：

在所述第一时间宽度测量步骤和所述第二时间宽度测量步骤中的每一个中，针对H电平和L电平中的每一个，监测在目标时钟的周期变长时所述计数值的异常和在目标时钟的周期变短时所述计数值的异常。

Images