CN117938154A - 一种芯片内部时钟源频率的校准方法 - Google Patents

一种芯片内部时钟源频率的校准方法 Download PDF

Info

Publication number
CN117938154A
CN117938154A CN202410188593.2A CN202410188593A CN117938154A CN 117938154 A CN117938154 A CN 117938154A CN 202410188593 A CN202410188593 A CN 202410188593A CN 117938154 A CN117938154 A CN 117938154A
Authority
CN
China
Prior art keywords
chip
frequency
value
count value
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202410188593.2A
Other languages
English (en)
Inventor
王锐
黄盛裕
莫军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unicmicro Guangzhou Co ltd
Original Assignee
Unicmicro Guangzhou Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unicmicro Guangzhou Co ltd filed Critical Unicmicro Guangzhou Co ltd
Priority to CN202410188593.2A priority Critical patent/CN117938154A/zh
Publication of CN117938154A publication Critical patent/CN117938154A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Clocks (AREA)

Abstract

本申请属于芯片技术领域，公开了一种芯片内部时钟源频率的校准方法，该方法包括：将芯片的主频时钟配置为外部高速晶振时钟；第一获取步骤：获取芯片中TIM定时器的计数值；基于计数值得到芯片的内部低速时钟频率；判断内部低速时钟频率是否在第一预设期望范围内；若不在，则基于内部低速时钟频率确定第一校准值，并返回第一获取步骤；若在，则将第一校准值输入芯片的预读信息存储区。本申请的时钟校准方法能够无需人工干预，也无需其他外部硬件支持，大大节省了人力和时间成本。

Description

一种芯片内部时钟源频率的校准方法
技术领域
本申请涉及芯片技术领域，尤其涉及一种芯片内部时钟源频率的校准方法。
背景技术
一般芯片的工作时钟频率有两种：一种是由芯片外部的石英晶体振荡器产生的频率，该种时钟信号稳定且精确，另一种则是由芯片内部的时钟振荡器产生，但由于现有集成电路制造工艺的限制，该种时钟信号通常有会有较大的偏差，偏差会取决于生产的工艺，由于内部时钟频率有很大的偏差，芯片内部的各种依赖于时钟通信模块等功能都无法正常使用。为此，在芯片封装生产完成进入测试阶段时，需要对芯片进行时钟频率校准；现有的方案多数是需要外部输入标准时钟频率去做校准，但这需要有信号发生器输出频率和外部接线等硬件支持；或者通过人工不断下载程序修改芯片的时钟校准寄存器值，但人工操作较为繁琐。
发明内容
本申请提供了一种芯片内部时钟源频率的校准方法，能够无需人工干预，也无需其他外部硬件支持，大大节省了人力和时间成本。
第一方面，本申请实施例提供了一种芯片内部时钟源频率的校准方法，包括：
将芯片的主频时钟配置为外部高速晶振时钟；
第一获取步骤：获取芯片中TIM定时器的计数值；
基于计数值得到芯片的内部低速时钟频率；
判断内部低速时钟频率是否在第一预设期望范围内；
若不在，则基于内部低速时钟频率确定第一校准值，并返回第一获取步骤；
若在，则将第一校准值输入芯片的预读信息存储区。
进一步的，上述基于内部低速时钟频率确定第一校准值，包括：
若内部低速时钟频率大于第一预设期望范围的最大值，则令第一校准值减1；
若内部低速时钟频率小于第一预设期望范围的最小值，则令第一校准值加1。
进一步的，计数值包括第一个上升沿对应的第一计数值和第二个上升沿对应的第二计数值。
进一步的，上述基于计数值得到芯片的内部低速时钟频率，包括：
若第二计数值大于第一计数值，则计算第二计数值和第一计数值的第一差值，并令芯片的当前时钟频率除以第一差值，得到内部低速时钟频率；
若第二计数值小于第一计数值，则令第一校准值的初始默认值减去第一计数值，再加上第二计数值，得到第二差值，令芯片的当前时钟频率除以第二差值，得到内部低速时钟频率。
进一步的，该方法还包括：
将芯片的主频时钟配置为内部高速晶振时钟；
将芯片的低功耗定时器的时钟源配置为外部低速晶振时钟；
第二获取步骤：通过TIM定时器获取低功耗定时器的标准频率；
根据标准频率计算得到芯片的捕获时钟频率；
判断捕获时钟频率是否在第二预设期望范围内；
若不在，则基于捕获时钟频率确定第二校准值，并返回第二获取步骤；
若在，则将第二校准值输入预读信息存储区。
进一步的，上述根据标准频率计算得到芯片的捕获时钟频率，包括：
根据标准频率中的第一个上升沿得到第三计数值；
根据标准频率中的第二个上升沿得到第四计数值；
基于第三计数值和第四计数值得到捕获时钟频率。
进一步的，上述基于第三计数值和第四计数值得到捕获时钟频率，包括：
若第四计数值大于第三计数值，则计算第四计数值和第三计数值的第三差值，并令芯片的目标时钟频率除以第三差值，得到捕获时钟频率；
若第四计数值小于第三计数值，则令第二校准值的初始默认值减去第三计数值，再加上第四计数值，得到第四差值，并令芯片的目标时钟频率除以第四差值，得到捕获时钟频率。
进一步的，上述基于捕获时钟频率确定第二校准值，包括：
若捕获时钟频率大于第二预设期望范围的最大值，则令第二校准值减1；
若捕获时钟频率小于第二预设期望范围的最小值，则令第二校准值加1。
进一步的，芯片的目标时钟频率为32M。
进一步的，外部低速晶振时钟为32.768KHz。
第二方面，本申请实施例提供了一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，处理器执行计算机程序时执行如上述任一实施例的芯片内部时钟源频率的校准方法的步骤。
第三方面，本申请实施例提供了一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现如上述任一实施例的芯片内部时钟源频率的校准方法的步骤。
综上，与现有技术相比，本申请实施例提供的技术方案带来的有益效果至少包括：
本申请实施例提供的一种芯片内部时钟源频率的校准方法，通过第一预设期望范围和芯片当前的内部低速时钟频率确定第一校准值，并放入芯片的预读信息存储区，保证了芯片下一次上电，芯片能够预读第一校准值，使内部低速时钟频率为期望值；本申请实现了下载一次软件程序后，即可执行后续全程自动校准，无需人工干预，并且不需要如信号发生器产生标准频率再输入给芯片，减少板级***的外部接线，大大节省了人力和时间成本。
附图说明
图1为本申请一个示例性实施例提供的一种芯片内部时钟源频率的校准方法的流程图。
图2为本申请另一个示例性实施例提供的一种芯片内部时钟源频率的校准方法的流程图。
图3为本申请一个示例性实施例提供的内部高速时钟频率校准步骤的流程图。
图4为本申请又一个示例性实施例提供的内部高速时钟频率校准步骤的流程图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。
基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
请参见图1和图2，本申请实施例提供了一种芯片内部时钟源频率的校准方法，应用于待校准时钟的芯片在，该方法具体包括以下步骤：
步骤S11，将芯片的主频时钟配置为外部高速晶振时钟。
在具体实施过程中，硬件的芯片上均连接有外部晶振，因此本申请通过软件配置使得芯片的主频时钟频率为外部晶振产生的时钟频率。
步骤S12，第一获取步骤：获取芯片中TIM定时器的计数值。
其中，计数值包括第一个上升沿对应的第一计数值和第二个上升沿对应的第二计数值。
具体地，芯片的TIM定时器配置为上升沿捕获，定时器会去采两个上升沿的计数值，第一个上升沿计数值为定时器的捕获值N1，第二个上升沿计数值为定时器的捕获值N2。
步骤S13，基于计数值得到芯片的内部低速时钟频率。
步骤S14，判断内部低速时钟频率是否在第一预设期望范围内。
具体地，第一预设期望范围是根据内部低速时钟频率的期望值设置的，当想要将芯片的低速时钟频率校准成32.768KHz时，那么第一预设期望范围可以为37.6KHz～38KHz。
步骤S15，若不在，则基于内部低速时钟频率确定第一校准值，并返回第一获取步骤。
其中，在未进行校准之前，第一校准值可以为初始默认值0xFF；再通过捕获定时器的计数值来计算并确定第一校准值是要加1还是减1。
具体地，若内部低速时钟频率大于第一预设期望范围的最大值，则令第一校准值减1；
若内部低速时钟频率小于第一预设期望范围的最小值，则令第一校准值加1。
步骤S16，若在，则将第一校准值输入芯片的预读信息存储区。
其中，只需要将第一校准值写入芯片的上电预读区域，就可以保证芯片下一次上电，芯片能够预读第一校准值，使芯片的内部低速时钟频率为第一预设期望范围对应的期望值；因此将本申请校准时钟的软件程序下载进芯片运行后能够实现时钟源自动校准，无须人工干预就能够快速的遍历出内部低速时钟校准值，在小批量芯片量产过程中，相较于人工修改和写入校准值，此方法能极大节省了时间和人工成本。
上述实施例提供的一种芯片内部时钟源频率的校准方法，通过第一预设期望范围和芯片当前的内部低速时钟频率确定第一校准值，并放入芯片的预读信息存储区，保证了芯片下一次上电，芯片能够预读第一校准值，使内部低速时钟频率为期望值；本申请实现了下载一次软件程序后，即可执行后续全程自动校准，无需人工干预，并且不需要如信号发生器产生标准频率再输入给芯片，减少板级***的外部接线，大大节省了人力和时间成本。
在一些实施例中，上述基于计数值得到芯片的内部低速时钟频率，包括：
若第二计数值大于第一计数值，则计算第二计数值和第一计数值的第一差值，并令芯片的当前时钟频率除以第一差值，得到内部低速时钟频率。
若第二计数值小于第一计数值，则令第一校准值的初始默认值减去第一计数值，再加上第二计数值，得到第二差值，令芯片的当前时钟频率除以第二差值，得到内部低速时钟频率。
具体地，假设第一个上升沿的第一计数值为定时器的捕获值N1，第二个上升沿的第二计数值为定时器的捕获值N2，然后会先判断N1和N2的大小，当N2>N1时，计算得到当前芯片输出的内部低速时钟频率＝(芯片的当前时钟频率)/(N2-N1)，当N2<N1时，计算得到当前芯片输出的内部低速时钟频率＝(芯片的当前时钟频率)/((0xFFFF-N1)+N2)。
在一些实施例中，该方法还包括：
步骤S21，将芯片的主频时钟配置为内部高速晶振时钟。
步骤S22，将芯片的低功耗定时器的时钟源配置为外部低速晶振时钟。
其中，外部低速晶振这个是根据外部硬件使用的晶振类型决定的，一般都是32.768KHz频率，内部高速时钟频率是此时的校准目标，可以根据需要去调整校准的内部高速时钟频率。
步骤S23，第二获取步骤：通过TIM定时器获取低功耗定时器的标准频率。
在具体实施过程中，芯片内部由两个定时器：低功耗定时器G1和TIM定时器G2，将内部的低速时钟配置为外部的低速晶振时钟频率为32.768KHz，此时芯片使用的高速时钟为不准的内部时钟频率，内部低速时钟为准确的32.768Hz频率。本申请通过将低功耗定时器G1的计数时钟配置为内部低速时钟，然后通过低功耗定时器G1输出占空比为1024Hz的PWM信号，此时TIM定时器G2使用的时钟频率为不准的内部高速时钟，然后使用TIM定时器G2去捕获低功耗定时器G1产生的1024Hz的PWM信号。在获取标准频率即PWM信号后，根据标准频率中的第一个上升沿得到第三计数值；根据标准频率中的第二个上升沿得到第四计数值；基于第三计数值和第四计数值得到捕获时钟频率。
步骤S24，根据标准频率计算得到芯片的捕获时钟频率。
具体地，若第四计数值大于第三计数值，则计算第四计数值和第三计数值的第三差值，并令芯片的目标时钟频率除以第三差值，得到捕获时钟频率。
若第四计数值小于第三计数值，则令第二校准值的初始默认值减去第三计数值，再加上第四计数值，得到第四差值，并令芯片的目标时钟频率除以第四差值，得到捕获时钟频率。
其中，目标时钟频率即为内部高速时钟频率需要校准的期望值，可以为32M。
同样的，假设第一个上升沿的第三计数值为定时器的捕获值N3，第二个上升沿的第四计数值为定时器的捕获值N4，然后会先判断N3和N4的大小，当N4>N3时，计算得到当前的捕获时钟频率＝(芯片的目标时钟频率如:32M)/(N4-N3)，当N4<N3时，计算得到当前的捕获时钟频率＝(芯片的目标时钟频率如:32M)/((0xFFFF-N3)+N4)。
若计算得到的捕获时钟频率小于1024Hz，则第二校准值+1，若大于1024Hz则第二校准值-1，可留有余量将第二预设期望范围设定在1022～1025之间，理论上如果芯片的目标时钟频率为设定的32M左右，计算得到的捕获时钟频率也会在1024Hz左右。
步骤S25，判断捕获时钟频率是否在第二预设期望范围内。
步骤S26，若不在，则基于捕获时钟频率确定第二校准值，并返回第二获取步骤。
其中，第二校准值在未开始校准之前的初始默认值也可以设为0xFF，第二预设期望范围是也根据内部高速时钟频率的期望值设置的；若想将芯片的内部高速时钟频率校准成32M，已知输入的频率为1024Hz，可以通过上面的计算方式得到获取的捕获时钟频率＝32M/(定时器捕获值N4和N3的差值)，那么理论上当计算出的捕获时钟频率为1024Hz时，当前芯片的内部高速时钟频率就为32M，所以第二预设期望范围可以为1023～1025Hz。
步骤S27，若在，则将第二校准值输入预读信息存储区。
具体地，只需要将第二校准值写入芯片的上电预读区域，就可以保证芯片下一次上电，芯片能够预读第二校准值，使芯片的内部高速时钟频率为目标时钟频率。
可以理解的是，本申请将外部高速晶振时钟作为芯片定时器的工作时钟，来对芯片内部低速时钟频率进行自我校准；再将外部低速晶振时钟作为芯片低功耗定时器的工作时钟，来对芯片内部高速时钟频率进行自我校准。在校准过程中不需要如信号发生器产生标准频率再输入给芯片，减少板级***的外部接线，从而降低了芯片时钟校准对硬件的要求。
本申请实施例提供了一种计算机设备，该计算机设备可以包括通过***总线连接的处理器、存储器、网络接口和数据库。其中，该计算机设备的处理器用于提供计算和控制能力。该计算机设备的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作***、计算机程序和数据库。该内存储器为非易失性存储介质中的操作***和计算机程序的运行提供环境。该计算机设备的网络接口用于与外部的终端通过网络连接通信。处计算机程序被处理器执行时，使得处理器执行如上述任一实施例的一种芯片内部时钟源频率的校准方法的步骤。
本实施例提供的计算机设备的工作过程、工作细节和技术效果，可以参见上文中关于一种芯片内部时钟源频率的校准方法的实施例，于此不再赘述。
本申请实施例提供了一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现如上述任一实施例的一种芯片内部时钟源频率的校准方法的步骤。其中，所述计算机可读存储介质是指存储数据的载体，可以但不限于包括软盘、光盘、硬盘、闪存、优盘和/或记忆棒(Memory Stick)等，所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。本实施例提供的计算机可读存储介质的工作过程、工作细节和技术效果，可以参见上文中关于一种芯片内部时钟源频率的校准方法的实施例，于此不再赘述。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (12)

1.一种芯片内部时钟源频率的校准方法，其特征在于，包括：
将芯片的主频时钟配置为外部高速晶振时钟；
第一获取步骤：获取所述芯片中TIM定时器的计数值；
基于所述计数值得到所述芯片的内部低速时钟频率；
判断所述内部低速时钟频率是否在第一预设期望范围内；
若不在，则基于所述内部低速时钟频率确定第一校准值，并返回所述第一获取步骤；
若在，则将所述第一校准值输入所述芯片的预读信息存储区。
2.根据权利要求1所述的芯片内部时钟源频率的校准方法，其特征在于，所述基于所述内部低速时钟频率确定第一校准值，包括：
若所述内部低速时钟频率大于所述第一预设期望范围的最大值，则令第一校准值减1；
若所述内部低速时钟频率小于所述第一预设期望范围的最小值，则令第一校准值加1。
3.根据权利要求1所述的芯片内部时钟源频率的校准方法，其特征在于，所述计数值包括第一个上升沿对应的第一计数值和第二个上升沿对应的第二计数值。
4.根据权利要求3所述的芯片内部时钟源频率的校准方法，其特征在于，所述基于所述计数值得到所述芯片的内部低速时钟频率，包括：
若所述第二计数值大于所述第一计数值，则计算所述第二计数值和所述第一计数值的第一差值，并令所述芯片的当前时钟频率除以所述第一差值，得到所述内部低速时钟频率；
若所述第二计数值小于所述第一计数值，则令所述第一校准值的初始默认值减去所述第一计数值，再加上所述第二计数值，得到第二差值，令所述芯片的所述当前时钟频率除以所述第二差值，得到所述内部低速时钟频率。
5.根据权利要求1所述的芯片内部时钟源频率的校准方法，其特征在于，还包括：
将所述芯片的主频时钟配置为内部高速晶振时钟；
将所述芯片的低功耗定时器的时钟源配置为外部低速晶振时钟；
第二获取步骤：通过所述TIM定时器获取所述低功耗定时器的标准频率；
根据所述标准频率计算得到所述芯片的捕获时钟频率；
判断所述捕获时钟频率是否在第二预设期望范围内；
若不在，则基于所述捕获时钟频率确定第二校准值，并返回所述第二获取步骤；
若在，则将所述第二校准值输入所述预读信息存储区。
6.根据权利要求5所述的芯片内部时钟源频率的校准方法，其特征在于，所述根据所述标准频率计算得到所述芯片的捕获时钟频率，包括：
根据所述标准频率中的第一个上升沿得到第三计数值；
根据所述标准频率中的第二个上升沿得到第四计数值；
基于所述第三计数值和所述第四计数值得到所述捕获时钟频率。
7.根据权利要求6所述的芯片内部时钟源频率的校准方法，其特征在于，所述基于所述第三计数值和所述第四计数值得到所述捕获时钟频率，包括：
若所述第四计数值大于所述第三计数值，则计算所述第四计数值和所述第三计数值的第三差值，并令所述芯片的目标时钟频率除以所述第三差值，得到所述捕获时钟频率；
若所述第四计数值小于所述第三计数值，则令所述第二校准值的初始默认值减去所述第三计数值，再加上所述第四计数值，得到第四差值，令所述芯片的所述目标时钟频率除以所述第四差值，得到所述捕获时钟频率。
8.根据权利要求5所述的芯片内部时钟源频率的校准方法，其特征在于，所述基于所述捕获时钟频率确定第二校准值，包括：
若所述捕获时钟频率大于所述第二预设期望范围的最大值，则令第二校准值减1；
若所述捕获时钟频率小于所述第二预设期望范围的最小值，则令第二校准值加1。
9.根据权利要求7所述的芯片内部时钟源频率的校准方法，其特征在于，所述芯片的所述目标时钟频率为32M。
10.根据权利要求5所述的芯片内部时钟源频率的校准方法，其特征在于，所述外部低速晶振时钟为32.768KHz。
11.一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现如权利要求1至10中任一项所述芯片内部时钟源频率的校准方法的步骤。
12.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至10中任一项所述芯片内部时钟源频率的校准方法的步骤。
CN202410188593.2A 2024-02-20 2024-02-20 一种芯片内部时钟源频率的校准方法 Pending CN117938154A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410188593.2A CN117938154A (zh) 2024-02-20 2024-02-20 一种芯片内部时钟源频率的校准方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410188593.2A CN117938154A (zh) 2024-02-20 2024-02-20 一种芯片内部时钟源频率的校准方法

Publications (1)

Publication Number Publication Date
CN117938154A true CN117938154A (zh) 2024-04-26

Family

ID=90755733

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410188593.2A Pending CN117938154A (zh) 2024-02-20 2024-02-20 一种芯片内部时钟源频率的校准方法

Country Status (1)

Country Link
CN (1) CN117938154A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103365336A (zh) * 2013-06-24 2013-10-23 深圳市文鼎创数据科技有限公司 Usb设备***时钟的校准方法及装置
CN110308762A (zh) * 2019-06-21 2019-10-08 广芯微电子（广州）股份有限公司 一种芯片内部时钟源的时钟频率校准方法
CN117111681A (zh) * 2023-07-28 2023-11-24 珠海格力电器股份有限公司 芯片时钟的校准方法、装置、设备及存储介质

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103365336A (zh) * 2013-06-24 2013-10-23 深圳市文鼎创数据科技有限公司 Usb设备***时钟的校准方法及装置
CN110308762A (zh) * 2019-06-21 2019-10-08 广芯微电子（广州）股份有限公司 一种芯片内部时钟源的时钟频率校准方法
CN117111681A (zh) * 2023-07-28 2023-11-24 珠海格力电器股份有限公司 芯片时钟的校准方法、装置、设备及存储介质

Similar Documents

Publication Publication Date Title
CN109586691B (zh) 时钟校准方法、装置、***、存储介质及计算机设备
KR20120003927A (ko) 적응형 전압 스케일링
CN112202507B (zh) Wifi产测校准方法和计算机可读存储介质
US20210081109A1 (en) Memory system
CA3164095C (en) Rapid frequency searching method and apparatus for data processing device, and data processing device
CN115312092B (zh) 门控数据选通信号生成电路及其信号生成方法和装置
CN109639238B (zh) 一种无源晶振驱动调控的方法、装置、设备及存储介质
US8937511B2 (en) Frequency scaling of variable speed systems for fast response and power reduction
CN112506266A (zh) 芯片时钟源的计时校准方法、装置及带有时钟源的芯片
US9118459B2 (en) Wireless communication device and activation method of the wireless communication device
CN112003608B (zh) 频率源的温度补偿参数确定方法及装置
CN117938154A (zh) 一种芯片内部时钟源频率的校准方法
CN104467701B (zh) 一种功率放大器的电压校正方法及电子终端
CN111863048A (zh) 存储器参考电压的确定电路、方法、存储器和电子设备
CN105634473B (zh) 移动终端的频率调整方法及装置
RU2363059C2 (ru) Адаптивная калибровка памяти с использованием бункеров
CN110336535A (zh) 一种晶体振荡器校准方法、装置、终端设备及存储介质
KR20180091546A (ko) 반도체 장치 및 반도체 시스템
RU2381543C2 (ru) Интегральная схема с адаптивным отбором по скорости
US6323713B1 (en) Clock signal generating circuit and clock frequency adjusting method therefor
CN116483161A (zh) 芯片内部时钟源调节方法、装置、设备及存储介质
EP4167090A1 (en) Memory operating-frequency adjustment method, smart terminal, and storage medium
CN115268564A (zh) 用于校准芯片电路的方法、***、设备和介质
CN114326927A (zh) 数据处理的校准方法、装置及芯片、设备、介质、产品
CN112632887B (zh) 存储器的时钟延时调整方法及装置、存储介质、终端

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination