CN1890882A - 快速模数转换器 - Google Patents

快速模数转换器 Download PDF

Info

Publication number
CN1890882A
CN1890882A CNA2004800359409A CN200480035940A CN1890882A CN 1890882 A CN1890882 A CN 1890882A CN A2004800359409 A CNA2004800359409 A CN A2004800359409A CN 200480035940 A CN200480035940 A CN 200480035940A CN 1890882 A CN1890882 A CN 1890882A
Authority
CN
China
Prior art keywords
voltage
network
resistor
comparator
vsn
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004800359409A
Other languages
English (en)
Inventor
里夏尔·莫里松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teledyne e2v Semiconductors SAS
Original Assignee
Atmel Grenoble SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Grenoble SA filed Critical Atmel Grenoble SA
Publication of CN1890882A publication Critical patent/CN1890882A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
    • H03M1/068—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS
    • H03M1/0682—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS using a differential network structure, i.e. symmetrical with respect to ground
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
    • H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
    • H03M1/363—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider taps being held in a floating state, e.g. by feeding the divider by current sources

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明涉及具有差分输入和并联结构的快速模数转换器，其包括至少一个由N个值为r的串联电阻器组成的网络、以及一个由N个比较器组成的网络。根据本发明，为了将来自电阻器网络的寄生电容对比较器响应时间的影响降到最小，串联电阻器网络接收参考电压(VH)，并流过固定电流I0，此外，第i行(i从1变到N)比较器(COMPi)本质上包括具有四个输入的双差分放大器，即：两个输入接收要转换的差分电压VS－VN，第三个输入连接到所述网络的第i行电阻器，并且第四个输入连接到所述网络的第N－i行电阻器。双差分放大器提供表示形式为(VS－VSN)－(N－2i).r.I0的差的电压，并且当所述差改变符号时，根据电压VS－VSN的电平和第i行比较器，该比较器切换在一个方向上或另一个方向上。

Description

快速模数转换器
本发明涉及具有并联结构的快速模数转换器。
这种转换器的普遍原理如下：采样-保持模块在很短的一段时间内提供稳定的模拟电压，该段时间是进行转换所需的时间。一组并联的比较器将该电压与由恒定电流供电的串联电阻网络所限定的基准电压进行比较。
具有差分输入的比较器结构是优选使用的，因为其消除由共模电压波动所引起的误差。在这种情况下，通常采用以下结构：将要进行转换的电压以差分电压Vin-VinN的形式施加到采样-保持模块S/H的输入端，该模块具有差分结构；将采样-保持模块的互补差分输出VS和VSN施加到两个由串联的N个精密电阻器组成的网络，该互补差分输出VS和VSN表示要进行转换的电压(VS-VSN等于Vi-VinN)；网络中的电流I0由相同的电流源固定；以下列方式将两个网络的电阻器之间的中间端成对地施加到N个比较器的输入端：将第一个网络的第i行电阻器(由VS供电)和第二个网络的第N-i行电阻器(由互补电压VSN供电)连接到第i行比较器COMPi的输入端。比较器根据差分电压VS-VSN电平切换在一个方向上或另一个方向上，其可以概述如下：如果电压VS-VSN对应于第i行比较器的切换阈限，则小于i的行的所有比较器都切换在一个方向上，而大于i的行的所有比较器都切换在另一个方向上；因此，比较器的输出状态提供输入差分模拟电压的电平的数字表示。
该结构在图1中示出。
对于快速比较器，其旨在以高采样频率提供数字信号，并且能够接收可以快速变化的模拟输入电压，于是前面所述结构的响应时间常数会引起问题：电阻网络包括很多电阻器，因为对比较器来说希望有高分辨率。这些电阻器本身具有寄生电容，并且它们连接到也具有寄生电容的比较器。这些电阻器和这些寄生电容的结合，导致采样-保持模块的输出和比较器的输入之间的传输时间常数。
这些时间常数尤其具有如下负面影响：因为电阻器网络是交叉的，所以第i行比较器在与时间常数明显相关的延迟后，在一个输入端上收到电压Vs-i.r.I0，所述时间常数是由一组串联的值为r的i个单元电阻器所引入的，而在与由一组N-i个电阻器所引入的时间常数相关的延迟后，在另一个输入端上收到电压VsN-(N-i).r.I0。因此，应该理解的是，当N和N-i几乎相同时，这不会引起特殊的问题，但是当i接近于0或N而N-i接近于N或0时，就会引起问题：在这些情况下，时间常数实际上差别很大，这意味着所讨论的比较器将在一个输入端上接收到一个电压电平的速度远快于另一端。在这个时间间隔内，比较器可能会很简单地提供错误表示。因此，存在着以下风险：处于切换在一个方向上或切换在另一个方向上的边界上的那些比较器会提供错误表示。分辨率越高，或者转换频率越高，对该误差的敏感性就越大。
本发明的目的是尽可能地改善这一缺陷。
因此，本发明提供一种具有差分输入和并联结构的模数转换器，其包括至少一个由N个值为r的串联电阻器组成的网络、以及一个由N个比较器组成的网络，其特征在于：
-串联电阻器网络接收参考电压(VH)，并流过固定电流I0；
-第i行比较器(i从1变到N)本质上包括具有四个输入的双差分放大器，两个输入接收要转换的差分电压VS-VN，第三个输入连接到所述网络的第i行电阻器，第四个输入连接到所述网络的第N-i行电阻器，双差分放大器提供表示形式为(VS-VSN)-(N-2i).r.I0的差的电压，并且当所述差改变符号时，根据电压VS-VSN的电平和第i行比较器，该比较器切换在一个方向上或另一个方向上。
实际上，具有四个输入的双差分放大器由两个单差分放大器组成，并联连接所述两个单差分放大器的输出，它们中的每一个，一方面，接收所述两个输入差分电压中的一个，另一方面，接收源自电阻器网络的两个电压中的一个。
在一个优选实施例中，向电阻器网络提供源自伺服回路电路的可变参考电压，该伺服回路电路将电阻器网络的中间点的电压电平，锁定在位于等于采样-保持模块的输出端上的共模电压(VS-VSN)/2的电压。优选在缓冲放大器的输出获取该等于共模电压的电压，所述缓冲放大器的电流和电压特性再现了提供要进行转换的模拟电压VS和VSN的差分放大器的特性。因此，该缓冲放大器原则上再现了采样-保持模块的输出放大器的共模特性，所述采样-保持模块提供要进行转换的模拟信号。
在另一个优选实施例中，伺服回路电路向电阻器网络和与该第一电阻器网络类似的另一个电阻器网络提供可变参考电压，从取自所述另一个电阻器网络的中点的电压开始执行锁定。
通过以下参考附图进行的详细说明本发明的其他特征和优点将变得显而易见，其中：
已经被说明过的图1示出了现有技术的快速差分模数转换器的结构；
图2示出根据本发明的转换器的结构；
图3示出在图2的示意图中所使用的单位比较器的示意图；
图4示出一个变化实施例，其中从电阻器网络的中点所取的电压用来锁定施加到该网络的电压；
图5示出配置成提供等于采样-保持模块的共模电压的参考电压的参考单元；
图6示出另一个变化实施例，其中从第一电阻器网络的镜像网络获取用于锁定的电压。
图2示出根据本发明的转换器的大体结构。采样-保持模块的输出是提供电压VS和互补电压VSN的差分输出，它们在电流采样的转换期间是稳定的。
从高电压VH向由N个串联的值为r的相同电阻组成的网络提供值为I0的恒定电流；与该网络串联的电流源CS限定恒定电流I0的值。如果该串联组中的值为r的电阻器的行用i表示，其中i从1变到N-1，则Ai是连接第i行电阻器与第i+1行电阻器的节点，A0是连接电流源CS与第1行电阻器的节点，VH是节点AN的电位。
可以从VH，r和I0计算出电阻器网络中任意一个节点的电位。
节点Ai的电位是VH-(N-i).r.I0。节点AN-i的电位是VH-i.r.I0。
由N个双比较器COMPi组成的网络，其中行i＝1到N，一方面接收存在于电阻器网络节点上的电压，另一方面，接收电压VS和电压VSN。更具体地讲，第i行的双比较器在第一组输入端上一方面接收电压VS，另一方面接收存在于第N-i行节点AN-i上的电压；其在第二组输入端接上一方面接收互补电压VSH，另一方面接收存在于第i行节点Ai上的电压。
这里的双比较器实质上是指双差分放大器，其输出以交叉方式相互连接，如下所述；双差分放大器简单地包括两个单差分放大器，第一个放大器接收VS和节点AN-i上的电压，第二个接收VSN和节点Ai上的电压。结合两个放大器的输出，以用作加法器；交叉输出产生差分，使得输出提供差分电压，其利用对应于放大器增益的系数来表示成对施加到输入端的电压差之间的差：
VS-(VH-i.r.I0)和VSN-{VH-(N-i).r.I0}
于是双放大器的差分输出表示：
VS-VSN-(N-2i).r.I0
该输出，任选地由高增益放大器进行再放大，使得可以将差为VS-VSN-(N-2i).r.I0的信号转换成逻辑电平。
所有VS-VSN大于(N-2i).r.I0的比较器切换在一个方向上，所有VS-VSN小于(N-2i).r.I0的比较器切换在另一个方向上。
转换后的数字值由比较器的行确定，使得所有低于该行的比较器处于第一状态，而所有高于该行的比较器处于第二状态。
电阻器r的数量提供比较器的分辨率。调整电流I0使得可以调整转换范围，即可以以由电阻r的数量所定义的精度而转换的VS-VSN的最大值。
为了将由于共模电压及其波动所造成的影响降低到最小，要保证电阻器网络的中间点上的电压，即实际上是节点AN/2上的电压，等于采样-保持模块的输出的共模电压：
VH-.r.I0.N/2＝(VS+VSN)/2
因此，相应地设定VH，下面可以看到，可以根据锁定操作来设定它。
图3示出在图2的比较器COMPi中使用的具有结合的交叉输出的双差分放大器的详细组成。所示的晶体管是双极性晶体管，但其也可以是MOS晶体管。
该放大器包括两个相同的具有传统结构的单高增益线性差分放大器，即，该放大器具有由来自单个恒定电流源的电流供电的两个对称支路，每个支路包括与负载电阻器R串联的晶体管。晶体管的基极是放大器的输入。第一个放大器在第一个晶体管T1的基极接收VS，并在第二个晶体管T2的基极接收节点AN-1上的电压。第二个放大器在第一个晶体管T’1的基极接收VSN，并在第二个晶体管T’2的基极接收节点Ai上的电压。使输出适合作为加法器，但是进行交叉：由T1的集电极构成的输出连接到由T’2的集电极构成的输出，以构成双差分放大器的第一输出，相反地，连接T’1和T2的集电极，以构成双差分放大器的第二输出；比较器的输出由这些输出中的一个构成，例如，T1和T’2的集电极，或者由高增益放大器的输出构成，该高增益放大器的输入接收双放大器的输出。
图4示出转换器的另一变化实施例，其中由锁定在采样-保持模块S/H的共模电压上的电路自动确定电压VH。
采用高增益差分放大器DA，其第一输入连接到节点AN/2，该节点表示电阻器网络的中点，而其第二输入连接到用于确定共模电压的单元Cref的输出。差分放大器的输出要么直接提供电压VH，要么通过具有高输入阻抗和低输出阻抗的单位增益缓冲放大器提供电压VH；也可以将电阻器设置在缓冲放大器的输出和端点AN之间。
端点AN上的电压自动锁定，使得放大器输入端上的电压差几乎为0。因此电压VH采用使得节点AN/2的电压等于参考单元的输出电压的值。
单元Cref必须提供等于在采样-保持模块的输出端上经常出现(prevail)的共模电压(VS+VN)/2的电压。为此，该单元简单地包括由元件组成的缓冲放大器级，所述元件在几何形状上类似于采样-保持模块的输出级的元件。
图5示出采样-保持模块的输出级和参考单元的组成。可以基于负载为两个电阻器R1、并由值为I1的共用电流源供电的线性差分放大器DA1来表示采样器的输出级。将单位增益缓冲放大器连接到放大器的差分输出；这些缓冲放大器提供电压VS和VSN。参考单元由与采样-保持模块相同的电压Vcc供电，其简单地利用电阻器R2和值为I2的电流源的串联组合、以及与限定采样-保持模块输出的单位增益缓冲放大器相同的单位增益缓冲放大器。电阻器R2等于采样-保持模块的输出级的负载电阻器R1的k倍(k为大于1的任意值以限制消耗)；电流源I2等于组成采样-保持模块的差分输出级的差分级的电流源I1的1/k倍。
该单元提供等于采样-保持模块的共模电压(VS+VSN)/2的电压Vref。
图6示出转换器的另一变化实施例，其中基于与第一电阻器网络类似的第二电阻器网络来实现电阻器网络的供电电压VH的锁定。该第二电阻器网络优选由值为K.r的电阻器组成，并且流过电流I0/K以便消耗较小的电流。施加到第二网络的端点(第二网络的节点A’N)的电压是与施加到第一网络节点AN的电压相同的电压VH。该电压由缓冲放大器施加，所述缓冲放大器与将电压VH从控制锁定的差分放大器DA的输出施加到第一个网络的缓冲放大器相同。该差分放大器，不接收第一网络的中点AN/2上的电压，而接收第二网络的中点A’N/2上的电压。第二网络的所有节点上的电压与第一网络的相应节点上的电压相同，因此基于节点A’N/2的锁定与基于节点AN/2的锁定相同。
这种结构的优点是：在要转换的电压发生大的改变的情况下，锁定不会受到通过电容的影响或半导体衬底的影响而可能发生在节点AN/2上的电压电平变化的干扰
因此，说明了一种具有电阻器网络的模数转换器，其避免了由于如图1中情况的网络电容和电阻的问题所引起的时间常数的负面影响。该电阻器网络实际上不再接收要转换的电压，而是接收一个固定电压(共模电平的波动除外，其不是十分重要)。
然而，根据本发明的转换器依然是差分转换器，该转换器尤具在消除由要转换的电压的偶次谐波所引起的干扰方面展现出优点。
最后，假定电阻器网络的寄生电容不再是一阶(first order)的，则可以用集成电路中的较大电阻器生产电阻器网络，这使得可以以较大的精度来生产所述电阻器。通常情况下，尽管以前需要生产在宽度上数量级为1到2微米的电阻器以便将寄生电容减小到最小，但是现在可以使用在宽度上数量级为200到600微米的电阻器。

Claims (4)

1、一种具有差分输入和并联结构的模数转换器，包括至少一个由N个值为r的串联电阻器组成的网络、以及一个由N个比较器组成的网络，其特征在于：
-所述串联电阻器网络接收参考电压(VH)，并流过固定电流I0；
-第i行(i从1变到N)比较器(COMPi)本质上包括具有四个输入的双差分放大器，两个输入接收要转换的差分电压VS-VN，第三个输入连接到所述网络的第i行电阻器，第四个输入连接到所述网络的第N-i行电阻器，所述双差分放大器提供表示形式为(VS-VSN)-(N-2i).r.I0的差的电压，并且当所述差改变符号时，根据所述电压VS-VSN的电平和所述第i行比较器，该比较器切换在一个方向上或另一个方向上。
2、如权利要求1所述的转换器，特征在于：所述具有四个输入的双差分放大器由两个单差分放大器组成，并联连接所述两个单差分放大器的输出，它们中的每一个，一方面，接收所述两个输入差分电压中的一个，另一方面，接收源自所述电阻器网络的两个电压中的一个。
3、如权利要求1和2中任一项所述的转换器，特征在于：向所述电阻器网络提供源自伺服回路电路(Cref，DA)的可变参考电压(VH)，该伺服回路电路将所述电阻器网络的中间点的电压电平，锁定在位于等于采样-保持模块的输出端上的共模电压(VS-VSN)/2的电压。
4、如权利要求3所述的转换器，特征在于：所述伺服回路电路向所述电阻器网络和与该第一电阻器网络类似的另一个电阻器网络提供可变参考电压，从取自所述另一个电阻器网络的所述中点的电压开始执行锁定。
CNA2004800359409A 2003-12-02 2004-11-22 快速模数转换器 Pending CN1890882A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0314134 2003-12-02
FR0314134A FR2863120B1 (fr) 2003-12-02 2003-12-02 Convertisseur analogique-numerique rapide

Publications (1)

Publication Number Publication Date
CN1890882A true CN1890882A (zh) 2007-01-03

Family

ID=34566312

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004800359409A Pending CN1890882A (zh) 2003-12-02 2004-11-22 快速模数转换器

Country Status (8)

Country Link
US (1) US7394421B2 (zh)
EP (1) EP1690337B1 (zh)
JP (1) JP4548736B2 (zh)
CN (1) CN1890882A (zh)
CA (1) CA2547565C (zh)
DE (1) DE602004021284D1 (zh)
FR (1) FR2863120B1 (zh)
WO (1) WO2005055431A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101207384B (zh) * 2006-12-18 2011-06-15 财团法人工业技术研究院 模/数转换***
CN102223148A (zh) * 2010-04-15 2011-10-19 Nxp股份有限公司 Ad转换器

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1770866B1 (en) * 2005-09-12 2008-04-02 Rohde & Schwarz GmbH & Co. KG High-speed analog/digital converter
US20080094107A1 (en) * 2006-10-20 2008-04-24 Cortina Systems, Inc. Signal magnitude comparison apparatus and methods
US7515083B2 (en) * 2006-12-18 2009-04-07 Industrial Technology Research Institute Analog-to-digital converting system
FR2913833B1 (fr) * 2007-03-16 2009-06-12 E2V Semiconductors Soc Par Act Convertisseur analogique-numerique parallele a double echelle statique
US8223047B2 (en) 2009-08-11 2012-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. ADC calibration
US9467160B2 (en) * 2014-11-11 2016-10-11 Mediatek Inc. Flash ADC with interpolators
JP7091800B2 (ja) * 2018-04-16 2022-06-28 株式会社デンソー 回路基板

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5152775A (ja) * 1974-11-02 1976-05-10 Minolta Camera Kk Anarogudeijitaruhenkansochi
JPS5672527A (en) * 1979-11-19 1981-06-16 Matsushita Electric Ind Co Ltd Parallel analog-to-digital converter
FR2536923A1 (fr) * 1982-11-26 1984-06-01 Efcis Comparateur a prise en memoire de la tension de decalage et application a un convertisseur analogique-numerique a structure parallele
JPS63266927A (ja) * 1987-04-23 1988-11-04 Matsushita Electric Ind Co Ltd 並列型アナログ・デジタル変換器
EP0320525B1 (de) * 1987-12-15 1991-10-16 Deutsche ITT Industries GmbH Abtast-Halte-Stufe und deren Anwendung in Parallel-A/D-Wandlern
DE3807329A1 (de) * 1988-03-05 1989-09-14 Detlef Dipl Ing Daniel Integrierter analog/digitalumsetzer (n-bit parallelumsetzer mit nur 2(pfeil hoch)n(pfeil hoch)(pfeil hoch)-(pfeil hoch)(pfeil hoch)1(pfeil hoch) digitalen abtastschaltungen und beliebigem ausgangscode)
DE3854815D1 (de) * 1988-09-30 1996-02-01 Siemens Ag Verfahren zur Bestimmung und Verarbeitung von Korrekturwerten für selbstkalibrierende A/D- und D/A-Wandler und Rechenwerk zur Durchführung des Verfahrens
ATE155299T1 (de) * 1990-02-14 1997-07-15 Siemens Ag Analog-digital-umsetzer nach dem erweiterten parallelverfahren
JP2875922B2 (ja) * 1992-03-05 1999-03-31 三菱電機株式会社 Ａ／ｄ変換器
FR2700084B1 (fr) * 1992-12-30 1995-02-10 Thomson Csf Semiconducteurs Convertisseur analogique numérique avec échantillonneur bloqueur distribué.
JPH0774635A (ja) * 1993-07-02 1995-03-17 Mitsubishi Electric Corp アナログ・デジタル変換装置
JP4692979B2 (ja) * 2001-08-30 2011-06-01 ルネサスエレクトロニクス株式会社 Ａｄ変換器
US6603416B2 (en) * 2001-10-01 2003-08-05 International Business Machines Corporation Method and circuit for dynamic calibration of flash analog to digital converters
DE10148487B4 (de) * 2001-10-01 2006-07-06 Infineon Technologies Ag Referenzspannungsschaltung
US7075473B2 (en) * 2002-04-30 2006-07-11 Freescale Semiconductor, Inc. System and apparatus for reducing the effects of circuit mismatch in analog-to-digital converters

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101207384B (zh) * 2006-12-18 2011-06-15 财团法人工业技术研究院 模/数转换***
CN102223148A (zh) * 2010-04-15 2011-10-19 Nxp股份有限公司 Ad转换器
CN102223148B (zh) * 2010-04-15 2014-05-28 集成装置技术公司 Ad转换器

Also Published As

Publication number Publication date
US20070109167A1 (en) 2007-05-17
JP4548736B2 (ja) 2010-09-22
FR2863120A1 (fr) 2005-06-03
JP2007513552A (ja) 2007-05-24
EP1690337A1 (fr) 2006-08-16
US7394421B2 (en) 2008-07-01
CA2547565C (fr) 2012-02-21
EP1690337B1 (fr) 2009-05-27
FR2863120B1 (fr) 2006-02-17
WO2005055431A1 (fr) 2005-06-16
DE602004021284D1 (de) 2009-07-09
CA2547565A1 (fr) 2005-06-16

Similar Documents

Publication Publication Date Title
US5291198A (en) Averaging flash analog-to-digital converter
US6008673A (en) High speed, low power, current mode comparator
US5396131A (en) Differential amplifier, comparator and high-speed A/D converter using the same
JP2945805B2 (ja) Ａ／ｄ変換器
US4831379A (en) Complementary voltage interpolation circuit
JP2002271201A (ja) Ａ／ｄ変換器
US6963298B2 (en) Analog to digital converter with voltage comparators that compare a reference voltage with voltages at connection points on a resistor ladder
US8120388B2 (en) Comparator, sample-and-hold circuit, differential amplifier, two-stage amplifier, and analog-to-digital converter
KR102001762B1 (ko) Dac 커패시턴스 어레이, sar형 아날로그-디지털 컨버터 및 전력 소비의 감소 방법
CN1658510A (zh) 设有滞后电路的比较器和模数变换电路
CN1890882A (zh) 快速模数转换器
US8947287B2 (en) Pipeline A/D converter and A/D converting method
CN105811984B (zh) 输入采样与转换电路
US7154421B2 (en) DNL/INL trim techniques for comparator based analog to digital converters
US9768795B1 (en) Successive approximation A/D converter
US6437724B1 (en) Fully differential flash A/D converter
WO2021104960A1 (en) Switched-capacitor amplifier and pipelined analog-to-digital converter comprising the same
KR20090116709A (ko) 전하영역 파이프라인의 아날로그 디지털 변환기
US6100837A (en) A-D converter
US6239733B1 (en) Current interpolation circuit for use in an A/D converter
CN109450449B (zh) 参考电压控制电路和模数转换器
JPS59119921A (ja) アナログ・デイジタル変換器
CN114401008B (zh) 差分输入sar adc的开关电容电路及开关控制方法
CN1166726A (zh) 一种新的并行模数转换电路
KR950010210B1 (ko) 전자 회로 및 아나로그 대 디지탈 컨버터

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication