CN110120379B - 半导体封装 - Google Patents

半导体封装 Download PDF

Info

Publication number
CN110120379B
CN110120379B CN201910052392.9A CN201910052392A CN110120379B CN 110120379 B CN110120379 B CN 110120379B CN 201910052392 A CN201910052392 A CN 201910052392A CN 110120379 B CN110120379 B CN 110120379B
Authority
CN
China
Prior art keywords
pad
wire
bonding region
chip
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910052392.9A
Other languages
English (en)
Other versions
CN110120379A (zh
Inventor
闵智雅
郑礼贞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110120379A publication Critical patent/CN110120379A/zh
Application granted granted Critical
Publication of CN110120379B publication Critical patent/CN110120379B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/073—Apertured devices mounted on one or more rods passed through the apertures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Liquid Crystal (AREA)
  • Wire Bonding (AREA)

Abstract

提供半导体封装。一种半导体封装包括基板，该基板包括第一接合区域、芯片区域和第二接合区域。此外，基板还包括彼此相反的第一表面和第二表面。半导体封装还包括焊盘组，该焊盘组包括在芯片区域中的第一表面上的焊盘。半导体封装还包括在焊盘组上的半导体芯片。半导体封装还包括连接焊盘和第二接合区域的导线。该导线包括沿着基板的第二表面延伸的部分。还提供了相关的显示装置。

Description

半导体封装
技术领域
本公开涉及半导体封装以及包括该半导体封装的显示装置。
背景技术
随着电子产品已经日益变得尺寸上紧凑、薄且重量轻，已经提出带膜封装作为高集成密度半导体芯片附接技术。带膜封装的示例包括带载封装和膜上芯片(COF)封装。
在COF封装中，半导体芯片可以通过倒装芯片接合被直接接合在基板上，并可以通过导线连接到外部电路。由于可以在COF封装中形成精细的导线图案，所以COF封装已经作为高集成密度封装引起关注。
发明内容
本公开的示例实施方式提供一种紧凑的半导体封装(诸如COF半导体封装)和包括该COF半导体封装的显示装置。因此，本公开的示例实施方式可以提供紧凑的显示装置。
然而，本公开的发明构思不限于这里阐述的示例实施方式。通过参照下面给出的本公开的详细描述，本公开的以上和其它的示例实施方式对于本公开所属的领域内的普通技术人员将变得更加明显。
根据本公开的一些示例实施方式，提供一种半导体封装，该半导体封装包括：膜基板，包括在第一方向上按顺序的第一接合区域、芯片区域和第二接合区域。膜基板还可以包括彼此相反的第一表面和第二表面。半导体封装还可以包括焊盘组，该焊盘组可以包括在芯片区域中的第一表面上并在与第一方向交叉的第二方向上彼此间隔开的第一焊盘、第二焊盘和第三焊盘。半导体封装还可以包括在第一表面上且在焊盘组上的第一半导体芯片。半导体封装还可以包括第二半导体芯片，该第二半导体芯片在芯片区域中的第一表面上，并与第一半导体芯片一起在第二方向上按顺序，与第一焊盘相邻。半导体封装还可以包括连接第一焊盘和第二接合区域的第一导线。半导体封装还可以包括连接第二焊盘和第一接合区域的第二导线。半导体封装还可以包括连接第三焊盘和第二接合区域的第三导线。第一导线可以包括贯穿膜基板的第一通路、连接第一焊盘和第一通路的第一延伸部分、以及连接第一通路和第二接合区域并沿着膜基板的第二表面延伸的第二延伸部分。
根据本公开的一些示例实施方式，提供一种半导体封装，该半导体封装包括膜基板，该膜基板包括在第一方向上按顺序的第一接合区域、芯片区域和第二接合区域。膜基板还可以包括彼此相反的第一表面和第二表面。半导体封装还可以包括第一焊盘组，第一焊盘组包括在芯片区域中的第一表面上并在与第一方向交叉的第二方向上彼此间隔开的第一焊盘和第二焊盘。半导体封装还可以包括第二焊盘组，该第二焊盘组包括第三焊盘，该第三焊盘在芯片区域中的第一表面上并在第二方向上与第二焊盘间隔开而使第一焊盘在其间。半导体封装还可以包括在第一焊盘组上的第一半导体芯片。半导体封装还可以包括在第二焊盘组上并在第二方向上与第一半导体芯片相邻的第二半导体芯片。半导体封装还可以包括第一导线，该第一导线包括：贯穿膜基板的第一通路；第一延伸部分，连接第一焊盘和第一通路；以及第二延伸部分，连接第一通路和第二接合区域并沿着膜基板的第二表面延伸。半导体封装还可以包括连接第二焊盘和第一接合区域的第二导线。半导体封装还可以包括第三导线，该第三导线包括：贯穿膜基板的第二通路；第三延伸部分，连接第三焊盘和第二通路；以及第四延伸部分，连接第二通路和第二接合区域并沿着膜基板的第二表面延伸。
根据本公开的一些示例实施方式，提供一种半导体封装，该半导体封装包括基板，该基板包括第一接合区域、第二接合区域以及在第一方向上在第一接合区域和第二接合区域之间的芯片区域。基板还可以包括彼此相反的第一表面和第二表面。半导体封装还可以包括焊盘组，该焊盘组包括在芯片区域中的第一表面上并在与第一方向交叉的第二方向上彼此间隔开的第一焊盘和第二焊盘。焊盘组可以邻近第一接合区域。半导体封装还可以包括在第一表面上且在焊盘组上的第一半导体芯片。半导体封装还可以包括第二半导体芯片，该第二半导体芯片在芯片区域中的第一表面上，在第二方向上与第一半导体芯片相邻，并且与到第二焊盘相比更靠近第一焊盘。半导体封装还可以包括连接第一焊盘和第二接合区域的第一导线。半导体封装还可以包括连接第二焊盘和第二接合区域并沿着基板的第一表面延伸的第二导线。第一导线可以包括贯穿基板的第一通路、连接第一焊盘和第一通路的第一延伸部分、以及连接第一通路和第二接合区域并沿着基板的第二表面延伸的第二延伸部分。
根据本公开的一些示例实施方式，提供一种显示装置，该显示装置包括膜基板，该膜基板包括在第一方向上按顺序的第一接合区域、芯片区域和第二接合区域。膜基板还可以包括彼此相反的第一表面和第二表面。显示装置还可以包括焊盘组，该焊盘组包括在芯片区域中的第一表面上并在与第一方向交叉的第二方向上彼此间隔开的输入焊盘和输出焊盘。显示装置还可以包括在第一表面上且在焊盘组上的第一显示驱动器集成电路(DDI)。显示装置还可以包括第二DDI，该第二DDI在芯片区域中的第一表面上，在第二方向上与第一DDI相邻，并且与到输入焊盘相比更靠近输出焊盘。显示装置还可以包括连接输入焊盘和第一接合区域并沿着膜基板的第一表面延伸的输入导线。此外，显示装置还可以包括连接输出焊盘和第二接合区域并至少部分地沿着膜基板的第二表面延伸的输出导线。
从以下的详细描述、附图和权利要求，其它特征和示例实施方式可以是明显的。
附图说明
通过参照附图详细描述本公开的示例实施方式，本公开的以上和其它的示例实施方式和特征将变得更加明显，在附图中：
图1是根据本公开的一些示例实施方式的包括半导体封装的显示装置的透视图。
图2是根据本公开的一些示例实施方式的半导体封装的布局图。
图3和图4是沿着图2的线A-A'截取的剖视图。
图5和图6是示出根据本公开的一些示例实施方式的将半导体芯片附接在半导体封装上的方法的剖视图。
图7和图8是根据本公开的一些示例实施方式的半导体封装的布局图。
图9和图10是沿着图7和图8的线B-B'截取的剖视图。
图11是沿着图7和图8的线C-C'截取的剖视图。
图12和图13是沿着图7和图8的线D-D'截取的剖视图。
图14和图15是根据本公开的一些示例实施方式的半导体封装的布局图。
图16和图17是根据本公开的一些示例实施方式的半导体封装的布局图。
图18和图19是根据本公开的一些示例实施方式的半导体封装的布局图。
图20和图21是根据本公开的一些示例实施方式的半导体封装的布局图。
具体实施方式
在下文将参照图1至图13描述根据本公开的一些示例实施方式的半导体封装。
图1是根据本公开的一些示例实施方式的包括半导体封装的显示装置的透视图。
参照图1，显示装置1000可以包括半导体封装100、驱动器印刷电路400和显示面板500。
半导体封装100可以在驱动器印刷电路400和显示面板500之间连接到驱动器印刷电路400和显示面板500。半导体封装100可以从驱动器印刷电路400接收信号并可以将接收的信号输出到显示面板500。
半导体封装100可以是膜上芯片(COF)半导体封装。例如，半导体封装100可以是其上附接有半导体芯片的半导体封装。在一些示例实施方式中，每个半导体封装100可以包括两个或更多个半导体芯片。例如，每个半导体封装100可以包括第一半导体芯片310和第二半导体芯片320。
半导体封装100可以是例如显示驱动器集成电路(DDI)封装。例如，第一半导体芯片310和第二半导体芯片320可以是DDI。例如，第一半导体芯片310和第二半导体芯片320可以通过控制显示面板500的像素来实现颜色。
驱动器印刷电路400可以连接到半导体封装100的第一侧。例如，驱动器印刷电路400可以包括驱动器连接导线430，驱动器连接导线430形成在驱动器印刷电路400的表面上。驱动器连接导线430可以连接到半导体封装100，并可以将每个半导体封装100的第一半导体芯片310和/或第二半导体芯片320电连接到驱动器印刷电路400。
驱动器印刷电路400可以包括一个或更多个驱动器集成电路(IC)芯片410。驱动器IC芯片410可以同时向半导体封装100施加电力和信号。驱动器印刷电路400可以包括例如印刷电路板(PCB)。
显示面板500可以连接到半导体封装100的第二侧。例如，显示面板500可以包括面板连接导线530，面板连接导线530形成在显示面板500的表面上。面板连接导线530可以连接到半导体封装100，并可以将每个半导体封装100的第一半导体芯片310和/或第二半导体芯片320电连接到显示面板500。
显示面板500可以包括显示基板510和形成在显示基板510上的图像区域520。显示基板510可以是例如玻璃基板或柔性基板。在图像区域520中，可以形成多个像素。图像区域520的像素可以根据由半导体封装100提供的信号操作。
半导体封装100可以电连接到显示面板500，并可以执行栅极驱动器或源极驱动器的功能。例如，半导体封装100可以连接到显示面板500的栅线，并可以执行栅极驱动器的功能。或者，半导体封装100可以连接到显示面板500的源极线，并可以执行源极驱动器的功能。
显示面板500可以包括例如液晶显示器(LCD)面板、发光二极管(LED)面板、有机LED(OLED)面板和等离子体显示面板(PDP)中的至少一个。
在一些示例实施方式中，多个半导体封装100可以连接在驱动器印刷电路400和显示面板500之间。例如，在显示面板500用于提供大尺寸屏幕诸如电视机(TV)的大尺寸屏幕或者用于支持高分辨率的情况下，显示装置1000可以包括多个半导体封装100。
在一些示例实施方式中，单个半导体封装100可以连接在驱动器印刷电路400和显示面板500之间。例如，在显示面板500用于提供小尺寸屏幕诸如移动电话的小尺寸屏幕或者用于支持低分辨率的情况下，显示装置1000可以仅包括一个半导体封装100。
在一些示例实施方式中，半导体封装100可以通过各向异性导电层600连接到驱动器印刷电路400的驱动器连接导线430和显示面板500的面板连接导线530。
各向异性导电层600可以是例如各向异性导电膜或各向异性导电膏。每个各向异性导电层600可以具有其中导电颗粒分散在绝缘粘合剂层中的结构。各向异性导电层600可以具有各向异性电特性。换句话说，各向异性导电层600可以仅在例如垂直方向上导电，并可以在例如水平方向上是绝缘的。
图2是根据本公开的一些示例实施方式的半导体封装的布局图。图3和图4是沿着图2的线A-A'截取的剖视图。为方便起见，以上已经参照图1描述的元件或特征的描述可以被省略或至少简化。此外，为方便起见，没有示出沿着基板诸如膜基板110延伸的一些导线。
在下文将以图1的半导体封装100为例描述根据本公开的一些示例实施方式的半导体封装，但是本公开不限于此。例如，根据本公开的一些示例实施方式的半导体封装可以是膜上***(SOF)半导体封装。
参照图2至图4，根据本公开的一些示例实施方式的半导体封装包括膜基板110、多个第一芯片焊盘315、多个第二芯片焊盘325、第一接合焊盘144、第二接合焊盘244、第三接合焊盘154、第四接合焊盘164、第五接合焊盘254、第六接合焊盘264、第一半导体芯片310、第二半导体芯片320、直导线330、抗蚀剂膜120和模制膜130。
膜基板110可以包括第一接合区域BR1、芯片区域CR和第二接合区域BR2。第一接合区域BR1、芯片区域CR和第二接合区域BR2可以在第一方向Y上按顺序(例如顺序地布置)。
例如，第一接合区域BR1和第二接合区域BR2可以设置在膜基板110的两侧，并且芯片区域CR可以设置在第一接合区域BR1和第二接合区域BR2之间。例如，芯片区域CR可以形成在膜基板110的中间部分中。
第一接合区域BR1可以是例如膜基板110的与图1的驱动器印刷电路400连接的区域。第二接合区域BR2可以是例如膜基板110的与图1的显示面板500连接的区域。芯片区域CR可以是例如膜基板110的其中附接第一半导体芯片310和第二半导体芯片320的区域。在芯片区域CR中，第一半导体芯片310和第二半导体芯片320可以在第二方向X上彼此相邻地布置，第二方向X与第一方向Y相交(例如垂直于第一方向Y)。
膜基板110可以包括彼此相反的第一表面110a和第二表面110b。例如，第一表面110a可以是膜基板110的顶表面，第二表面110b可以是膜基板110的底表面。
膜基板110可以是例如柔性膜。例如，膜基板110可以是包括聚酰亚胺或环氧树脂的柔性膜。
第一芯片焊盘315可以形成在芯片区域CR的第一表面110a上。第一芯片焊盘315可以电连接到第一半导体芯片310。例如，第一半导体芯片310可以设置在第一芯片焊盘315上。第一芯片焊盘315在图2中被示出为沿着第一半导体芯片310的边缘布置成一行，但是本公开不限于此。或者，第一芯片焊盘315可以仅沿着第一半导体芯片310的边缘中的一些布置。又或者，第一芯片焊盘315可以沿着第一半导体芯片310的边缘布置成两行或更多行。
第一芯片焊盘315中的一些可以是输入焊盘，并且第一芯片焊盘315中的另一些可以是输出焊盘。这将在后面参照图7至图13详细地描述。
在一些示例实施方式中，第一芯片焊盘315中的一些可以是虚设焊盘。例如，第一芯片焊盘315中的一些可以不电连接到接合焊盘，并且这些虚设焊盘可以形成在芯片区域CR的中间部分中，但是本公开不限于此。
第一芯片焊盘315可以包括第一焊盘组PG1。第一焊盘组PG1可以包括布置在第二方向X上的第一芯片焊盘315。第一焊盘组PG1可以包括与第一接合区域BR1相邻的第一芯片焊盘315。
第二芯片焊盘325可以形成在芯片区域CR的第一表面110a上。第二芯片焊盘325可以电连接到第二半导体芯片320。例如，第二半导体芯片320可以设置在第二芯片焊盘325上。与第一芯片焊盘315一样，第二芯片焊盘325在图2中被示出为沿着第二半导体芯片320的边缘布置成一行，但是本公开不限于此。
第二芯片焊盘325中的一些可以是输入焊盘，并且第二芯片焊盘325中的另一些可以是输出焊盘。这将在后面参照图7至图13详细描述。
在一些示例实施方式中，第二芯片焊盘325中的一些可以是虚设焊盘。例如，第二芯片焊盘325中的一些可以不电连接到接合焊盘，并且这些虚设焊盘可以形成在芯片区域CR的中间部分中，但是本公开不限于此。
第二芯片焊盘325可以包括第二焊盘组PG2。第二焊盘组PG2可以包括布置在第二方向X上的第二芯片焊盘325。第二焊盘组PG2可以包括与第一接合区域BR1相邻的第二芯片焊盘325。例如，第二焊盘组PG2可以在第二方向X上与第一焊盘组PG1相邻地设置。
第一接合焊盘144和第二接合焊盘244可以形成在第一接合区域BR1中。在一些示例实施方式中，第一接合焊盘144和第二接合焊盘244可以形成在第一接合区域BR1的第一表面110a上。第一接合焊盘144和第二接合焊盘244可以电连接到例如图1的驱动器印刷电路400的驱动器连接导线430。
第一接合焊盘144和第二接合焊盘244可以形成在第一接合区域BR1中。例如，第一接合焊盘144和第二接合焊盘244可以在第二方向X上平行地布置。
第三接合焊盘154、第四接合焊盘164、第五接合焊盘254和第六接合焊盘264可以形成在第二接合区域BR2中。在一些示例实施方式中，第三接合焊盘154、第四接合焊盘164、第五接合焊盘254和第六接合焊盘264可以形成在第二接合区域BR2的第一表面110a上。第三接合焊盘154、第四接合焊盘164、第五接合焊盘254和第六接合焊盘264可以电连接到例如图1的显示面板500的面板连接导线530。
多个第三接合焊盘154和多个第五接合焊盘254可以形成在第二接合区域BR2中。例如，所述多个第三接合焊盘154和所述多个第五接合焊盘254可以在第二方向X上平行地形成。
类似地，多个第四接合焊盘164和多个第六接合焊盘264可以形成在第二接合区域BR2中。例如，所述多个第四接合焊盘164和所述多个第六接合焊盘264可以在第二方向X上平行地布置。
在一些示例实施方式中，第四接合焊盘164和第六接合焊盘264可以比第三接合焊盘154和第五接合焊盘254更靠近芯片区域CR。例如，第四接合焊盘164可以设置在第三接合焊盘154和芯片区域CR之间，第六接合焊盘264可以设置在第五接合焊盘254和芯片区域CR之间。
在一些示例实施方式中，第三接合焊盘154的数量和第四接合焊盘164的数量的总和可以大于第一接合焊盘144的数量，第五接合焊盘254的数量和第六接合焊盘264的数量的总和可以大于第二接合焊盘244的数量。
第三接合焊盘154的数量和第四接合焊盘164的数量在图7和图8中被示出为相同，第五接合焊盘254的数量和第六接合焊盘264的数量在图7和图8中被示出为相同。然而，本公开不限于图7和图8的示例。也就是，或者，第三接合焊盘154的数量可以小于第四接合焊盘164的数量，反之亦然。
第三接合焊盘154和第四接合焊盘164可以彼此间隔开，并且第五接合焊盘254和第六接合焊盘264可以彼此间隔开。第三接合焊盘154和第四接合焊盘164可以彼此交错，并且第五接合焊盘254和第六接合焊盘264可以彼此交错。然而，本公开不限于此。也就是，或者，第三接合焊盘154和第四接合焊盘164可以在第一方向Y上布置为彼此对准，第五接合焊盘254和第六接合焊盘264可以在第一方向Y上布置为彼此对准。
直导线330可以连接第一接合区域BR1和第二接合区域BR2。例如，直导线330可以在第一方向Y上延伸以连接第一接合区域BR1和第二接合区域BR2。在一些示例实施方式中，直导线330可以沿着膜基板110的第一表面110a延伸。
直导线330的在第一接合区域BR1中的部分可以电连接到例如图1的驱动器印刷电路400的驱动器连接导线430。直导线330的在第二接合区域BR2中的部分可以电连接到例如图1的显示面板500的面板连接导线530。因此，直导线330可以电连接驱动器印刷电路400和显示面板500。
根据本公开的一些示例实施方式的半导体封装可以不包括(即可以省略)直导线330。例如，在一些示例实施方式中，可以不提供连接第一接合区域BR1和第二接合区域BR2的直导线330。
抗蚀剂膜120可以在膜基板110上的导线上(例如可以覆盖膜基板110上的导线)。此外，抗蚀剂膜120可以暴露膜基板110上的导线中的一些。例如，如图3和图4所示，抗蚀剂膜120可以暴露第一芯片焊盘315和第二芯片焊盘325。
因此，第一芯片焊盘315可以连接到第一半导体芯片310，第二芯片焊盘325可以连接到第二半导体芯片320。第一芯片焊盘315可以经由导电凸块电连接到第一半导体芯片310，第二芯片焊盘325可以通过导电凸块电连接到第二半导体芯片320。然而，本公开不限于此。
模制膜130可以形成在膜基板110与第一和第二半导体芯片310和320之间。模制膜130可以在第一芯片焊盘315和第二芯片焊盘325上(例如，可以覆盖第一芯片焊盘315和第二芯片焊盘325)。
模制膜130可以包括例如环氧树脂。模制膜130可以通过例如毛细管底部填充方法形成，但是本公开不限于此。
如以上已经提及的，第一半导体芯片310和第二半导体芯片320可以彼此相邻。在一些示例实施方式中，第一半导体芯片310和第二半导体芯片320之间的距离D可以是100微米(μm)或更小(即，或更短)。在一些示例实施方式中，第一半导体芯片310和第二半导体芯片320可以彼此接触地放置。
在一些示例实施方式中，第一半导体芯片310和第二半导体芯片320可以具有高度差。例如，如图4所示，第一半导体芯片310的第一厚度TH1和第二半导体芯片320的第二厚度TH2可以彼此不同。第一厚度TH1在图4中被示出为小于第二厚度TH2，但是本公开不限于此。也就是，或者，第一厚度TH1可以大于第二厚度TH2。
图5和图6是示出根据本公开的一些示例实施方式的将半导体芯片附接在半导体封装上的方法的剖视图。
参照图5，彼此相邻的第一半导体芯片310和第二半导体芯片320可以分开地附接在膜基板110上。
例如，第一半导体芯片310可以首先附接在膜基板110上，然后第二半导体芯片320可以附接在膜基板110上。第一半导体芯片310和第二半导体芯片320可以通过例如附接装置700附接在膜基板110上。
在一些示例实施方式中，第一半导体芯片310可以附接在膜基板110上，然后比第一半导体芯片310厚的第二半导体芯片320可以附接在膜基板110上。在这种情况下，即使附接装置700的宽度大于第二半导体芯片320的厚度，第二半导体芯片320也能够容易地附接在第一半导体芯片310附近。例如，第一半导体芯片310和第二半导体芯片320可以形成为彼此间隔100μm或更小。
然而，本公开不限于此。也就是，第一半导体芯片310的厚度和第二半导体芯片320的厚度可以取决于第一半导体芯片310和第二半导体芯片320如何以及通过什么附接在膜基板110上而是相同的。
参照图6，彼此相邻的第一半导体芯片310和第二半导体芯片320可以同时附接在膜基板110上。
在一些示例实施方式中，彼此相邻的多个半导体芯片可以一次从晶片切割，然后可以附接在膜基板110上。
例如，彼此相邻的第一半导体芯片310和第二半导体芯片320可以一次从晶片切割，然后可以附接在膜基板110上。因此，第一半导体芯片310和第二半导体芯片320可以容易地附接在膜基板110上以彼此相邻。例如，第一半导体芯片310和第二半导体芯片320可以形成在膜基板110上以彼此接触。例如，晶片的切割线可以保留在第一半导体芯片310和第二半导体芯片320之间。
在下文，将参照图7至图13描述根据本公开的一些示例实施方式的半导体封装。
图7和图8是根据本公开的一些示例实施方式的半导体封装的布局图。图9和图10是沿着图7和图8的线B-B'截取的剖视图。图11是沿着图7和图8的线C-C'截取的剖视图。图12和图13是沿着图7和图8的线D-D'截取的剖视图。为方便起见，以上已经参照图1至图6描述的元件或特征的描述可以被省略或至少简化。此外，为方便起见，在图7和图8中没有示出第一半导体芯片310和第二半导体芯片320以及抗蚀剂膜120和模制膜130。
图7是示出膜基板110的第一表面110a的布局图，图8是示出膜基板110的第二表面110b的布局图。
参照图7至图13，第一焊盘组PG1包括第一焊盘152、第二焊盘142和第三焊盘162，第二焊盘组PG2包括第四焊盘252、第五焊盘242和第六焊盘262。根据本公开的一些示例实施方式的半导体封装包括第一导线150、第二导线140、第三导线160、第四导线250、第五导线240和第六导线260。
第一焊盘152、第二焊盘142和第三焊盘162可以在第二方向X上按顺序(例如，顺序地布置)。第一焊盘152可以与第二半导体芯片320相邻。例如，第一焊盘152可以比第二焊盘142和第三焊盘162更靠近第二半导体芯片320。
第四焊盘252、第五焊盘242和第六焊盘262可以在第二方向X上按顺序(例如，顺序地布置)。第四焊盘252可以与第一半导体芯片310相邻。例如，第四焊盘252可以比第五焊盘242和第六焊盘262更靠近第一半导体芯片310。在一些示例实施方式中，第四焊盘252可以与第一焊盘152相邻。
第一导线150可以连接第一半导体芯片310和第二接合区域BR2。例如，第一导线150可以连接第一焊盘152和第三接合焊盘154。在一些示例实施方式中，第一导线150可以是输出导线。例如，第一导线150可以电连接图1的第一半导体芯片310和显示面板500。
在一些示例实施方式中，第一导线150的至少一部分可以沿着膜基板110的第二表面110b延伸。例如，如图9所示，第一导线150可以包括第一延伸部分150a、第一通路150v1、第二延伸部分150b和第二通路150v2。
第一延伸部分150a可以连接第一焊盘152和第一通路150v1。第一延伸部分150a可以沿着膜基板110的第一表面110a延伸。
第一通路150v1可以贯穿膜基板110。第一通路150v1可以连接第一延伸部分150a和第二延伸部分150b。在一些示例实施方式中，如图7和图8所示，第一通路150v1可以设置在芯片区域CR和第一接合区域BR1之间。
第二延伸部分150b可以连接第一通路150v1和第二通路150v2。第二延伸部分150b可以沿着膜基板110的第二表面110b延伸。在一些示例实施方式中，如图9所示，第二延伸部分150b的至少一部分可以与第一半导体芯片310重叠。类似地，第四导线250的沿着膜基板110的第二表面110b延伸的部分(例如，“延伸部分”)的至少一部分可以与第二半导体芯片320重叠。此外，在一些实施方式中，多条第一导线150可以与第一半导体芯片310重叠，和/或多条第四导线250可以与第二半导体芯片320重叠。如这里所用的，术语/表述“重叠”、“重叠的”和“两个元件重叠”意味着两个元件在垂直方向上重叠。
第二通路150v2可以贯穿膜基板110。第二通路150v2可以连接第二延伸部分150b和第三接合焊盘154。在一些示例实施方式中，如图7和图8所示，第二通路150v2可以设置在第二接合区域BR2中。
在一些示例实施方式中，可以不提供(即可以省略)第二通路150v2。例如，在第三接合焊盘154形成在第二接合区域BR2的第二表面110b上的情况下，可以不提供第二通路150v2。例如，第二延伸部分150b可以直接连接到第三接合焊盘154。
在一些示例实施方式中，第一导线150还可以包括测试导线，其用于测试第一半导体芯片310的特性。在第一导线150包括输出导线的情况下，可以测试第一半导体芯片310的输出特性。例如，如图10所示，第一导线150还可以包括第三延伸部分150c和第一测试焊盘156。
在一些示例实施方式中，第三延伸部分150c可以在朝向第一接合区域BR1的方向上从第一焊盘152延伸。此外，第三延伸部分150c可以沿着膜基板110的第一表面110a延伸。在一些示例实施方式中，第一测试焊盘156可以设置在第一接合区域BR1中。另一方面，在一些示例实施方式中，可以从膜基板110去除/省略第一测试焊盘156。
第二导线140可以连接第一半导体芯片310和第一接合区域BR1。例如，
第二导线140可以连接第二焊盘142和第一接合焊盘144。在一些示例实施方式中，第二导线140可以是输入导线。例如，第二导线140可以电连接图1的第一半导体芯片310和驱动器印刷电路400。
在一些示例实施方式中，如图11所示，第二导线140可以沿着膜基板110的第一表面110a延伸。第一接合焊盘144可以通过抗蚀剂膜120暴露。
第三导线160可以连接第一半导体芯片310和第二接合区域BR2。例如，第三导线160可以连接第三焊盘162和第四接合焊盘164。在一些示例实施方式中，第三导线160可以是输出导线。例如，第三导线160可以电连接图1的第一半导体芯片310和显示面板500。
在一些示例实施方式中，如图12所示，第三导线160可以沿着膜基板110的第一表面110a延伸。第四接合焊盘164可以通过抗蚀剂膜120暴露。
在一些示例实施方式中，如图7所示，第三导线160可以在直导线330中的一个与第一半导体芯片310之间延伸。
在一些示例实施方式中，第三导线160还可以包括测试导线，其用于测试第一半导体芯片310的特性。在第三导线160是输出导线的情况下，可以测试第一半导体芯片310的输出特性。例如，如图13所示，第三导线160还可以包括第三通路160v和第二测试焊盘166。
在一些示例实施方式中，第三导线160的部分可以沿着膜基板110的第二表面110b延伸。在一些示例实施方式中，第三导线160的部分可以经由第三通路160v在朝向第二接合区域BR2的方向上从第三焊盘162延伸。在一些示例实施方式中，第二测试焊盘166可以设置在第二接合区域BR2中。另一方面，在一些示例实施方式中，可以从膜基板110去除/省略第二测试焊盘166。
第四导线250可以连接第二半导体芯片320和第二接合区域BR2。例如，
第四导线250可以连接第四焊盘252和第五接合焊盘254。在一些示例实施方式中，第四导线250可以是输出导线。例如，第四导线250可以电连接图1的第二半导体芯片320和显示面板500。
在一些示例实施方式中，第四导线250的至少部分可以沿着膜基板110的第二表面110b延伸。例如，第四导线250可以包括贯穿膜基板110的第四通路250v1和第五通路250v2。在一些示例实施方式中，第四通路250v1可以设置在芯片区域CR和第一接合区域BR1之间，第五通路250v2可以设置在第二接合区域BR2中。
在一些示例实施方式中，可以不提供(即可以省略)第五通路250v2。例如，在第五接合焊盘254形成在第二接合区域BR2的第二表面110b上的情况下，可以不提供第五通路250v2。
第五导线240可以连接第二半导体芯片320和第一接合区域BR1。例如，第五导线240可以连接第五焊盘242和第二接合焊盘244。在一些示例实施方式中，第五导线240可以是输入导线。例如，第五导线240可以电连接图1的第二半导体芯片320和驱动器印刷电路400。
在一些示例实施方式中，第五导线240可以沿着膜基板110的第一表面110a延伸。
第六导线260可以连接第二半导体芯片320和第二接合区域BR2。例如，第六导线260可以连接第六焊盘262和第六接合焊盘264。在一些示例实施方式中，第六导线260可以是输出导线。例如，第六导线260可以电连接图1的第二半导体芯片320和显示面板500。
在一些示例实施方式中，第六导线260可以沿着膜基板110的第一表面110a延伸。在一些示例实施方式中，第六导线260可以在直导线330中的一个与第二半导体芯片320之间延伸。
随着电子产品已经变得尺寸上紧凑、薄且重量轻，对用于这样的电子产品的紧凑半导体封装的需求已经增加。根据图7至图13的示例实施方式，可以通过减小/最小化半导体芯片之间的距离来提供紧凑的半导体封装。
例如，通过将与第二半导体芯片320相邻的第一导线150形成为沿着膜基板110的第二表面110b延伸，可以减小/最小化第一半导体芯片310和第二半导体芯片320之间的距离。例如，第一半导体芯片310和第二半导体芯片320可以形成为彼此仅间隔开约100μm或更小。因此，可以提供例如在第二方向上尺寸紧凑的半导体封装。如果与第二半导体芯片320相邻的第一导线150仅沿着膜基板110的第一表面110a延伸，则第一导线150会在第一半导体芯片310和第二半导体芯片320之间延伸。在这种情况下，第一半导体芯片310和第二半导体芯片320之间的距离增加，然而这对半导体封装的尺寸减小产生不利影响。
图14和图15是根据本公开的一些示例实施方式的半导体封装的布局图。为方便起见，以上已经参照图1至图13描述的元件或特征的描述可以被省略或至少简化。此外，为方便起见，在图14和图15中没有示出沿着膜基板110延伸的一些导线。
图14是示出膜基板110的第一表面110a的布局图，图15是示出膜基板110的第二表面110b的布局图。
参照图14和图15，根据本公开的一些示例实施方式的半导体封装包括第七导线170和第八导线270。
第七导线170可以连接第一半导体芯片310和第二接合区域BR2。在一些示例实施方式中，第七导线170可以是输出导线。例如，第七导线170可以电连接图1的第一半导体芯片310和显示面板500。
第七导线170的至少部分可以沿着膜基板110的第二表面110b延伸。例如，第七导线170可以包括贯穿膜基板110的第六通路170v1。在一些示例实施方式中，第六通路170v1可以设置在芯片区域CR中。例如，第六通路170v1可以与第一半导体芯片310重叠。
第七导线170可以连接第七焊盘172和第三接合焊盘154。在一些示例实施方式中，第七焊盘172可以与到第二接合区域BR2相比到第一焊盘组PG1更近。
第八导线270可以连接第二半导体芯片320和第二接合区域BR2。在一些示例实施方式中，第八导线270可以是输出导线。例如，第八导线270可以电连接图1的第二半导体芯片320和显示面板500。
第八导线270的至少部分可以沿着膜基板110的第二表面110b延伸。例如，第八导线270可以包括贯穿膜基板110的第七通路270v1。在一些示例实施方式中，第七通路270v1可以设置在芯片区域CR中。例如，第七通路270v1可以与第二半导体芯片320重叠。
第八导线270可以连接第八焊盘272和第五接合焊盘254。在一些示例实施方式中，第八焊盘272可以与到第二接合区域BR2相比到第二焊盘组PG2更近。
图16和图17是根据本公开的一些示例实施方式的半导体封装的布局图。为方便起见，以上已经参照图1至图13描述的元件或特征的描述可以被省略或至少简化。此外，为方便起见，在图16和图17中没有示出第一半导体芯片310和第二半导体芯片320以及抗蚀剂膜120和模制膜130。
图16是示出膜基板110的第一表面110a的布局图，图17是示出膜基板110的第二表面110b的布局图。
参照图16和图17，第一导线150的第一通路150v1可以设置在芯片区域CR中。例如，第一通路150v1可以与第一半导体芯片310重叠。
在一些示例实施方式中，与第一通路150v1类似，第四导线250的第四通路250v1可以设置在芯片区域CR中。例如，第四通路250v1可以与第二半导体芯片320重叠。
图18和图19是根据本公开的一些示例实施方式的半导体封装的布局图。为方便起见，以上已经参照图1至图13描述的元件或特征的描述可以被省略或至少简化。此外，为方便起见，在图18和图19中没有示出第一半导体芯片310和第二半导体芯片320以及抗蚀剂膜120和模制膜130。
图18是示出膜基板110的第一表面110a的布局图，图19是示出膜基板110的第二表面110b的布局图。
参照图18和图19，第三导线160的至少部分可以沿着膜基板110的第二表面110b延伸。例如，第三导线160可以包括贯穿膜基板110的第八通路160v1。在一些示例实施方式中。第八通路160v1可以设置在芯片区域CR和第一接合区域BR1之间。
在一些示例实施方式中，像第三导线160的至少部分一样，第六导线260的至少部分可以沿着膜基板110的第二表面110b延伸。例如，第六导线260可以包括贯穿膜基板110的第九通路260v1。在一些示例实施方式中，第九通路260v1可以设置在芯片区域CR与第一接合区域BR1之间。
如图19所示，第三导线160和第六导线260可以不与芯片区域CR重叠，但是本公开不限于此。也就是，或者，第三导线160的至少部分和/或第六导线260的至少部分可以与芯片区域CR重叠。
图20和图21是根据本公开的一些示例实施方式的半导体封装的布局图。为方便起见，以上已经参照图1至图15描述的元件或特征的描述可以被省略或至少简化。此外，为方便起见，图20和图21中没有示出第一半导体芯片310和第二半导体芯片320以及抗蚀剂膜120和模制膜130。
图20是示出膜基板110的第一表面110a的布局图，图21是示出膜基板110的第二表面110b的布局图。
参照图20和图21，第一焊盘组PG1还可以包括第九焊盘182。根据本公开的一些示例实施方式的半导体封装还可以包括第九导线180。
在一些示例实施方式中，第九焊盘182可以比第一焊盘152更靠近第二半导体芯片320。例如，第九焊盘182可以比第一焊盘152更靠近第四焊盘252。
第九导线180可以连接第一半导体芯片310和第二接合区域BR2。在一些示例实施方式中，第九导线180可以是输出导线。例如，第九导线180可以电连接图1的第一半导体芯片310和显示面板500。
第九导线180可以在第一半导体芯片310和第二半导体芯片320之间延伸。例如，第九导线180可以在第一焊盘152和第四焊盘252之间延伸。
在一些示例实施方式中，第九导线180可以沿着膜基板110的第一表面110a延伸。例如，第九导线180可以连接第九焊盘182和第四接合焊盘164。
根据本公开的一些示例实施方式的半导体封装可以不包括(即可以省略，没有)直导线。例如，如图20和图21所示，可以不提供直导线(图7和图8的330)来连接第一接合区域BR1和第二接合区域BR2。
尽管已经参照本发明构思的示例实施方式具体示出和描述了本发明构思，但是本领域普通技术人员将理解，可以在其中进行形式和细节上的各种改变而没有脱离如由权利要求书限定的本发明构思的精神和范围。因此，所意欲的是，示例实施方式在所有方面都被认为是说明性的而非限制性的，参照权利要求书而不是以上的描述来指示本发明构思的范围。
本申请要求于2018年2月7日提交的韩国专利申请第10-2018-0014978号的优先权以及由此产生的所有权益，其公开内容通过引用整体地结合于此。

Claims (20)

1.一种半导体封装，包括：
膜基板，包括在第一方向上按顺序的第一接合区域、芯片区域和第二接合区域，所述膜基板还包括彼此相反的第一表面和第二表面；
焊盘组，包括在所述芯片区域中的所述第一表面上并在与所述第一方向交叉的第二方向上彼此间隔开的第一焊盘、第二焊盘和第三焊盘；
第一半导体芯片，在所述第一表面上且在所述焊盘组上；
第二半导体芯片，在所述芯片区域中的所述第一表面上，并与所述第一半导体芯片一起在所述第二方向上按顺序，与所述第一焊盘相邻；
第一导线，连接所述第一焊盘和所述第二接合区域；
第二导线，连接所述第二焊盘和所述第一接合区域；以及
第三导线，连接所述第三焊盘和所述第二接合区域，
其中所述第一导线包括贯穿所述膜基板的第一通路、连接所述第一焊盘和所述第一通路的第一延伸部分、以及连接所述第一通路和所述第二接合区域并沿着所述膜基板的所述第二表面延伸的第二延伸部分。
2.根据权利要求1所述的半导体封装，其中所述第二延伸部分的至少部分与所述第一半导体芯片重叠。
3.根据权利要求1所述的半导体封装，还包括：
第一接合焊盘和第二接合焊盘，在所述第二接合区域中的所述第一表面上彼此间隔开，
其中所述第一导线连接所述第一焊盘和所述第一接合焊盘，并且
其中所述第三导线连接所述第三焊盘和所述第二接合焊盘。
4.根据权利要求3所述的半导体封装，其中所述第一导线还包括在所述第二接合区域中的第二通路。
5.根据权利要求3所述的半导体封装，其中所述第二接合焊盘比所述第一接合焊盘更靠近所述芯片区域。
6.根据权利要求1所述的半导体封装，其中所述第一通路在所述芯片区域与所述第一接合区域之间。
7.根据权利要求1所述的半导体封装，其中所述第一导线还包括第三延伸部分，所述第三延伸部分连接所述第一焊盘和所述第一接合区域并沿着所述膜基板的所述第一表面延伸。
8.根据权利要求1所述的半导体封装，
其中所述第三导线包括在所述芯片区域和所述第一接合区域之间的第二通路，并且
其中所述第三导线的至少部分沿着所述膜基板的所述第二表面延伸。
9.根据权利要求1所述的半导体封装，还包括：
第四焊盘，在所述芯片区域中的所述第一表面上与所述第一焊盘相邻，所述第四焊盘连接到所述第二半导体芯片；和
第四导线，连接所述第四焊盘和所述第二接合区域，
其中所述第四导线包括贯穿所述膜基板的第二通路、连接所述第四焊盘和所述第二通路的第三延伸部分、以及连接所述第二通路和所述第二接合区域并沿着所述膜基板的所述第二表面延伸的第四延伸部分。
10.根据权利要求1所述的半导体封装，还包括：
第四焊盘，在所述芯片区域中的所述第一表面上并比所述焊盘组更靠近所述第二接合区域，所述第四焊盘连接到所述第一半导体芯片；和
第四导线，连接所述第四焊盘和所述第二接合区域，
其中所述第四导线的至少部分沿着所述膜基板的所述第二表面延伸。
11.根据权利要求1所述的半导体封装，其中所述第一半导体芯片和所述第二半导体芯片分别包括第一显示驱动器集成电路和第二显示驱动器集成电路。
12.根据权利要求1所述的半导体封装，
其中所述第一导线和所述第三导线包括相应的输出导线，并且
其中所述第二导线包括输入导线。
13.一种半导体封装，包括：
膜基板，包括在第一方向上按顺序的第一接合区域、芯片区域和第二接合区域，还包括彼此相反的第一表面和第二表面；
第一焊盘组，包括第一焊盘和第二焊盘，所述第一焊盘和所述第二焊盘在所述芯片区域中的所述第一表面上并在与所述第一方向交叉的第二方向上彼此间隔开；
第二焊盘组，包括第三焊盘，所述第三焊盘在所述芯片区域中的所述第一表面上并在所述第二方向上与所述第二焊盘间隔开而使所述第一焊盘在所述第三焊盘与所述第二焊盘之间；
第一半导体芯片，在所述第一焊盘组上；
第二半导体芯片，在所述第二焊盘组上并在所述第二方向上与所述第一半导体芯片相邻；
第一导线，包括贯穿所述膜基板的第一通路、连接所述第一焊盘和所述第一通路的第一延伸部分、以及连接所述第一通路和所述第二接合区域并沿着所述膜基板的所述第二表面延伸的第二延伸部分；
第二导线，连接所述第二焊盘和所述第一接合区域；以及
第三导线，包括贯穿所述膜基板的第二通路、连接所述第三焊盘和所述第二通路的第三延伸部分、以及连接所述第二通路和所述第二接合区域并沿着所述膜基板的所述第二表面延伸的第四延伸部分。
14.根据权利要求13所述的半导体封装，还包括：
第四导线，沿着所述膜基板的所述第一表面延伸，
其中所述第一焊盘组还包括第四焊盘，所述第四焊盘与所述第一焊盘间隔开而使所述第二焊盘在所述第一焊盘和所述第四焊盘之间，并且
其中所述第四导线连接所述第四焊盘和所述第二接合区域。
15.根据权利要求13所述的半导体封装，还包括：
第四导线，沿着所述膜基板的所述第一表面延伸，
其中所述第二焊盘组还包括第四焊盘，所述第四焊盘与所述第一焊盘间隔开而使所述第三焊盘在所述第四焊盘和所述第一焊盘之间，并且
其中所述第四导线连接所述第四焊盘和所述第一接合区域。
16.根据权利要求13所述的半导体封装，其中所述第一半导体芯片和所述第二半导体芯片之间在所述第二方向上的距离是100微米或更短。
17.一种半导体封装，包括：
基板，包括第一接合区域、第二接合区域以及在第一方向上在所述第一接合区域和所述第二接合区域之间的芯片区域，所述基板还包括彼此相反的第一表面和第二表面；
焊盘组，包括第一焊盘和第二焊盘，所述第一焊盘和所述第二焊盘在所述芯片区域中的所述第一表面上并在与所述第一方向交叉的第二方向上彼此间隔开，其中所述焊盘组邻近所述第一接合区域；
第一半导体芯片，在所述第一表面上且在所述焊盘组上；
第二半导体芯片，在所述芯片区域中的所述第一表面上，在所述第二方向上与所述第一半导体芯片相邻，并与到所述第二焊盘相比更靠近所述第一焊盘；
第一导线，连接所述第一焊盘和所述第二接合区域；以及
第二导线，连接所述第二焊盘和所述第二接合区域并沿着所述基板的所述第一表面延伸，
其中所述第一导线包括贯穿所述基板的第一通路、连接所述第一焊盘和所述第一通路的第一延伸部分、以及连接所述第一通路和所述第二接合区域并沿着所述基板的所述第二表面延伸的第二延伸部分。
18.根据权利要求17所述的半导体封装，还包括：
第三导线，沿着所述基板的所述第一表面延伸，
其中所述焊盘组还包括在所述第一焊盘和所述第二焊盘之间的第三焊盘，并且
其中所述第三导线连接所述第三焊盘和所述第一接合区域。
19.根据权利要求17所述的半导体封装，还包括：
第三导线，在所述第一半导体芯片和所述第二半导体芯片之间，
其中所述焊盘组还包括第三焊盘，所述第三焊盘比所述第一焊盘更靠近所述第二半导体芯片，并且
其中所述第三导线连接所述第三焊盘和所述第二接合区域。
20.根据权利要求17所述的半导体封装，还包括：
直导线，在所述基板的所述第一表面上延伸以连接所述第一接合区域和所述第二接合区域。
CN201910052392.9A 2018-02-07 2019-01-21 半导体封装 Active CN110120379B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0014978 2018-02-07
KR1020180014978A KR102322539B1 (ko) 2018-02-07 2018-02-07 반도체 패키지 및 이를 포함하는 디스플레이 장치

Publications (2)

Publication Number Publication Date
CN110120379A CN110120379A (zh) 2019-08-13
CN110120379B true CN110120379B (zh) 2023-09-26

Family

ID=67475747

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910052392.9A Active CN110120379B (zh) 2018-02-07 2019-01-21 半导体封装

Country Status (3)

Country Link
US (2) US10607939B2 (zh)
KR (1) KR102322539B1 (zh)
CN (1) CN110120379B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108803166B (zh) * 2018-07-06 2021-05-25 京东方科技集团股份有限公司 一种基板组件、显示面板及显示装置
CN109168250B (zh) * 2018-10-24 2020-04-17 合肥鑫晟光电科技有限公司 一种电路板及其制作方法、使用方法、显示装置
KR20210030773A (ko) * 2019-09-10 2021-03-18 삼성전자주식회사 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치
EP3996140A4 (en) * 2020-05-15 2022-07-13 BOE Technology Group Co., Ltd. DISPLAY PANEL, METHOD OF OPERATING IT, AND DISPLAY DEVICE
JP2022082887A (ja) * 2020-11-24 2022-06-03 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN112992879B (zh) * 2021-02-10 2023-10-17 Tcl华星光电技术有限公司 阵列基板、背光模组及显示面板
JP7108350B1 (ja) 2022-03-25 2022-07-28 株式会社セレブレクス 狭額縁ディスプレイモジュール及びデータ出力装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180001672A (ko) * 2016-06-24 2018-01-05 삼성전자주식회사 필름 패키지, 패키지 모듈, 및 패키지의 제조 방법
KR20180003855A (ko) * 2016-07-01 2018-01-10 삼성전자주식회사 필름형 반도체 패키지

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3186925B2 (ja) * 1994-08-04 2001-07-11 シャープ株式会社 パネルの実装構造並びに集積回路搭載テープおよびその製造方法
KR0182506B1 (ko) 1995-10-28 1999-03-20 김광호 동시에 절단된 반도체 칩을 이용한 고밀도 실장형 패키지 및 그 제조 방법
JP3837220B2 (ja) 1997-11-19 2006-10-25 シャープ株式会社 集積回路装置
US6677664B2 (en) 2000-04-25 2004-01-13 Fujitsu Hitachi Plasma Display Limited Display driver integrated circuit and flexible wiring board using a flat panel display metal chassis
JP2003330041A (ja) 2002-05-10 2003-11-19 Sharp Corp 半導体装置及びそれを備えた表示パネルモジュール
KR20080020858A (ko) * 2006-09-01 2008-03-06 삼성전자주식회사 칩 필름 패키지 및 이를 포함하는 디스플레이 패널어셈블리
JP4472737B2 (ja) * 2007-08-31 2010-06-02 Ｏｋｉセミコンダクタ株式会社 半導体装置、半導体素子及び基板
KR101535223B1 (ko) * 2008-08-18 2015-07-09 삼성전자주식회사 테이프 배선 기판, 칩-온-필름 패키지 및 장치 어셈블리
KR101030991B1 (ko) * 2008-12-31 2011-04-22 삼성에스디아이 주식회사 반도체 패키지의 장착구조 및 이를 적용한 플라즈마 디스플레이 장치
KR101457939B1 (ko) * 2009-11-02 2014-11-10 엘지이노텍 주식회사 탭 테이프 및 그 제조방법
KR101146987B1 (ko) 2010-05-03 2012-05-23 삼성모바일디스플레이주식회사 표시장치 및 표시장치에 구비된 구동칩실장용필름소자
KR102258746B1 (ko) * 2014-08-13 2021-06-01 삼성전자주식회사 벤딩부를 갖는 칩 온 필름 패키지
KR102243669B1 (ko) * 2015-01-26 2021-04-23 삼성전자주식회사 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치
KR20160093183A (ko) 2015-01-28 2016-08-08 주식회사 프로이천 칩 온 필름 패키지를 위한 필름의 제조 방법
KR20160139300A (ko) * 2015-05-27 2016-12-07 삼성전자주식회사 칩 온 필름 패키지 및 이를 포함하는 표시 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180001672A (ko) * 2016-06-24 2018-01-05 삼성전자주식회사 필름 패키지, 패키지 모듈, 및 패키지의 제조 방법
KR20180003855A (ko) * 2016-07-01 2018-01-10 삼성전자주식회사 필름형 반도체 패키지

Also Published As

Publication number Publication date
CN110120379A (zh) 2019-08-13
US20200211972A1 (en) 2020-07-02
US11133262B2 (en) 2021-09-28
KR102322539B1 (ko) 2021-11-04
US20190244906A1 (en) 2019-08-08
KR20190095684A (ko) 2019-08-16
US10607939B2 (en) 2020-03-31

Similar Documents

Publication Publication Date Title
CN110120379B (zh) 半导体封装
US10903127B2 (en) Film for a package substrate
US9113545B2 (en) Tape wiring substrate and chip-on-film package including the same
US9922891B2 (en) Film for semiconductor package, semiconductor package using film and display device including the same
US7372138B2 (en) Routing element for use in multi-chip modules, multi-chip modules including the routing element and methods
US11127341B2 (en) Light emitting module and display device
US20120080789A1 (en) SEMICONDUCTOR CHIP AND MOUNTING STRUCTURE OF THE SAME (as amended)
KR20070064896A (ko) 반도체 칩, 필름 기판 및 이를 이용한 반도체 칩 패키지
KR20150038842A (ko) 구동 칩, 이를 구비한 표시 장치 및 구동 칩 제조 방법
CN102270619B (zh) 用于电子封装组件的焊盘配置
KR100644028B1 (ko) 반도체 칩 및 반도체 칩 패키지
KR102391249B1 (ko) 표시 장치
CN112436033A (zh) 显示装置和印刷电路板
KR20120063202A (ko) 반도체 패키지 및 이를 포함하는 디스플레이 패널 어셈블리
KR20230085258A (ko) 반도체 패키지 및 그의 검사 방법
JP7182397B2 (ja) パッケージ基板用フィルム、半導体パッケージ、ディスプレイ装置及びそれらの製造方法
US7125746B2 (en) Flip-chip sub-assembly, methods of making same and device including same
US20240204009A1 (en) Film package and display module including same
US20240096904A1 (en) Chip-on-film package and display device including the same
KR20190112504A (ko) 엘이디 픽셀 유닛 및 이를 포함하는 엘이디 디스플레이 패널
KR20050027384A (ko) 재배선 패드를 갖는 칩 사이즈 패키지 및 그 적층체
US20240096909A1 (en) Chip on film package and display apparatus including the same
TW201740173A (zh) 晶片封裝結構
JP2014239164A (ja) 半導体装置、表示デバイスモジュール、及び、表示デバイスモジュールの製造方法
KR20020063674A (ko) 탭 테이프를 이용하는 반도체 칩 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant