CN110073439A - 用于校准半导体装置的可调节阻抗的设备及方法 - Google Patents

用于校准半导体装置的可调节阻抗的设备及方法 Download PDF

Info

Publication number
CN110073439A
CN110073439A CN201780075169.5A CN201780075169A CN110073439A CN 110073439 A CN110073439 A CN 110073439A CN 201780075169 A CN201780075169 A CN 201780075169A CN 110073439 A CN110073439 A CN 110073439A
Authority
CN
China
Prior art keywords
calibration
impedance
parameter
resistance
programmable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780075169.5A
Other languages
English (en)
Other versions
CN110073439B (zh
Inventor
D·甘斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN110073439A publication Critical patent/CN110073439A/zh
Application granted granted Critical
Publication of CN110073439B publication Critical patent/CN110073439B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/28—Impedance matching networks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G11C29/16—Implementation of control logic, e.g. test mode decoders using microprogrammed units, e.g. state machines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/54—Modifications of networks to reduce influence of variations of temperature

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

本申请案中揭示用于校准半导体装置的可调节阻抗的设备及方法。一种实例设备包含经配置以存储阻抗校准信息的寄存器且进一步包含具有可编程阻抗的可编程终端电阻。所述实例设备进一步包含阻抗校准电路，其经配置以执行校准操作以确定用于设置所述可编程终端电阻的所述可编程阻抗的校准参数。所述阻抗校准电路经进一步配置以将与所述校准操作相关的所述阻抗校准信息编程于所述寄存器中。

Description

用于校准半导体装置的可调节阻抗的设备及方法
相关申请案的交叉参考
本申请案主张2016年12月9日申请的第62/432,494号美国临时申请案的申请权益。本申请案以全文且出于所有目的以引用方式并入本文中。
背景技术
例如微计算机、存储器、门阵列等等的半导体装置包含输入/输出引脚及输出电路，所述输出电路用于经由总线、形成于板上的传输线及其类似物来将数据传输到其它装置。半导体装置内负责传输数据的电路包含(例如)输出缓冲器及驱动器。为达到最佳传输，传输装置的阻抗应与传输网络及接收装置的阻抗匹配。
随着电子装置的操作速度提高，传输信号的摆幅减小。然而，随着传输信号的信号摆幅宽减小，外部噪声增多。如果接口处存在阻抗失配，那么外部噪声会影响输出信号的反射特性。阻抗失配是由外部噪声或电力供应电压、温度及工艺变化等等的噪声引起的。如果出现阻抗失配，那么数据的传输速度降低且来自半导体装置的数据会变得失真。因此，在其中半导体装置接收失真数据的情况中，读取接收数据时的设置/保存失效或错误会引发问题。
为缓解这些不利情况，存储器装置可包含可用于提供可调节裸片上终端及可调节输出驱动器阻抗的可编程终端组件。例如，当将信号(例如命令、数据等等)提供到存储器装置时，可调节裸片上终端以减少阻抗失配。可编程终端组件具有可随操作条件改变而调节的阻抗值。在一些实施方案中，基于对耦合到外部电阻的电路节点所作的电压测量来校准可编程终端组件。
在一些情况中，有限数目个外部连接可用于耦合到外部电阻。出于校准目的，可在使用连接的多个装置之间共享这些外部连接。因此，当两个或两个以上装置试图同时使用外部连接来进行校准操作时，会出现外部连接被争相使用。
可编程终端组件的校准通常响应于存储器命令而发生，例如，在通电、存储器装置复位、改变存储器装置操作的频率设置点或每当期望起始校准过程时，将存储器命令提供到存储器装置。在校准过程起始后的一时间段之后，将另一存储器命令提供到存储器装置以应用校准过程期间所确定的参数以据此设置可编程终端组件。可通过存储器装置的操作说明书来设置时间段。
随着耦合到用于校准的共享外部电阻的存储器装置的数目增多，在时间段结束之前完成所有存储器装置的校准过程会变得更难。在包含多个装置的***中，所有装置的校准操作必须在指定时间段已逝去之前完成，以在提供后续存储器命令时应用校准参数。当多个装置耦合到共享外部电阻时，每次对一个装置进行校准操作以避免外部电阻被争相使用。然而，对所有多个装置执行校准操作的总时间必须小于时间段。随着***包含越来越多装置，对所有装置完成校准操作的总时间变得更长。在某些时候，要在指定时间内完成***的所有装置的校准操作是不切实际的。
发明内容
描述用于校准半导体装置的可调节阻抗的实例设备及方法。
在一个实例中，一种设备包含：寄存器，其经配置以存储阻抗校准信息；及可编程终端电阻，其具有可编程阻抗。所述设备进一步包含：阻抗校准电路，其经配置以执行校准操作以确定用于设置所述可编程终端电阻的所述可编程阻抗的校准参数。所述阻抗校准电路经进一步配置以将与所述校准操作相关的所述阻抗校准信息编程于所述寄存器中。
在另一实例中，一种设备包含：温度传感器，其经配置以提供指示温度的温度信息；可编程终端电阻，其具有可编程阻抗。所述设备进一步包含：阻抗校准电路，其经配置以执行校准操作以基于由所述温度传感器提供的所述温度信息来确定用于设置所述可编程终端电阻的所述可编程阻抗的校准参数。
在另一实例中，一种方法包含：起始后台阻抗校准操作；及执行所述阻抗校准操作以确定用于设置包含于半导体装置中的可编程终端电阻的阻抗的校准参数。所述方法进一步包含：响应于所述校准操作而将阻抗校准信息编程于所述半导体的模式寄存器中。
附图说明
图1是根据本发明的实施例的半导体装置的框图。
图2A是耦合到存储器控制器的根据本发明的实施例的半导体存储器的框图。图2B是根据本发明的实施例的用于校准图2A的半导体存储器的阻抗的流程图。
图3是根据本发明的实施例的阻抗校准电路的框图。
图4是用于校准电路的根据本发明的实施例的操作的流程图。
图5是根据本发明的实施例的校准操作的流程图。
图6是根据本发明的实施例的用于基于温度来起始校准操作的校准起始操作的流程图。
图7是根据本发明的实施例的阻抗校准控制器的框图。
图8是根据本发明的实施例的阻抗校准引擎的框图。
图9是根据本发明的实施例的可编程终端组件的框图。
图10是根据本发明的实施例的Voh校准的时序图。
图11是根据本发明的实施例的Voh校准的时序图。
具体实施方式
下文将陈述特定细节以提供本发明的实施例的完全理解。然而，所属领域的技术人员应明白，可在无这些特定细节的情况下实施本发明的实施例。此外，本文描述的本发明的特定实施例通过实例提供且不应用于将本发明的范围限制于这些特定实施例。在其它例子中，未详细展示众所周知的电路、控制信号、时序协议及软件操作以避免不必要地使本发明不清楚。
图1是根据本发明的实施例的半导体装置10的框图。半导体装置10可为集成到(例如)单个半导体芯片中的DDR5 SDRAM。半导体装置10可安装于外部衬底2上，外部衬底2是存储器模块衬底、主板或其类似物。外部衬底2采用耦合到半导体装置10的校准端子ZQ 27的外部电阻RZQ。外部电阻RZQ是由阻抗(ZQ)校准电路38使用的参考阻抗。在本实施例中，外部电阻RZQ(其也可称为外部ZQ电阻器)耦合到电力供应电压。在一些实施例中，外部电阻RZQ的阻抗是240欧姆。在本发明的一些实施例中，外部电阻RZQ耦合到其的电力供应电压可为电力供应电压Vdd2H，如下文将更详细描述。然而，本发明的范围不限于外部电阻RZQ耦合到电力供应电压Vdd2H，而是在本发明的另一实施例中，外部电阻RZQ可耦合到另一电力供应器。例如，在本发明的其它实施例中，外部电阻RZQ可连接到电力供应电压VDDQ或另一电力供应电压。
如图1中所展示，半导体装置10包含存储器单元阵列11。存储器单元阵列11包含多个存储器库，每一存储器库包含多个字线WL、多个位线BL及布置于多个字线WL及多个数位线BL的相交点处的多个存储器单元MC。字线WL的选择是由行解码器12执行且位线BL的选择是由列解码器13执行。感测放大器18耦合到对应位线BL且耦合到局部I/O线对LIOT/B。局部I/O线对LIOT/B经由用作开关的转移栅极TG 19耦合到主IO线对MIOT/B。
转向解释包含于半导体装置10中的多个外部端子，多个外部端子包含地址端子21、命令端子22、时钟端子23、数据端子24、电力供应端子25及26及校准端子ZQ 27。输入信号块41可包含地址端子21、命令端子22及时钟端子23。数据接口块42包含数据端子24。数据端子24可耦合到输出缓冲器以用于存储器的读取操作。替代地，数据端子24可耦合到输入缓冲器以用于存储器的读取/写入存取(稍后将描述)。图1展示动态随机存取存储器(DRAM)的实例，然而，可包含具有用于信号输入/输出的外部端子的任何装置作为本发明的实施例的外部端子。
地址端子21被供应地址信号ADD及存储器库地址信号BADD。供应到地址端子21的地址信号ADD及存储器库地址信号BADD经由地址输入电路31转移到地址解码器32。地址解码器32接收地址信号ADD且将解码行地址信号XADD供应到行解码器12及将解码列地址信号YADD供应到列解码器13。地址解码器32还接收存储器库地址信号BADD且将存储器库地址信号BADD供应到行解码器12及列解码器13。
命令端子22被供应命令信号COM。命令信号COM可包含一或多个单独信号。输入到命令端子21的命令信号COM经由命令输入电路33输入到命令解码器34。命令解码器34解码命令信号COM以产生各种内部命令信号。例如，内部命令可包含用于选择字线的行命令信号及用于选择位线的列命令信号(例如读取命令或写入命令)及提供到校准电路38的校准信号ZQ_COM。
据此，当发出读取命令且将读取命令及时供应给行地址及列地址时，从由这些行地址及列地址指定的存储器单元阵列11中的存储器单元MC读取读取数据。经由读取/写入放大器15及输入/输出电路17从数据端子24向外输出读取数据DQ。类似地，当发出写入命令且将写入命令及时供应给行地址及列地址且接着将写入数据DQ供应到数据端子24时，经由输入/输出电路17及读取/写入放大器15将写入数据DQ供应到存储器单元阵列11且写入到由行地址及列地址指定的存储器单元MC中。根据一个实施例，输入/输出电路17可包含输入缓冲器及输出缓冲器。输入/输出电路17可包含可编程终端组件30。输入/输出电路17的可编程终端组件30可经设置以提供输入/输出电路17的输入缓冲器及输出缓冲器的阻抗。如先前所描述，可编程终端组件的阻抗可用于减少阻抗失配。
时钟端子23分别被供应外部时钟信号CK及/CK。这些外部时钟信号CK及/CK彼此互补且供应到时钟输入电路35。时钟输入电路35接收外部时钟信号CK及/CK且产生内部时钟信号ICLK。内部时钟信号ICLK供应到内部时钟产生器36且因此基于接收到的内部时钟信号ICLK及来自命令输入电路33的时钟启用信号CKE来产生相位控制内部时钟信号LCLK。虽然不限于此，但DLL电路可用作内部时钟产生器36。相位控制内部时钟信号LCLK供应到输入/输出电路17且用作用于确定读取数据DQ的输出时序的时序信号。内部时钟信号ICLK还供应到时序产生器37且因此可产生各种内部时钟信号。
温度传感器44感测半导体装置10的温度且提供指示半导体装置10的温度的TEMP信号。在一些实施例中，TEMP信号可为具有指示半导体装置的温度的值的数字信号。在一些实施例中，TEMP信号可具有指示半导体装置的温度的电压电平。例如，如果半导体装置的温度升高，那么VTEMP信号的值会增大。
模式寄存器46用于界定半导体装置10的可编程操作及配置的各种模式。模式寄存器保存所存储的信息，直到其经重新编程、经复位或半导体装置10断电。模式寄存器46经由模式寄存器写入命令来编程。模式寄存器46可包含用于存储与不同操作及配置相关的信息的一或多个寄存器。例如，模式寄存器可用于设置突发长度、突发类型、CAS延时、频率设置点、启用可编程终端组件及其它。模式寄存器46还可使用可经读取以提供关于半导体装置10的状态信息的信息来编程。例如，模式寄存器可用于提供就绪状态、校准状态及其它状态信息。所读取的信息可由半导体装置10的电路编程。模式寄存器46可经由模式寄存器读取命令来读取。读取模式寄存器46允许由半导体装置10提供关于操作状态及配置的信息。
电力供应端子25被供应电力供应电压VDD及VSS。这些电力供应电压VDD及VSS供应到内部电力供应电路39。内部电力供应电路39产生各种内部电压VPP、VOD、VARY、VPERI、Vdd2H及参考电压ZQVREF。Vdd2H电压可为用作驱动输出信号的输出电压的内部电压。内部电压VPP主要用于行解码器12中，内部电压VOD及VARY主要用于包含于存储器单元阵列11中的感测放大器18中，且内部电压VPERI用于许多其它电路块中。参考电压ZQVREF由校准电路38使用。在一些实施例中，ZQVREF是基于Vdd2H电压。
电力供应端子26被供应电力供应电压VDDQ及VSSQ。这些电力供应电压VDDQ及VSSQ供应到输入/输出电路17。电力供应电压VDDQ及VSSQ可为分别与供应到电力供应端子25的电力供应电压VDD及VSS相同的电压。然而，专用电力供应电压VDDQ及VSSQ可用于输入/输出电路17，使得由输入/输出电路17产生的电力供应噪声不传播到其它电路块。
电力供应电压VDDQ可在操作期间改变。例如，电力供应电压VDDQ可从相对较低电压(例如0.3伏特)改变到相对较高电压(例如0.5伏特)，且反之亦然。电力供应电压VDDQ可在半导体装置10的频率设置点改变时改变。改变半导体装置10的频率设置点会改变操作频率，例如输入/输出电路17的操作速度。较低频率的操作可在不使用裸片上终端的情况下操作，而较高频率的操作可能需要使用裸片上终端来缓解阻抗失配。归因于由未被端接引起的电压摆幅减小，较低电压可用于较低频率的操作，而较高电压用于较高频率的操作。例如，当从相对较低频率设置点切换到较高频率设置点时，电力供应电压VDDQ可从相对较低电压改变到相对较高电力供应电压VDDQ。相反地，当从相对较高频率设置点切换到较低频率设置点时，电力供应电压VDDQ可从相对较高电压改变到相对较低电力供应电压VDDQ。在一些实例中，外部电阻RZQ连接到电力供应电压VDDQ。
校准电路38包含在由校准信号ZQ_COM激活时执行校准操作的电路。可参考外部电阻RZQ的阻抗及参考电压ZQVREF来执行校准操作。校准电路38耦合到校准端子ZQ 27。在多个半导体装置10具有耦合到外部电阻RZQ的相应校准端子ZQ 27的实施例中，校准电路38在多个半导体装置10之间仲裁校准操作期间外部电阻RZQ的使用。在校准操作期间，校准电路38通过确定用于设置可编程终端组件阻抗的适当校准参数来将可编程终端组件的阻抗校准到外部电阻RZQ。由校准电路38在校准操作期间确定的校准参数可由校准电路38存储。所存储的校准参数可经检索且应用于可编程终端组件。表示阻抗参数的阻抗码ZQCODE供应到输入/输出电路17以将可编程终端组件设置到输入/输出电路17的缓冲器的所要阻抗。
校准电路38将校准信息ZQRDY编程到模式寄存器46中。校准信息ZQRDY反映校准操作的方面。例如，在一些实施例中，编程于模式寄存器46中的校准信息ZQRDY的值表示是否已完成校准操作。在一些实施例中，校准信息ZQRDY的值表示校准电路38是否已确定任何新校准参数。模式寄存器125可(例如)由存储器控制器查询以检索反映校准操作的方面(例如完成校准操作及/或已确定新校准参数)的校准信息。
提供所查询的校准信息将允许将校准操作的方面通知给存储器控制器。在一些实施例中，校准信息可由存储器控制器用于确定何时发出应用校准参数的命令，而非在假定所有装置已完成校准操作的情况下在一时间段结束时发出命令。如先前所描述，随着***包含越来越多装置，在某时间段内完成多装置***的校准操作变得非常有挑战性。由于将校准信息编程到模式寄存器中，所以存储器控制器不是在完成校准操作之前闲置，而是可通过周期性地读取模式寄存器来确定何时发出应用校准参数的命令。
在一些实施例中，在因通电序列而完成校准操作之后，可在不依赖来自存储器控制器的任何命令的情况下由半导体装置应用校准参数。例如，在确定校准操作完成之后，半导体装置自动应用校准参数而无需等待来自存储器控制器的命令。以此方式，在通电序列期间，存储器控制器无需涉及阻抗校准。然而，存储器控制器可通过检查模式寄存器中的校准信息来检查校准操作的状态。
将校准信息编程到模式寄存器中还允许用于校准操作的总时间超过时间段，且归因于存储器控制器在所有装置的校准操作完成之前闲置而不负面影响通电时间。另外，在一些实施例中，应用校准参数来设置阻抗且无需为此接收命令。可在完成校准操作之后自动应用校准参数。更一般来说，无需仓促完成装置的校准操作，且存储器控制器可在校准操作期间执行其它起动相关操作。
图2A是根据本发明的实施例的半导体存储器200的框图。半导体存储器200可为例如SRAM或DRAM的易失性存储器或例如快闪存储器或铁电存储器的非易失性存储器。在一个实施例中，双倍数据速率(DDR)存储器，例如低功率双倍数据速率5(LPDDR5)存储器。根据各种实施例，半导体存储器200可包含可布置于一或多个不同半导体裸片上的多个个别半导体装置204。在一些实施例中，图1的半导体装置10可用作半导体存储器200的个别半导体装置204。
半导体存储器200可包含封装，其含有及互连各种个别半导体装置204。封装可提供耦合到布置于封装的内部上的接触垫的多个外部引脚。引脚及垫可提供(例如)半导体装置204与半导体存储器200耦合到其的较大***之间的电连接。如图2A中所展示，半导体存储器200可包含内部垫，其可称为ZQ垫112。外部电阻RZQ可耦合到ZQ垫112。
个别半导体装置204中的一或多者耦合到ZQ垫112以共享用于阻抗校准的外部电阻RZQ。半导体装置204中的每一者可在相应校准端子ZQ 27处耦合到ZQ垫112。如先前所描述，当若干半导体装置204具有共享外部电阻RZQ的相应校准端子ZQ 27时，半导体装置204需要仲裁校准操作期间外部电阻RZQ的使用且在起始校准操作之前获得对外部电阻RZQ的控制。
半导体存储器200可与一或多个存储器控制器240相关联，存储器控制器240经配置以提供到及来自半导体存储器200的数据通信。每一存储器控制器240可跨单独存储器总线252通信，存储器总线252将存储器控制器240耦合到半导体存储器200的一或多个个别半导体装置204。与给定存储器控制器240相关联的每一存储器总线252可包含共同连接于相应存储器控制器240与其通信的各种半导体装置204之间的地址线、数据线及控制线。另外，每一存储器总线252可包含个别芯片选择线256，其可经选择性地断言以使半导体装置204中的一者能够跨共同地址线、数据线及控制线发送或接收数据。通过个别芯片选择线256及共同地址线、数据线及控制线的组合，与给定存储器控制器240相关联的存储器总线252提供存储器控制器与存储器控制器240与其通信的各种半导体装置204中的每一者之间的单独通信路径。
如下文将更详细描述，校准电路38经配置以仲裁及执行ZQ校准操作且在后台维持校准参数。即，校准电路38可在无需(例如)从存储器控制器接收校准命令的情况下执行ZQ校准操作且维持校准参数。以此方式，半导体装置10可在无需等待校准命令的情况下执行校准操作且维持校准参数。
校准操作可作为发生于最初将电力提供到半导体装置10时的通电序列的部分来执行。校准电路38还可在半导体装置10的操作条件发生改变时执行校准操作。例如，校准电路38可基于半导体装置10的操作温度来执行校准操作，例如，操作温度的变化可引起校准操作被执行或操作温度超过或低于温度限制。还可基于时间来执行校准操作。例如，校准电路38可在一时间段已逝去之后执行校准操作。作为另一实例，校准电路38可周期性地执行校准操作。
校准电路38可通过更新模式寄存器125中的信息来提供完成校准操作或确定新校准参数的指示。例如，在一些实施例中，校准电路38更新存储于模式寄存器125中的位。模式寄存器125可(例如)由存储器控制器查询以检索反映校准操作完成的更新位。另外或替代地，校准电路38可更新模式寄存器125中的信息以提供更新校准参数的指示。可在由校准电路38触发校准操作之后改变(例如，更新)校准参数，例如先前所讨论。
在操作中，参考图2B，存储器控制器240可在步骤260中对存储器控制器耦合到其的半导体装置204发出模式寄存器读取命令以从模式寄存器读取校准信息。在步骤263中，如果读取校准信息经设置以指示已完成校准操作及/或已确定新校准参数，那么在步骤265中，存储器控制器240可发出应用校准参数的命令以设置所述半导体装置的可编程终端组件的阻抗。当在无需接收命令的情况下应用校准参数时，存储器控制器240不发出特定命令，可省略步骤265。如果校准信息经设置以未如此指示，那么存储器控制器240可在稍后时间检查校准信息，如由步骤270所表示。在所述稍后时间之前，存储器控制器240可执行其它操作，例如与通电及初始化相关的其它操作。
检查半导体装置204的校准信息的操作可由存储器控制器240重复，直到所有半导体装置204被校准。在所有半导体装置204具有指示已完成校准操作且已应用校准参数的校准信息之后，半导体存储器200的校准操作完成。
图3是根据本发明的实施例的阻抗ZQ校准电路300的框图。在一些实施例中，校准电路300可用作ZQ校准电路38(图1)。ZQ校准电路300可在无需(例如)从存储器控制器接收校准命令的情况下执行校准操作。校准操作在后台进行，且由编程于模式寄存器中的校准信息指示完成或新校准参数更新。
校准电路300耦合到校准端子ZQ 27。外部电阻RZQ耦合于校准端子ZQ 27与电力供应器之间。电力供应器可提供(例如)等于内部电压Vdd2H的电压。在一些实施例中，内部电压Vdd2H是恒定电压且不随外部提供电压(例如外部提供的数据输出电压VDDQ或电力供应电压VDD)变化而变化。然而，如先前所描述，在本发明的一些实施例中，电力供应器可提供等于VDDQ电压或另一电压的电压。
校准电路300包含耦合到校准端子ZQ 27的ZQ仲裁引擎310且接收校准激活信号ZQCAL。如先前所讨论，校准电路300在由校准信号ZQ_COM激活时执行校准操作。ZQ仲裁引擎310经配置以在耦合到相同外部电阻RZQ的多个半导体装置之间仲裁外部电阻RZQ的控制。响应于校准激活信号ZQCAL，ZQ仲裁引擎310提供校准起动信号ZQCALSTART以在获得对外部电阻RZQ的控制时起始校准操作。
在一些实施例中，ZQ仲裁引擎310可相对于耦合到共享外部电阻RZQ的其它半导体装置应用协议优先仲裁方案。在确定其它半导体装置是否使用外部电阻RZQ来执行校准操作时，ZQ仲裁引擎310可监测校准端子ZQ 27的电压且比较所述电压与预期阈值电压。仲裁引擎310可在与半导体装置相关联的时间间隔内监测校准端子ZQ 27的电压以避免争相使用外部电阻RZQ。耦合到外部电阻RZQ的每一半导体装置可具有不同时间间隔。
虽然已描述仲裁协议的实例，但其不意在使本发明仅受限于这些实例仲裁协议。也可在不背离本发明的范围的情况下使用其它仲裁协议。
ZQ校准引擎320耦合到仲裁引擎310及校准端子ZQ 27。ZQ校准引擎320经配置以执行校准操作且提供用于设置可编程终端组件的阻抗的校准参数。ZQ校准引擎320在由校准起动信号ZQCALSTART激活时执行校准操作。ZQ校准引擎320使用校准端子ZQ 27的电压来确定校准参数。可存储校准参数，且ZQ校准引擎320可应用校准参数以响应于ZQLAT信号而设置可编程终端组件的阻抗。ZQLAT信号是基于由半导体装置接收的ZQ锁存命令。校准参数是以阻抗码ZQCODE的形式提供。阻抗码ZQCODE提供到输入/输出电路17且经应用以设置包含于输入/输出电路17中的可编程终端组件的阻抗。
校准电路进一步包含ZQ校准控制器330。ZQ校准控制器330接收校准信号ZQ_COM且耦合到ZQ仲裁引擎310。校准控制器330将校准激活信号ZQCAL提供到ZQ仲裁引擎310以在获得对外部电阻RZQ的控制时起始校准操作。
ZQ校准控制器330可进一步接收由温度传感器44提供的温度信息。温度信息可由TEMP信号表示。如下文将更详细描述，校准控制器330可提供校准激活信号ZQCAL以基于温度信息来起始校准操作。例如，在一些实施例中，校准控制器330可响应于温度变化超过温度范围而起始校准操作。以此方式，可随操作温度改变而维持准确校准参数。
ZQ校准控制器330可基于时间来起始校准操作。ZQ校准控制器330可接收时钟信号，例如由图1的内部时钟产生器36提供的内部时钟信号LCLK。ZQ校准控制器330可使用时钟信号来确定何时提供校准激活信号ZQCAL以起始校准操作。例如，ZQ校准控制器330可提供校准激活信号ZQCAL以周期性地执行校准操作。可根据时钟信号来测量一时间段，且在所述时间段逝去时提供校准激活信号ZQCAL。以此方式，可随时间维持准确校准参数。
图4是根据本发明的实施例的校准电路300的操作的流程图400。在步骤410中执行校准操作以确定I/O电路17的可编程终端组件30的校准参数。如果在步骤420中已使用新校准参数来更新校准参数(例如，为了改变可编程终端组件30的设置)，那么在步骤430中将信息编程到模式寄存器中以指示已更新校准参数(例如，将“1”编程到模式寄存器中)。然而，如果在步骤420中未使用新校准参数来更新校准参数(例如，维持可编程终端组件30的当前设置)，那么在步骤440中维持模式寄存器中的信息以提供校准操作的通知/指示(例如，维持模式寄存器中的“0”)。
图5是根据本发明的实施例的校准操作500的流程图。校准操作500可由校准电路(例如图1的校准电路38、图3的校准电路300或根据本发明的实施例的另一校准电路)执行。
在一些实施例中，校准操作500可作为通电操作的部分由校准电路起始。在一些实施例中，可响应于校准命令而起始校准操作500。例如，可由存储器控制器将校准命令提供到包含校准电路的半导体装置。在一些实施例中，可由校准电路基于温度(例如由图1的温度传感器44测量的温度)来起始校准操作500。例如，当测量温度超过温度限制时，校准电路可起始校准操作500。在另一实例中，当当前温度与先前温度之间的温度差超过温度范围时，校准电路可起始校准操作500。在一些实施例中，可由校准电路基于时间来起始校准操作500。例如，校准电路可周期性地或在一时间段已逝去之后起始校准操作500。可基于时钟信号来测量时间段。
当多个半导体装置耦合到相同外部电阻RZQ时，校准电路可执行步骤510。每次可有一个半导体装置使用外部电阻RZQ来进行校准操作。为避免一次有一个以上半导体装置使用外部电阻RZQ，校准电路的ZQ仲裁引擎可仲裁由半导体装置使用外部电阻RZQ以避免与其它半导体装置同时使用外部电阻RZQ冲突。
在步骤520中，由校准电路判断半导体装置是否已控制外部电阻RZQ用于校准操作。校准电路停留于步骤520处，直到半导体装置已获得对外部电阻RZQ的控制以执行校准操作。当半导体装置已控制外部电阻RZQ时，校准电路执行步骤530中的校准操作。在一些实施例中，可从校准操作500排除步骤510及520。例如，当通过某些其它技术来避免由多个半导体装置同时使用外部电阻RZQ时，可排除步骤510及520。
在步骤530中，可由校准电路基于外部电阻RZQ来确定校准参数。校准参数可由ZQ校准引擎确定。在一些实施例中，ZQ校准引擎通过一操作来确定校准参数，所述操作包含：比较校准端子ZQ 27处的电压与参考电压且调节可编程终端组件，直到校准端子ZQ处的电压等于参考电压ZQVREF。接着，在步骤540中由校准电路存储校准参数且在步骤550中通过将信息编程到模式寄存器来提供完成校准操作的指示。可(例如)由存储器控制器通过模式寄存器读取操作来查询模式寄存器。在一些实施例中，可由半导体装置10接收校准锁存命令以应用任何新校准参数。在一些实施例中，可在无校准锁存命令的情况下应用新校准参数。例如，在频率设置点改变之后，可在无需从存储器控制器接收校准锁存命令的情况下应用任何新校准参数。
图6是根据本发明的实施例的用于基于温度来起始校准操作的校准起始操作600的流程图。校准起始操作600可由校准电路(例如图1的校准电路38、图3的校准电路300或根据本发明的实施例的另一校准电路)执行。
在步骤610中，可由校准电路锁存表示当前温度的温度信息。可由温度传感器(例如图1的温度传感器44)将温度信息提供到校准电路。如先前所描述，温度传感器感测半导体装置的温度且提供温度信息。可由指示半导体装置的温度的信号表示温度信息。例如，在一些实施例中，信号表示可由校准电路锁存的数字数据。在一些实施例中，如果半导体装置的温度变高，信号的电压电平可变高，且相反地，如果半导体装置的温度变低，那么信号的电压电平可变低。可将信号的电压转换成数字值，所述数字值接着可由校准电路锁存。
在步骤620中，由校准电路比较当前温度与先前温度以确定温度变化。当温度变化超过温度范围时，可起始校准操作。在步骤630中，判断温度变化是否超过温度范围。如果温度变化未超过温度范围，那么在步骤610中锁存新温度信息以用于比较。以此方式，可由校准电路监测由温度传感器测量的温度变化，直到温度变化超过温度范围。如果温度变化超过温度范围，那么在步骤640中由校准电路起始校准操作。在一些实施例中，图5的校准操作500可由步骤640中的校准操作使用。
在一些实施例中，可通过将信息编程于模式寄存器中来编程依据其来评估温度变化的温度范围。例如，将第一信息编程到模式寄存器可编程用于评估温度变化的第一温度范围，而将第二信息编程到模式寄存器可编程用于评估温度变化的第二温度范围。
图7是根据本发明的实施例的阻抗ZQ校准控制器700的框图。ZQ校准控制器700可用于ZQ校准控制器330。ZQ校准控制器700包含接收校准信号ZQ_COM的ZQ校准控制逻辑710。如先前所描述，校准信号ZQ_COM用于激活校准电路以执行校准操作。ZQ校准控制逻辑710提供校准激活信号ZQCAL以起始校准操作。校准激活信号ZQCAL可(例如)提供到ZQ仲裁引擎以在执行校准操作之前起始仲裁对外部电阻RZQ的控制。
ZQ校准控制器700可进一步包含温度比较器720。温度比较器720可接收温度信息TEMP且可由温度比较器720比较以通过提供校准激活信号ZQCAL来确定ZQ校准控制逻辑710是否应起始校准操作。例如，温度信息TEMP可由温度比较器720锁存且与先前温度的温度信息比较以确定温度变化是否超过温度范围。当温度变化超过温度范围时，ZQ校准控制逻辑710提供校准激活信号ZQCAL以起始校准操作。在一些实施例中，温度比较器720比较温度信息TEMP与温度限制，且当超过温度限制时，ZQ校准控制逻辑710起始校准操作。
ZQ校准控制器700可包含定时器730。定时器730接收内部时钟信号LCLK。定时器730可用于引起ZQ校准控制逻辑710提供校准激活信号ZQCAL以基于时间来起始校准操作。定时器730可使用内部时钟信号LCLK来确定何时起始校准操作。例如，定时器730可用于引起ZQ校准控制逻辑710周期性地起始校准操作。定时器730可根据内部时钟信号LCLK来测量时间段，使得当时间段逝去时，ZQ校准控制逻辑710提供校准激活信号ZQCAL。
ZQ校准控制器700还可包含ZQ校准旗标电路740。ZQ校准旗标电路740经配置以将信息编程到模式寄存器(例如图1的模式寄存器125)中以提供与校准操作相关的指示。在图7的实施例中，编程于模式寄存器中的校准信息由校准信息ZQRDY表示。校准信息可由编程于模式寄存器中的单位数据表示。ZQ校准旗标电路740经配置以将具有反映校准操作的方面的值的校准信息ZQRDY编程于模式寄存器中。例如，在一些实施例中，编程于模式寄存器中的校准信息ZQRDY的值表示是否已完成校准操作。“0”值可指示未完成校准操作且“1”值可指示已完成校准操作。在一些实施例中，校准信息ZQRDY的值表示是否已由ZQ校准引擎确定任何新校准参数。“0”值指示校准操作未导致新校准参数且“1”值可指示存在新校准参数。
已将编程于模式寄存器中的校准信息描述为数据位，即，校准信息ZQRDY由一位数据表示。然而，在一些实施例中，可包含额外位作为编程于模式寄存器中的信息的部分。例如，可将两个或两个以上位编程于模式寄存器中，其中每一位提供校准操作的不同方面的指示。
可由半导体装置10接收的模式寄存器读取命令读取模式寄存器。将响应于模式寄存器读取而提供校准信息ZQRDY，借此提供校准操作的指示。模式寄存器读取命令可由存储器控制器用于查询半导体装置10的校准操作的状态。响应于模式寄存器读取命令，由半导体装置10将编程于模式寄存器中的信息(其包含校准信息ZQRDY)提供到存储器控制器。在一些实施例中，在确定已设置校准信息ZQDRY(例如，为了指示校准操作已完成、指示新校准参数等等)之后，存储器控制器可将ZQ锁存命令提供到半导体装置以应用校准参数来设置可编程终端组件的阻抗。半导体装置10响应于ZQ锁存命令而应用校准参数来设置阻抗。在一些实施例中，可在无需接收命令的情况下应用校准参数来设置阻抗，例如，在完成校准操作之后由半导体装置自动应用校准参数。
图7中说明包含ZQ校准控制逻辑710、温度比较器720、定时器730及ZQ校准旗标电路740的ZQ校准控制器700。然而，图7中所说明的实施例不希望限制ZQ校准控制器700的配置。在本发明的其它实施例中，ZQ校准控制逻辑710、温度比较器720、定时器730及ZQ校准旗标电路740中的一或多者可定位于半导体装置的其它位置中及/或可使用包含于半导体装置中的其它电路来实施。
图8是根据本发明的实施例的阻抗ZQ校准引擎800的框图。ZQ校准引擎800包含校准引擎控制逻辑822，其接收校准起动信号ZQCALSTART以激活ZQ校准引擎800执行校准操作。包含于ZQ校准引擎800中的比较器824耦合到校准端子ZQ 27且另外被提供参考电压ZQVREF。比较器824比较校准端子ZQ 27处的电压与参考电压ZQVREF。参考电压ZQVREF可基于另一电压。例如，在一些实施例中，参考电压ZQVREF可基于外部提供的数据输出电压VDDQ。在一些实施例中，参考电压ZQVREF可基于内部电压。例如，参考电压ZQVREF可基于Vdd2H，如先前所描述，Vdd2H可为恒定电压且不随外部提供电压(例如外部提供的数据输出电压VDDQ)变化而变化。在一些实施例中，Vdd2H可为1.05伏特。然而，在一些实施例中，Vdd2H可为1.1伏特。参考电压ZQVREF可为Vdd2H的分率。在一些实施例中，参考电压ZQVREF可为Vdd2H的1/4。在一些实施例中，参考电压ZQVREF可为Vdd2H的1/2。所描述的参考电压ZQVREF的特定实例不希望将参考电压ZQVREF限制为所述实例。还可使用参考电压ZQVREF的其它值。
比较器824将信号提供到校准参数电路826。校准参数电路826确定用于调节可编程终端组件的阻抗的校准参数。校准参数电路826通过改变校准参数直到比较器824指示校准端子ZQ 27处的电压等于参考电压ZQVREF来确定校准参数。当比较器824指示电压相等时，将校准参数提供到校准参数锁存器828。校准参数锁存器828锁存校准参数，且响应于ZQ锁存信号ZQLAT而应用校准参数来设置可编程终端组件的阻抗。
ZQ校准引擎800进一步包含校准参数存储电路830。校准参数存储电路830经配置以存储校准参数。各种操作条件的校准参数可由校准存储电路830存储。例如，可在由校准参数电路826确定校准参数之后存储多个频率设置点的校准参数。可通过后台校准操作来保持当前校准参数。可存储当前校准参数以更新先前校准参数。将校准参数存储于校准存储电路830中可避免在改变操作条件(例如，改变频率设置点)时执行校准操作。
图9是根据本发明的实施例的可编程终端组件900的框图。可编程终端组件900可用于设置I/O电路17的可编程终端组件30的上拉及下拉阻抗。在一些实施例中，可编程终端组件900是用于裸片上终端及输出缓冲器阻抗的可编程终端组件的复制品。在其中可编程终端组件900是复制品的此类实施例中，可编程终端组件900用于确定阻抗码ZQCODE，阻抗码ZQCODE接着用于设置用于裸片上终端及输出缓冲器阻抗的实际可编程终端组件的阻抗。
可编程终端组件900包含可调节上拉终端组件910及可调节下拉终端组件920。可调节上拉终端组件910及可调节下拉终端组件920耦合到节点930。节点930可通过开关940耦合到校准端子27。可根据上拉校准参数ZQPUP来调节上拉终端组件910的上拉阻抗，且可根据下拉校准参数ZQPDN来调节下拉终端组件920的下拉阻抗。上拉校准参数ZQPUP及下拉校准参数ZQPDN可包含于由ZQ校准引擎320提供的校准参数ZQCODE中。
在一些实施例中，可调节上拉终端组件910可包含并联耦合于节点930与电力供应器之间的多个类似上拉终端电路。每一上拉终端电路包含电阻器及P型通道装置，所述P型通道装置与所述电阻器并联耦合以减小上拉终端电路的阻抗以调谐所述电阻器的阻抗。可将上拉校准码ZQPUP提供到P型通道装置的控制端子以调节上拉终端电路的阻抗。可调节下拉终端组件920类似于可调节上拉终端组件910。可调节下拉终端组件920的每一下拉终端电路包含与电阻器并联耦合的多个N型通道装置，且下拉终端电路的阻抗可由下拉校准参数ZQPDN调节。可调节上拉及下拉终端组件的其它配置可用于本发明的其它实施例中，且所提供的实例不希望使本发明的范围受限于可调节上拉及下拉终端组件的任何特定配置。
上拉终端组件910可通过开关915耦合到电力供应器(例如Vdd2H)。开关915可用于激活上拉终端组件910。下拉终端组件920可通过开关925耦合到接地。开关925可用于激活下拉终端组件920。可在校准操作期间由校准引擎控制逻辑822控制开关915及925。
下文将描述根据本发明的实施例的校准操作。校准操作可由ZQ校准电路执行。将参考图1到9来描述校准操作。应了解，下列校准操作通过实例提供且不希望使本发明受限于所描述的特定校准操作。ZQ校准引擎控制逻辑822由校准起动信号ZQCALSTART激活以执行校准操作。校准操作可包含：确定用于设置可编程终端组件的下拉阻抗的校准参数且还确定用于设置可编程终端组件的上拉阻抗的校准参数。
当校准引擎控制逻辑822由校准起动信号ZQCALSTART激活时，比较器824比较校准端子ZQ 27处的电压与参考电压ZQVREF以确定用于设置下拉阻抗的校准参数。校准端子ZQ27处的电压是基于由当前校准参数及外部电阻RZQ设置的可编程终端组件的阻抗。如先前所描述，校准端子ZQ 27耦合到外部电阻RZQ。外部电阻RZQ与可编程终端组件的下拉阻抗形成分压器电路，因此，校准端子ZQ 27的电压是Vdd2H电压的分率，所述分率基于外部电阻RZQ的阻抗与可编程终端组件的下拉阻抗的比率。随着可编程终端组件的下拉阻抗增大，校准端子ZQ 27的电压增大。相反地，随着可编程终端组件的下拉阻抗减小，校准端子ZQ 27的电压减小。
校准参数电路826通过改变设置下拉阻抗的校准参数来调节可编程终端组件的下拉阻抗，直到比较器824指示校准端子ZQ 27的电压等于参考电压ZQVREF。当校准端子ZQ 27的电压等于参考电压ZQVREF时，可编程终端组件的下拉阻抗已被设置到正确下拉阻抗。由校准参数电路826提供的校准参数(其设置可编程终端组件的正确阻抗或下拉阻抗)由校准参数锁存器828锁存。
在设置可调节下拉终端组件的正确下拉阻抗之后，可确定用于设置可调节上拉终端组件的上拉阻抗的校准参数。校准端子ZQ 27不是使用外部电阻RZQ来进行校准，而是通过可调节下拉终端组件耦合到接地(使用正确下拉阻抗来设置)且进一步通过可调节上拉终端组件耦合到提供电压Vdd2H的电力供应器。
校准参数电路826通过改变设置上拉阻抗的校准参数来调节可调节上拉终端组件的上拉阻抗，直到比较器824将指示校准端子ZQ 27的电压等于参考电压ZQVREF的信号提供到校准参数电路826。当上拉终端组件与下拉终端组件之间的共享节点(例如图9的节点930)的电压等于参考电压ZQVREF时，可调节上拉终端组件的上拉阻抗已被设置到正确上拉阻抗。由校准参数电路826提供的校准参数(其设置可调节上拉终端组件的正确上拉阻抗)由校准参数锁存器828锁存。
在校准操作之后，已确定下拉及上拉阻抗的校准参数且响应于ZQ锁存信号ZQLAT而应用校准参数来设置下拉及上拉阻抗。
如先前所描述，参考电压ZQVREF可基于内部电压(例如Vdd2H)或外部电压(例如VDDQ)。内部电压Vdd2H可为不随外部提供的数据输出电压VDDQ变化而变化的恒定电压。因此，如果改变数据输出电压VDDQ(例如，当改变用于操作的频率设置点时)，那么可无需执行校准操作。
在一些实施例中，用于确定可编程终端组件的上拉阻抗的校准参数的校准操作可基于命令。例如，命令可由半导体装置接收以执行可编程终端组件的上拉阻抗的校准操作，且不执行下拉阻抗的校准操作。上拉阻抗的校准操作无需使用外部电阻RZQ，且因此无需仲裁来获得对外部电阻RZQ的控制。以此方式，可在改变操作的频率设置点(其可涉及改变数据输出电压VDDQ)时更新可编程终端组件的上拉阻抗。改变数据输出电压VDDQ可涉及改变上拉阻抗及不改变下拉阻抗。
图10是根据本发明的实施例的Voh校准的时序图。Voh表示输出数据信号的逻辑高值的电压。图10的时序图说明用于改变与改变到较高数据输出电压VDDQ相关联的频率设置点的各种信号。图10说明真实时钟信号CK_t及互补时钟信号CK_c以及命令地址信号CA及由命令地址信号CA表示的命令。图10进一步说明数据输出电压VDDQ、真实数据选通信号DQS_t及互补数据选通信号DQS_c及数据信号DQ[15:0]。在图10的实施例中，数据信号DQ[15:0]包含16个信号。然而，其它实施例的数据信号可包含更多或更少信号。
在时间T0及T1期间，由半导体装置10接收写入命令。响应于数据选通信号DQS_t及DQS_c，由半导体装置10在时间T2与Tb0之间接收写入数据作为数据信号DQS[15:0]。在时间T2与Tb0之间，取消选择半导体装置，如由表示命令的DES所指示。图中说明数据选通到数据时间tDQS2DQ且还说明写入选通暂停时间tWPST。
在约时间T1时，数据输出电压VDDQ起始从第一电压(例如0.3伏特)增大。虽然数据输出电压VDDQ起始改变，但早先写入命令的写入操作可继续。数据输出电压VDDQ的变化指示半导体装置的频率设置点将改变。通常，数据输出电压VDDQ增大以改变到较高频率设置点，且相反地，数据输出电压VDDQ减小以改变到较低频率设置点。到时间Tb0时，数据输出电压VDDQ已达到大于第一电压的第二电压(例如0.5伏特)。在时间Tb0时接收校准命令以执行校准操作，如由MPC训练/cal命令所表示。可归因于数据输出电压VDDQ从第一电压改变到较高第二电压而需要校准操作。相对于校准命令来测量ZQ校准时间tZQCAL。在ZQ校准时间tZQCAL期间执行校准过程。
由半导体装置在时间Tc0到Tc1期间接收另一写入命令，且响应于数据选通信号DQS_t及DQS_c而在时间Td1与Te1之间接收写入数据。图中还说明写入数据前置码时间tWPRE及数据选通设置时间tDQSS。如由图10所说明，可在ZQ校准时间tZQCAL期间执行存储器操作，例如写入操作。
在时间Te2及Te3期间，接收模式寄存器写入命令以引起频率设置点在ZQ校准时间tZQCAL结束后改变。作为响应，半导体装置的频率设置点在频率改变时间tFC期间改变，且半导体装置可根据时间Tf0后的新频率设置点来操作。在频率改变时间tFC期间，可针对新数据输出电压VDDQ来更新参考电压Vref。在一些实施例中，需要由半导体装置接收校准锁存命令以应用任何新校准参数来调节输入/输出电路17中的可编程终端组件的阻抗。在其它实施例中，在无需接收校准锁存命令的情况下(例如，响应于频率设置点改变)应用校准参数的任何变化，此无需半导体装置接收校准锁存命令以应用校准参数。
图11是根据本发明的实施例的Voh校准的时序图。图11的时序图说明用于改变与改变到较低数据输出电压VDDQ相关联的频率设置点的各种信号。图11说明真实时钟信号CK_t及互补时钟信号CK_c以及命令地址信号CA及由命令地址信号CA表示的命令。图11进一步说明数据输出电压VDDQ、真实数据选通信号DQS_t及互补数据选通信号DQS_c及数据信号DQ[15:0]。在图11的实施例中，数据信号DQ[15:0]包含16个信号。然而，其它实施例的数据信号可包含更多或更少信号。
在时间T0及T1期间，由半导体装置10接收写入命令。响应于数据选通信号DQS_t及DQS_c，由半导体装置10在时间T2与Tb0之间接收写入数据作为数据信号DQS[15:0]。在时间T2与Tb0之间，取消选择半导体装置，如由表示命令的DES所指示。图中说明数据选通到数据时间tDQS2DQ且还说明写入选通暂停时间tWPST。
在时间Tb0及Tb1期间，接收模式寄存器写入命令以引起频率设置点改变。作为响应，半导体装置的频率设置点在频率改变时间tFC期间改变。在频率改变时间tFC期间，可针对新数据输出电压VDDQ来更新参考电压Vref。可根据时间Tc0后的新频率设置点来操作半导体装置。
在约时间Tc0时，数据输出电压VDDQ起始从第一电压减小。如先前所讨论，数据输出电压VDDQ的变化指示半导体装置的频率设置点将改变。减小数据输出电压VDDQ通常示意改变到较低频率设置点。到时间Td0时，数据输出电压VDDQ已达到较低第二电压。
在时间Td1时接收校准命令以执行校准操作，如由MPC训练/cal命令所表示。可归因于数据输出电压VDDQ从第一电压(例如0.5伏特)改变到较低电压(例如0.3伏特)而需要校准操作。相对于校准命令来测量ZQ校准时间tZQCAL。在ZQ校准时间tZQCAL期间执行校准过程。
在时间Tc1时，由半导体装置接收ZQ校准锁存命令以应用任何新校准参数来调节输入/输出电路17中的可编程终端组件的阻抗。在其它实施例中，响应于频率设置点改变而应用校准参数的任何变化，此无需半导体装置接收校准锁存命令以应用校准参数。
应从上文了解，虽然本文中已出于说明的目的而描述本发明的特定实施例，但可在不背离本发明的精神及范围的情况下作出各种修改。据此，本发明仅受所附权利要求书限制。

Claims (28)

1.一种设备，其包括：
寄存器，其经配置以存储阻抗校准信息；
可编程终端电阻，其具有可编程阻抗；及
阻抗校准电路，其经配置以执行校准操作以确定用于设置所述可编程终端电阻的所述可编程阻抗的校准参数，所述阻抗校准电路经进一步配置以将与所述校准操作相关的所述阻抗校准信息编程于所述寄存器中。
2.根据权利要求1所述的设备，其中与所述阻抗操作相关的所述阻抗校准信息包括所述校准操作已完成的指示。
3.根据权利要求1所述的设备，其中与所述阻抗操作相关的所述阻抗校准信息包括已在所述校准操作之后更新所述校准参数的指示。
4.根据权利要求1所述的设备，其中所述阻抗校准电路包括：
阻抗校准引擎，其经配置以响应于被激活而执行所述校准操作且确定所述校准参数；及
阻抗校准控制器，其经配置以起始所述校准操作且经进一步配置以使用阻抗校准信息来编程所述寄存器。
5.根据权利要求1所述的设备，其中所述阻抗校准电路进一步包括：
仲裁引擎，其经配置以激活所述阻抗校准引擎以响应于获得对外部电阻的控制而执行所述校准操作。
6.根据权利要求1所述的设备，其中所述阻抗校准电路包括：
阻抗校准引擎，其经配置以响应于被激活而执行所述校准操作且确定所述校准参数；及
阻抗校准控制器，其经配置以起始所述校准操作，所述阻抗校准控制器包括：
阻抗校准旗标电路，其经配置以将阻抗校准信息编程于所述寄存器中；及
阻抗校准控制逻辑，其经配置以引起所述阻抗校准旗标电路编程所述阻抗校准信息。
7.根据权利要求1所述的设备，其中所述阻抗校准电路包括：
阻抗校准控制器，其经配置以起始所述校准操作；及
阻抗校准引擎，其经配置以响应于被激活而执行所述校准操作且确定所述校准参数，所述阻抗校准引擎包括：
校准引擎控制逻辑，其经配置以接收校准起动信号以激活所述校准引擎起始校准操作；及
校准参数存储电路，其用于存储多个频率设置点的校准参数。
8.一种设备，其包括：
温度传感器，其经配置以提供指示温度的温度信息；
可编程终端电阻，其具有可编程阻抗；及
阻抗校准电路，其经配置以执行校准操作以基于由所述温度传感器提供的所述温度信息来确定用于设置所述可编程终端电阻的所述可编程阻抗的校准参数。
9.根据权利要求8所述的设备，其中所述阻抗校准信息经配置以响应于所述温度的变化超过温度范围而基于所述温度信息执行所述校准操作。
10.根据权利要求8所述的设备，其中所述阻抗校准信息经配置以响应于所述温度超过温度限制而基于所述温度信息执行所述校准操作。
11.根据权利要求8所述的设备，其中所述阻抗校准电路包括：
阻抗校准引擎，其经配置以响应于被激活而执行所述校准操作且确定所述校准参数；及
阻抗校准控制器，其经配置以起始所述校准操作，所述阻抗校准控制器包括：
阻抗校准控制逻辑，其经配置以提供校准激活信号以激活所述阻抗校准引擎；及
温度比较器，其经配置以接收所述温度信息且引起所述阻抗校准控制逻辑激活所述阻抗校准引擎。
12.根据权利要求8所述的设备，其中所述阻抗校准电路包括：
阻抗校准引擎，其经配置以响应于被激活而执行所述校准操作且确定所述校准参数；及
阻抗校准控制器，其经配置以起始所述校准操作，所述阻抗校准控制器包括：
阻抗校准控制逻辑，其经配置以提供校准激活信号以激活所述阻抗校准引擎；及
定时器，其经配置以引起所述阻抗校准控制逻辑响应于一时间段逝去而激活所述阻抗校准引擎。
13.根据权利要求8所述的设备，其中所述可编程终端电阻包括：
可调节下拉终端组件，其经配置以提供可基于下拉校准参数来调节的下拉阻抗；及
可调节上拉终端组件，其经配置以提供可基于上拉校准参数来调节的上拉阻抗。
14.一种方法，其包括：
起始后台阻抗校准操作；
执行所述阻抗校准操作以确定用于设置包含于半导体装置中的可编程终端电阻的阻抗的校准参数；及
响应于所述校准操作而将阻抗校准信息编程于所述半导体的模式寄存器中。
15.根据权利要求14所述的方法，其进一步包括：
应用所述校准参数来设置所述可编程终端电阻的所述阻抗。
16.根据权利要求15所述的方法，其中应用所述校准参数来设置所述可编程终端电阻的所述阻抗是响应于校准锁存命令。
17.根据权利要求14所述的方法，其进一步包括：
响应于校准锁存命令而锁存所述校准参数。
18.根据权利要求14所述的方法，其中响应于使半导体装置通电而起始所述后台阻抗校准操作。
19.根据权利要求14所述的方法，其中所述校准操作包括：
确定用于设置所述可编程终端电阻的可调节下拉终端组件的阻抗的校准参数；及
确定用于设置所述可编程终端电阻的可调节上拉终端组件的阻抗的校准参数。
20.根据权利要求19所述的方法，其中确定用于设置所述可编程终端电阻的所述可调节上拉终端组件的阻抗的校准参数包括：基于所述可调节下拉终端组件的所述阻抗来确定所述可调节下拉终端组件的所述校准参数。
21.根据权利要求14所述的方法，其中执行所述阻抗校准操作以确定校准参数包括：
基于外部ZQ电阻器来确定用于设置所述可编程终端电阻的可调节下拉终端组件的阻抗的校准参数。
22.根据权利要求14所述的方法，其进一步包括：
接收可调节上拉终端组件校准命令；及
响应于所述可调节上拉终端组件校准命令而确定用于设置所述可编程终端电阻的可调节上拉终端组件的阻抗的校准参数。
23.根据权利要求22所述的方法，其中当电力供应电压处于大于第一电压的第二电压时，接收所述可调节上拉终端组件校准命令。
24.根据权利要求22所述的方法，其进一步包括：
响应于频率设置点的变化而应用所述校准参数来设置所述可调节上拉终端组件的所述阻抗。
25.根据权利要求14所述的方法，其进一步包括：
接收可调节下拉终端组件校准命令；及
响应于所述可调节下拉终端组件校准命令而确定用于设置所述可编程终端电阻的可调节下拉终端组件的阻抗的校准参数。
26.根据权利要求25所述的方法，其中当电力供应电压处于大于第一电压的第二电压时，接收所述可调节下拉终端组件校准命令。
27.根据权利要求25所述的方法，其进一步包括：
响应于频率设置点的变化而应用所述校准参数来设置所述可调节下拉终端组件的所述阻抗。
28.根据权利要求14所述的方法，其进一步包括：
仲裁对外部电阻的控制；及
其中响应于获得对所述外部电阻的控制而起始所述阻抗校准操作。
CN201780075169.5A 2016-12-09 2017-12-08 用于校准半导体装置的可调节阻抗的设备及方法 Active CN110073439B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662432494P 2016-12-09 2016-12-09
US62/432,494 2016-12-09
US15/834,892 2017-12-07
US15/834,892 US10348270B2 (en) 2016-12-09 2017-12-07 Apparatuses and methods for calibrating adjustable impedances of a semiconductor device
PCT/US2017/065391 WO2018107076A1 (en) 2016-12-09 2017-12-08 Apparatuses and methods for calibrating adjustable impedances of a semiconductor device

Publications (2)

Publication Number Publication Date
CN110073439A true CN110073439A (zh) 2019-07-30
CN110073439B CN110073439B (zh) 2023-03-31

Family

ID=62490409

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780075169.5A Active CN110073439B (zh) 2016-12-09 2017-12-08 用于校准半导体装置的可调节阻抗的设备及方法

Country Status (6)

Country Link
US (5) US10348270B2 (zh)
EP (1) EP3552203A4 (zh)
KR (2) KR102351911B1 (zh)
CN (1) CN110073439B (zh)
TW (1) TWI660578B (zh)
WO (1) WO2018107076A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112397119A (zh) * 2019-08-14 2021-02-23 美光科技公司 用于基于位置设置存储器的操作参数的设备和方法
CN113643744A (zh) * 2020-04-27 2021-11-12 美光科技公司 基于温度调整信道驱动器的参数

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9766831B2 (en) 2015-10-14 2017-09-19 Micron Technology, Inc. Apparatuses and methods for arbitrating a shared terminal for calibration of an impedance termination
US10348270B2 (en) 2016-12-09 2019-07-09 Micron Technology, Inc. Apparatuses and methods for calibrating adjustable impedances of a semiconductor device
US10193711B2 (en) 2017-06-22 2019-01-29 Micron Technology, Inc. Timing based arbitration methods and apparatuses for calibrating impedances of a semiconductor device
US10615798B2 (en) 2017-10-30 2020-04-07 Micron Technology, Inc. Apparatuses and methods for identifying memory devices of a semiconductor device sharing an external resistance
US10205451B1 (en) 2018-01-29 2019-02-12 Micron Technology, Inc. Methods and apparatuses for dynamic step size for impedance calibration of a semiconductor device
US10504571B1 (en) * 2018-10-04 2019-12-10 Microa Technology, Inc. Apparatus with a calibration mechanism
US10585835B1 (en) * 2018-11-20 2020-03-10 Micron Technology, Inc. Methods and apparatuses for independent tuning of on-die termination impedances and output driver impedances, and related semiconductor devices and systems
US10747245B1 (en) 2019-11-19 2020-08-18 Micron Technology, Inc. Apparatuses and methods for ZQ calibration
US11196418B1 (en) * 2020-04-07 2021-12-07 Xilinx, Inc. Calibration of transmitter output impedance and receiver termination impedance using a single reference pin
US11145383B1 (en) * 2020-04-14 2021-10-12 Micron Technology, Inc. Impedance calibration via a number of calibration circuits, and associated methods, devices, and systems
KR102359599B1 (ko) * 2020-06-17 2022-02-07 윈본드 일렉트로닉스 코포레이션 코드 시프트 산출 회로 및 코드 시프트값의 산출 방법
US11790977B2 (en) 2020-07-20 2023-10-17 Mediatek Inc. Transmitter with voltage level adjustment mechanism in memory controller
KR20220063956A (ko) 2020-11-11 2022-05-18 삼성전자주식회사 메모리 장치의 임피던스 조정 회로 및 임피던스 조정 방법
JP2023043011A (ja) 2021-09-15 2023-03-28 キオクシア株式会社 半導体記憶装置
US20230106101A1 (en) * 2021-10-02 2023-04-06 Innogrit Technologies Co., Ltd. Adaptive thermal calibration for throttling prevention
US20230129949A1 (en) * 2021-10-27 2023-04-27 Samsung Electronics Co., Ltd. Memory device performing offset calibration and operating method thereof
EP4390925A1 (en) * 2021-11-04 2024-06-26 Samsung Electronics Co., Ltd. Electronic device for controlling operation of volatile memory and operation method thereof
WO2023080624A1 (ko) * 2021-11-04 2023-05-11 삼성전자 주식회사 휘발성 메모리의 동작을 제어하는 전자 장치와 이의 동작 방법

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040128429A1 (en) * 2002-12-27 2004-07-01 Khandekar Narendra S. Method of addressing individual memory devices on a memory module
CN101256826A (zh) * 2007-03-02 2008-09-03 海力士半导体有限公司 阻抗匹配电路和具有阻抗匹配电路的半导体存储器
CN101335516A (zh) * 2007-06-26 2008-12-31 海力士半导体有限公司 阻抗调整电路和具有该电路的半导体存储器件
KR101069733B1 (ko) * 2010-07-02 2011-10-04 주식회사 하이닉스반도체 임피던스 조정 회로
US20150117122A1 (en) * 2013-10-31 2015-04-30 Samsung Electronics Co., Ltd. Semiconductor memory device calibrating termination resistance and termination resistance calibration method thereof
US20150270010A1 (en) * 2014-03-21 2015-09-24 Kyoung-Tae Kang Nonvolatile memory device and method of operating the same
US20150340069A1 (en) * 2014-05-21 2015-11-26 Micron Technology, Inc. Device having multiple channels with calibration circuit shared by multiple channels
CN105512059A (zh) * 2010-07-29 2016-04-20 瑞萨电子株式会社 半导体装置及数据处理***
US9478267B1 (en) * 2015-05-26 2016-10-25 SK Hynix Inc. Semiconductor memory apparatus, and impedance calibration circuit and method thereof

Family Cites Families (141)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2494010B1 (fr) 1980-11-07 1986-09-19 Thomson Csf Mat Tel Dispositif d'arbitration decentralisee de plusieurs unites de traitement d'un systeme multiprocesseur
US4745548A (en) 1984-02-17 1988-05-17 American Telephone And Telegraph Company, At&T Bell Laboratories Decentralized bus arbitration using distributed arbiters having circuitry for latching lockout signals gated from higher priority arbiters
JPH01261025A (ja) 1988-04-12 1989-10-18 Mitsubishi Electric Corp クロック発生回路
US4986183A (en) 1989-10-24 1991-01-22 Atlas Powder Company Method and apparatus for calibration of electronic delay detonation circuits
US5254883A (en) 1992-04-22 1993-10-19 Rambus, Inc. Electrical current source circuitry for a bus
EP1564947B1 (en) 1993-11-29 2006-12-27 Fujitsu Limited Electronic system for terminating bus lines
US5894238A (en) 1997-01-28 1999-04-13 Chien; Pien Output buffer with static and transient pull-up and pull-down drivers
JP3579856B2 (ja) * 1997-07-08 2004-10-20 株式会社日立製作所 半導体集積回路システム
US6442644B1 (en) 1997-08-11 2002-08-27 Advanced Memory International, Inc. Memory system having synchronous-link DRAM (SLDRAM) devices and controller
US6094075A (en) 1997-08-29 2000-07-25 Rambus Incorporated Current control technique
US6091300A (en) 1997-10-20 2000-07-18 Lucent Technologies, Inc. Method and apparatus for adjusting the input common mode voltage of a differential amplifier
US6262625B1 (en) 1999-10-29 2001-07-17 Hewlett-Packard Co Operational amplifier with digital offset calibration
JP2000049583A (ja) 1998-07-27 2000-02-18 Hitachi Ltd 出力回路
US7239198B1 (en) 1998-12-14 2007-07-03 Ati International Srl Single gate oxide differential receiver and method
US6377117B2 (en) 1999-07-27 2002-04-23 Conexant Systems, Inc. Method and system for efficiently transmitting energy from an RF device
JP3515025B2 (ja) 1999-09-22 2004-04-05 株式会社東芝 半導体装置
JP3975629B2 (ja) 1999-12-16 2007-09-12 ソニー株式会社 画像復号装置及び画像復号方法
US6661860B1 (en) 2000-01-04 2003-12-09 Massachusetts Institute Of Technology Multiple arbiter jitter estimation system and related techniques
KR100375986B1 (ko) 2000-11-27 2003-03-15 삼성전자주식회사 프로그래머블 임피던스 제어회로
DE20101605U1 (de) 2001-01-31 2002-06-13 Ic Haus Gmbh Vorrichtung zum Bereitstellen eines Eingangssignals für eine ausgangsseitig fehlangepasste Leitung
DE10107386C1 (de) 2001-02-16 2002-08-22 Infineon Technologies Ag Schaltungsanordnung mit Temperaturschutz und Verfahren
US6779123B2 (en) 2001-02-28 2004-08-17 Intel Corporation Calibrating return time for resynchronizing data demodulated from a master slave bus
US6509778B2 (en) 2001-03-15 2003-01-21 International Business Machines Corporation BIST circuit for variable impedance system
TW520518B (en) 2001-11-16 2003-02-11 Via Tech Inc Circuit having self-compensation terminal resistor
US6836144B1 (en) 2001-12-10 2004-12-28 Altera Corporation Programmable series on-chip termination impedance and impedance matching
KR100446292B1 (ko) 2001-12-22 2004-09-01 삼성전자주식회사 능동 종단저항값 교정회로와 이를 구비하는 메모리 칩과능동 종단저항 교정방법
KR100487526B1 (ko) 2002-05-22 2005-05-03 삼성전자주식회사 반도체 장치
US6807650B2 (en) 2002-06-03 2004-10-19 International Business Machines Corporation DDR-II driver impedance adjustment control algorithm and interface circuits
KR100465759B1 (ko) 2002-06-14 2005-01-13 삼성전자주식회사 반도체 장치
US6965529B2 (en) 2002-06-21 2005-11-15 Intel Coproration Memory bus termination
KR100495660B1 (ko) 2002-07-05 2005-06-16 삼성전자주식회사 온-다이 종결 회로를 구비한 반도체 집적 회로 장치
DE10245536B4 (de) 2002-09-30 2005-02-03 Infineon Technologies Ag Kalibrieren von Halbleitereinrichtungen mittels einer gemeinsamen Kalibrierreferenz
US6885959B2 (en) 2002-10-29 2005-04-26 Intel Corporation Circuit and method for calibrating DRAM pullup Ron to pulldown Ron
US6967500B1 (en) 2002-11-27 2005-11-22 Lattice Semiconductor Corporation Electronic circuit with on-chip programmable terminations
US6949949B2 (en) 2002-12-17 2005-09-27 Ip-First, Llc Apparatus and method for adjusting the impedance of an output driver
KR100506976B1 (ko) 2003-01-03 2005-08-09 삼성전자주식회사 온다이 터미네이션 회로를 가지는 동기 반도체 메모리 장치
US7129738B2 (en) 2003-03-04 2006-10-31 Micron Technology, Inc. Method and apparatus for calibrating driver impedance
US6836170B2 (en) 2003-04-17 2004-12-28 Kabushiki Kaisha Toshiba Impedance trimming circuit
US6873543B2 (en) 2003-05-30 2005-03-29 Hewlett-Packard Development Company, L.P. Memory device
JP4201128B2 (ja) 2003-07-15 2008-12-24 株式会社ルネサステクノロジ 半導体集積回路装置
KR100583636B1 (ko) 2003-08-19 2006-05-26 삼성전자주식회사 단일의 기준 저항기를 이용하여 종결 회로 및 오프-칩구동 회로의 임피던스를 제어하는 장치
JP4086757B2 (ja) 2003-10-23 2008-05-14 Ｎｅｃエレクトロニクス株式会社 半導体集積回路の入出力インターフェース回路
JP4290537B2 (ja) 2003-11-26 2009-07-08 株式会社ルネサステクノロジ 半導体装置
KR100541557B1 (ko) 2004-04-13 2006-01-10 삼성전자주식회사 메모리 모듈 및 이 모듈의 반도체 메모리 장치의 임피던스교정 방법
US7138824B1 (en) 2004-05-10 2006-11-21 Actel Corporation Integrated multi-function analog circuit including voltage, current, and temperature monitor and gate-driver circuit blocks
KR100610007B1 (ko) 2004-06-14 2006-08-08 삼성전자주식회사 임피던스 랜지 시프팅 기능을 갖는 반도체 장치의프로그래머블 임피던스 콘트롤 회로 및 그에 따른임피던스 랜지 시프팅 방법
JP4159553B2 (ja) 2005-01-19 2008-10-01 エルピーダメモリ株式会社 半導体装置の出力回路及びこれを備える半導体装置、並びに、出力回路の特性調整方法
KR100575006B1 (ko) 2005-04-12 2006-04-28 삼성전자주식회사 Ｏｃｄ 회로와 ｏｄｔ 회로를 제어할 수 있는 반도체 장치및 제어 방법
US7432731B2 (en) 2005-06-30 2008-10-07 Intel Corporation Method and apparatus to calibrate DRAM on resistance (Ron) and on-die termination (ODT) values over process, voltage and temperature (PVT) variations
US7535250B2 (en) 2005-08-22 2009-05-19 Micron Technology, Inc. Output impedance calibration circuit with multiple output driver models
KR100744039B1 (ko) 2005-09-27 2007-07-30 주식회사 하이닉스반도체 데이터 출력드라이버의 임피던스를 조정할 수 있는 반도체메모리 장치
US7451053B2 (en) 2005-09-29 2008-11-11 Hynix Semiconductor Inc. On die thermal sensor of semiconductor memory device and method thereof
KR100805696B1 (ko) 2005-09-29 2008-02-21 주식회사 하이닉스반도체 반도체 메모리 장치
US7626416B2 (en) 2005-12-12 2009-12-01 Micron Technology, Inc. Method and apparatus for high resolution ZQ calibration
KR100656470B1 (ko) 2006-02-07 2006-12-11 주식회사 하이닉스반도체 반도체 메모리의 드라이버 제어장치 및 방법
KR20070088845A (ko) 2006-02-27 2007-08-30 삼성전자주식회사 메모리 모듈 및 메모리 모듈에 포함되는 반도체디바이스들의 임피던스 교정방법
JP5065618B2 (ja) 2006-05-16 2012-11-07 株式会社日立製作所 メモリモジュール
JP5069507B2 (ja) 2006-06-30 2012-11-07 エスケーハイニックス株式会社 データ入出力ドライバのインピーダンスを調整可能な半導体装置
KR100870427B1 (ko) * 2006-08-24 2008-11-26 주식회사 하이닉스반도체 온 다이 터미네이션 장치.
US7557603B2 (en) 2006-08-29 2009-07-07 Micron Technology, Inc. Method and apparatus for output driver calibration, and memory devices and system embodying same
JP2008072460A (ja) 2006-09-14 2008-03-27 Renesas Technology Corp 半導体装置およびインピーダンス調整方法
US20080068049A1 (en) 2006-09-18 2008-03-20 Alexander George Welti Current-regulated, bootstrapped-biased, high to low impedance signal-buffer/output-driver for audio electronics
US7443193B1 (en) 2006-12-30 2008-10-28 Altera Corporation Techniques for providing calibrated parallel on-chip termination impedance
US20080198666A1 (en) 2007-02-20 2008-08-21 Aaron Nygren Semiconductor device including adjustable driver output impedances
KR100862316B1 (ko) 2007-03-08 2008-10-13 주식회사 하이닉스반도체 반도체 메모리장치, 반도체 메모리장치의 ｚｑ캘리브래이션동작 제어회로 및 반도체 메모리장치의 ｚｑ캘리브래이션방법
JP5495477B2 (ja) 2007-04-23 2014-05-21 ピーエスフォー ルクスコ エスエイアールエル 出力インピーダンス調節回路を備えた半導体装置及び出力インピーダンスの試験方法
US7646213B2 (en) 2007-05-16 2010-01-12 Micron Technology, Inc. On-die system and method for controlling termination impedance of memory device data bus terminals
KR100902104B1 (ko) 2007-06-08 2009-06-09 주식회사 하이닉스반도체 반도체 메모리장치
US20090009212A1 (en) 2007-07-02 2009-01-08 Martin Brox Calibration system and method
JP4939327B2 (ja) 2007-07-10 2012-05-23 エルピーダメモリ株式会社 キャリブレーション回路及びこれを備える半導体装置、並びに、メモリモジュール
JP4480745B2 (ja) 2007-08-09 2010-06-16 株式会社ルネサステクノロジ 半導体集積回路のテスト方法
US7733118B2 (en) 2008-03-06 2010-06-08 Micron Technology, Inc. Devices and methods for driving a signal off an integrated circuit
JP2009237678A (ja) 2008-03-26 2009-10-15 Fujitsu Microelectronics Ltd メモリコントローラデバイス、メモリコントローラデバイスの制御方法およびデータ受信デバイス
JP2010166299A (ja) 2009-01-15 2010-07-29 Elpida Memory Inc キャリブレーション回路及びキャリブレーション方法
WO2010085405A1 (en) 2009-01-22 2010-07-29 Rambus Inc. Maintenance operations in a dram
CN101552606B (zh) 2009-04-29 2011-03-09 西安理工大学 基于芯片内建时钟晶振的智能自校准芯片及自校准方法
WO2010144624A1 (en) 2009-06-09 2010-12-16 Google Inc. Programming of dimm termination resistance values
KR101046242B1 (ko) 2009-06-30 2011-07-04 주식회사 하이닉스반도체 임피던스 조정 회로 및 이를 이용한 반도체 장치
KR20110013704A (ko) 2009-08-03 2011-02-10 삼성전자주식회사 Ｚｑ 캘리브레이션 회로를 포함하는 반도체 장치 및 그 캘리브레이션 동작 방법
JP2011081893A (ja) * 2009-09-11 2011-04-21 Elpida Memory Inc 半導体装置及びこれを備えるデータ処理システム
JP2011101143A (ja) 2009-11-05 2011-05-19 Elpida Memory Inc 半導体装置及びそのシステムとキャリブレーション方法
JP4996670B2 (ja) 2009-11-10 2012-08-08 住友ゴム工業株式会社 空気入りタイヤ
KR101024244B1 (ko) * 2009-11-30 2011-03-29 주식회사 하이닉스반도체 임피던스 조절 장치
US7973553B1 (en) * 2010-03-11 2011-07-05 Altera Corporation Techniques for on-chip termination
KR101138834B1 (ko) 2010-05-25 2012-05-10 에스케이하이닉스 주식회사 임피던스 코드 생성회로 및 이를 포함하는 반도체 장치, 터미네이션 임피던스 값 설정방법
KR101168337B1 (ko) 2010-07-08 2012-07-24 에스케이하이닉스 주식회사 데이터 출력 임피던스를 조절할 수 있는 집적회로 및 데이터 출력 임피던스 조절방법
KR101694804B1 (ko) * 2010-08-16 2017-01-11 삼성전자주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
JP2012049838A (ja) 2010-08-27 2012-03-08 Elpida Memory Inc 半導体装置およびその特性調整方法
KR101796116B1 (ko) 2010-10-20 2017-11-10 삼성전자 주식회사 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법
KR101806817B1 (ko) 2010-10-20 2017-12-11 삼성전자주식회사 데이터 출력 버퍼 및 이를 포함하는 반도체 메모리 장치
US8298168B2 (en) 2011-01-27 2012-10-30 Medtronic Xomed, Inc. Adjustment for hydrocephalus shunt valve
KR20120087662A (ko) 2011-01-28 2012-08-07 에스케이하이닉스 주식회사 반도체 장치와 이를 위한 임피던스 조정 회로
JP6084764B2 (ja) 2011-02-22 2017-02-22 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
JP2013021528A (ja) 2011-07-12 2013-01-31 Elpida Memory Inc 半導体装置、及び出力バッファのインピーダンスを調整する方法
US9104547B2 (en) 2011-08-03 2015-08-11 Micron Technology, Inc. Wear leveling for a memory device
US9711189B1 (en) 2011-08-12 2017-07-18 Altera Corporation On-die input reference voltage with self-calibrating duty cycle correction
US9151818B2 (en) 2011-11-08 2015-10-06 Analog Devices Global Voltage measurement
JP2013081079A (ja) 2011-10-04 2013-05-02 Elpida Memory Inc 半導体装置
JP2013085078A (ja) 2011-10-07 2013-05-09 Elpida Memory Inc 半導体装置及びこれを備える半導体モジュール
JP2013090100A (ja) 2011-10-17 2013-05-13 Elpida Memory Inc 半導体装置
KR101839881B1 (ko) 2011-11-08 2018-03-20 에스케이하이닉스 주식회사 임피던스 조절회로 및 이를 포함하는 반도체 장치
KR101858578B1 (ko) 2011-12-21 2018-05-18 에스케이하이닉스 주식회사 이종 칩들을 포함하는 반도체 패키지 및 이를 포함하는 메모리 시스템
KR101964261B1 (ko) 2012-05-17 2019-04-01 삼성전자주식회사 자기 메모리 장치
US8766663B2 (en) * 2012-06-18 2014-07-01 International Business Machines Corporation Implementing linearly weighted thermal coded I/O driver output stage calibration
KR101997079B1 (ko) 2012-07-26 2019-07-08 삼성전자주식회사 가변 저항 메모리를 포함하는 저장 장치 및 그것의 동작 방법
KR102047930B1 (ko) * 2012-12-17 2019-11-22 에스케이하이닉스 주식회사 임피던스 조정 기능을 갖는 적층형 반도체 회로
US9437257B2 (en) 2012-12-31 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Sensing circuit, memory device and data detecting method
KR102089613B1 (ko) 2013-01-02 2020-03-16 삼성전자주식회사 불 휘발성 메모리 장치 및 그것을 포함한 메모리 시스템
US9142272B2 (en) 2013-03-15 2015-09-22 International Business Machines Corporation Dual asynchronous and synchronous memory system
JP2015023308A (ja) 2013-07-16 2015-02-02 マイクロン テクノロジー， インク． 半導体装置、及び出力回路のインピーダンス調整方法
JP2015032325A (ja) 2013-07-31 2015-02-16 マイクロン テクノロジー， インク． 半導体装置
US9779039B2 (en) 2013-08-29 2017-10-03 Micron Technology, Inc. Impedance adjustment in a memory device
KR20150091893A (ko) 2014-02-04 2015-08-12 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것을 포함하는 시스템
US9293176B2 (en) 2014-02-18 2016-03-22 Micron Technology, Inc. Power management
JP2015216513A (ja) 2014-05-12 2015-12-03 マイクロン テクノロジー， インク． 半導体装置及びこれを備える半導体システム
WO2015179068A1 (en) 2014-05-21 2015-11-26 Micron Technology, Inc. Device having multiple channels with calibration circuit shared by multiple channels
KR20150142426A (ko) 2014-06-12 2015-12-22 에스케이하이닉스 주식회사 캘리브레이션 동작을 수행하는 메모리들을 포함하는 반도체 장치
KR102229942B1 (ko) 2014-07-09 2021-03-22 삼성전자주식회사 멀티 다이들을 갖는 멀티 채널 반도체 장치의 동작 방법 및 그에 따른 반도체 장치
JP2016018430A (ja) 2014-07-09 2016-02-01 ソニー株式会社 メモリ管理装置
US9269404B1 (en) 2014-08-07 2016-02-23 Qualcomm Incorporated Semiconductor package on package memory channels with arbitration for shared calibration resources
KR102260369B1 (ko) 2014-10-28 2021-06-03 에스케이하이닉스 주식회사 보정 회로 및 이를 포함하는 보정 장치
KR20160068394A (ko) 2014-12-05 2016-06-15 에스케이하이닉스 주식회사 반도체 장치
KR102226370B1 (ko) 2015-01-13 2021-03-15 삼성전자주식회사 집적 회로 및 집적 회로를 포함하는 스토리지 장치
US10025685B2 (en) * 2015-03-27 2018-07-17 Intel Corporation Impedance compensation based on detecting sensor data
US10025747B2 (en) 2015-05-07 2018-07-17 Samsung Electronics Co., Ltd. I/O channel scrambling/ECC disassociated communication protocol
US9531382B1 (en) 2015-09-01 2016-12-27 Sandisk Technologies Llc Search for impedance calibration
US9665462B2 (en) 2015-10-14 2017-05-30 Micron Technology, Inc. Apparatuses and methods for arbitrating a shared terminal for calibration of an impedance termination
US9766831B2 (en) 2015-10-14 2017-09-19 Micron Technology, Inc. Apparatuses and methods for arbitrating a shared terminal for calibration of an impedance termination
KR20170064777A (ko) 2015-12-02 2017-06-12 삼성전자주식회사 Ｚｑ 핀 없이 캘리브레이션 동작을 수행하는 메모리 장치
KR102529968B1 (ko) * 2016-05-11 2023-05-08 삼성전자주식회사 반도체 메모리 장치의 임피던스 조정 회로, 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법
US10348270B2 (en) 2016-12-09 2019-07-09 Micron Technology, Inc. Apparatuses and methods for calibrating adjustable impedances of a semiconductor device
US9767921B1 (en) 2016-12-30 2017-09-19 Micron Technology, Inc. Timing based arbiter systems and circuits for ZQ calibration
US10193711B2 (en) 2017-06-22 2019-01-29 Micron Technology, Inc. Timing based arbitration methods and apparatuses for calibrating impedances of a semiconductor device
KR20190017112A (ko) 2017-08-10 2019-02-20 삼성전자주식회사 메모리 모듈, 메모리 시스템 및 메모리 모듈의 멀티-다이 임피던스 조정 방법
US10615798B2 (en) 2017-10-30 2020-04-07 Micron Technology, Inc. Apparatuses and methods for identifying memory devices of a semiconductor device sharing an external resistance
US10147721B1 (en) * 2017-12-20 2018-12-04 Advanced Micro Devices, Inc. Method and apparatus for dynamic calibration of on-die-precision-resistors
US10205451B1 (en) 2018-01-29 2019-02-12 Micron Technology, Inc. Methods and apparatuses for dynamic step size for impedance calibration of a semiconductor device
KR102649322B1 (ko) 2018-05-25 2024-03-20 삼성전자주식회사 메모리 장치, 메모리 시스템, 및 메모리 장치의 동작 방법
US10504571B1 (en) 2018-10-04 2019-12-10 Microa Technology, Inc. Apparatus with a calibration mechanism
US11720719B2 (en) 2019-10-01 2023-08-08 Micron Technology, Inc. Apparatuses and methods for signal encryption in high bandwidth memory
US10747245B1 (en) 2019-11-19 2020-08-18 Micron Technology, Inc. Apparatuses and methods for ZQ calibration

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040128429A1 (en) * 2002-12-27 2004-07-01 Khandekar Narendra S. Method of addressing individual memory devices on a memory module
CN101256826A (zh) * 2007-03-02 2008-09-03 海力士半导体有限公司 阻抗匹配电路和具有阻抗匹配电路的半导体存储器
CN101335516A (zh) * 2007-06-26 2008-12-31 海力士半导体有限公司 阻抗调整电路和具有该电路的半导体存储器件
KR101069733B1 (ko) * 2010-07-02 2011-10-04 주식회사 하이닉스반도체 임피던스 조정 회로
CN105512059A (zh) * 2010-07-29 2016-04-20 瑞萨电子株式会社 半导体装置及数据处理***
US20150117122A1 (en) * 2013-10-31 2015-04-30 Samsung Electronics Co., Ltd. Semiconductor memory device calibrating termination resistance and termination resistance calibration method thereof
US20150270010A1 (en) * 2014-03-21 2015-09-24 Kyoung-Tae Kang Nonvolatile memory device and method of operating the same
US20150340069A1 (en) * 2014-05-21 2015-11-26 Micron Technology, Inc. Device having multiple channels with calibration circuit shared by multiple channels
US9478267B1 (en) * 2015-05-26 2016-10-25 SK Hynix Inc. Semiconductor memory apparatus, and impedance calibration circuit and method thereof
CN106205662A (zh) * 2015-05-26 2016-12-07 爱思开海力士有限公司 半导体存储装置、阻抗校准电路及其方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
张刚等: "基于FPGA的DDR3 SDRAM控制器设计及实现", 《电子科技》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112397119A (zh) * 2019-08-14 2021-02-23 美光科技公司 用于基于位置设置存储器的操作参数的设备和方法
CN113643744A (zh) * 2020-04-27 2021-11-12 美光科技公司 基于温度调整信道驱动器的参数
US11783869B2 (en) 2020-04-27 2023-10-10 Micron Technology, Inc. Adjusting parameters of channel drivers based on temperature

Also Published As

Publication number Publication date
CN110073439B (zh) 2023-03-31
KR102351911B1 (ko) 2022-01-18
TWI660578B (zh) 2019-05-21
WO2018107076A1 (en) 2018-06-14
KR20190083675A (ko) 2019-07-12
EP3552203A1 (en) 2019-10-16
TW201834393A (zh) 2018-09-16
US20190334505A1 (en) 2019-10-31
US10868519B2 (en) 2020-12-15
KR20210035924A (ko) 2021-04-01
US10348270B2 (en) 2019-07-09
US11482989B2 (en) 2022-10-25
US20240154605A1 (en) 2024-05-09
US20180167055A1 (en) 2018-06-14
US11916527B2 (en) 2024-02-27
US20210099160A1 (en) 2021-04-01
US20230137651A1 (en) 2023-05-04
EP3552203A4 (en) 2020-08-05

Similar Documents

Publication Publication Date Title
CN110073439A (zh) 用于校准半导体装置的可调节阻抗的设备及方法
US9378799B2 (en) Semiconductor device having a memory and calibration circuit that adjusts output buffer impedance dependent upon auto-refresh commands
US20190161341A1 (en) Systems and methods for temperature sensor access in die stacks
US7554353B2 (en) Method of controlling on-die termination of memory devices sharing signal lines
US7330378B2 (en) Inputting and outputting operating parameters for an integrated semiconductor memory device
US7773440B2 (en) ZQ calibration controller and method for ZQ calibration
CN110036379A (zh) 用于zq校准的基于定时的仲裁器***和电路
US11728812B2 (en) Apparatuses and methods for identifying memory devices of a semiconductor device sharing an external resistance
CN112925729A (zh) 用于仲裁共享端子以用于阻抗终端的校准的设备和方法
US11101802B2 (en) Apparatuses and methods for transmitting an operation mode with a clock
US20080198672A1 (en) Power Supply Control Circuit and Controlling Method Thereof
US7124325B2 (en) Method and apparatus for internally trimming output drivers and terminations in semiconductor devices
US20240223160A1 (en) Apparatuses and methods for calibrating adjustable impedances of a semiconductor device
US11922996B2 (en) Apparatuses, systems, and methods for ZQ calibration
CN117594110A (zh) 用于存储器启动校准的设备、***及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant