KR101069733B1 - 임피던스 조정 회로 - Google Patents

임피던스 조정 회로 Download PDF

Info

Publication number
KR101069733B1
KR101069733B1 KR1020100063997A KR20100063997A KR101069733B1 KR 101069733 B1 KR101069733 B1 KR 101069733B1 KR 1020100063997 A KR1020100063997 A KR 1020100063997A KR 20100063997 A KR20100063997 A KR 20100063997A KR 101069733 B1 KR101069733 B1 KR 101069733B1
Authority
KR
South Korea
Prior art keywords
impedance adjustment
signal
generate
temperature
impedance
Prior art date
Application number
KR1020100063997A
Other languages
English (en)
Inventor
조진희
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100063997A priority Critical patent/KR101069733B1/ko
Priority to US12/970,858 priority patent/US8598889B2/en
Application granted granted Critical
Publication of KR101069733B1 publication Critical patent/KR101069733B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017545—Coupling arrangements; Impedance matching circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Logic Circuits (AREA)

Abstract

임피던스 조정 회로는 외부 신호에 응답하여 임피던스 조정 동작을 정의하는 복수의 제 1 내부 명령을 생성하도록 구성된 제어부, 온도 변화를 검출하여 임피던스 조정 동작을 정의하는 제 2 내부 명령을 생성하도록 구성된 온도 적응형 제어부, 복수의 제 1 내부 명령과 제 2 내부 명령에 대응되는 임피던스 조정 동작 시간을 설정하는 동작 제어 신호를 생성하도록 구성된 타이머 카운터, 및 동작 제어 신호에 의해 정해진 시간 동안 동작하여 임피던스 조정 신호를 생성하도록 구성된 임피던스 조정 신호 생성부를 포함한다.

Description

임피던스 조정 회로{IMPEDANCE CALIBRATION CIRCUI}
본 발명은 반도체 회로에 관한 것으로서, 특히 임피던스 조정 회로에 관한 것이다.
최근의 전자 시스템은 고속화되어, 시스템을 구성하는 반도체 회로간의 데이터 전송 속도 또한 고속화되고 있다.
이러한 고속 데이터 전송을 위해서는 데이터 전송로의 임피던스 및 출력 회로의 출력 임피던스를 정합시킬 필요가 있다.
따라서 반도체 회로 그 대표적인 예로서, 반도체 메모리는 출력 임피던스를 조정하여 전송로의 임피던스에 정합시킬 필요가 있으며, 이를 위한 임피던스 조정 회로가 구비되고 있다.
임피던스 조정 회로는 외부에서 입력된 임피던스 조정 명령(ZQC)에 따라 임피던스 조정 동작을 수행한다.
임피던스 조정에 관련된 반도체 메모리의 동작 규격에 따르면, 임피던스 조정 명령(ZQC)은 CS/, RAS/, CAS/, WE/의 조합에 의해 정해진다.
또한 임피던스 조정 명령(ZQC)은 장기 임피던스 조정 명령(ZQCL: ZQ Calibration Long)과 단기 임피던스 조정 명령(ZQCS: ZQ Calibration Short)로 구분할 수 있으며, 이 둘의 구분은 어드레스(A10)에 의해 이루어진다.
이때 ZQCL은 반도체 회로의 초기 동작시 이루어지며, ZQCS에 비해 긴 시간 예를 들어, 256tCK 또는 512tCK 동안 임피던스 조정 동작을 수행하라는 명령이다.
한편, ZQCS는 ZQCL이 완료된 이후 이루어지며, ZQCL에 비해 짧은 시간 예를 들어, 64tCK 동안 임피던스 조정 동작을 수행하라는 명령이다.
도 1에 도시된 바와 같이, 종래의 기술에 따른 임피던스 조정 회로(1)는 제어부(10), 타이머 카운터(20) 및 임피던스 조정 신호 생성부(30)를 포함한다.
제어부(10)는 임피던스 조정 명령(ZQC), 어드레스(A10) 및 리셋 신호(RESETB)에 응답하여 임피던스 조정 동작 수행을 정의하는 복수의 내부 명령(iZQCS, ZQINIT, ZQOPER)을 생성한다.
이때 내부 명령(iZQCS)은 ZQCS에 의해 생성된 것이고, 내부 명령(ZQINIT, ZQOPER)은 ZQCL에 의해 생성된 것이다.
타이머 카운터(20)는 클럭 신호(CLK)를 이용하여 복수의 내부 명령(iZQCS, ZQINIT, ZQOPER) 각각에 대응되는 임피던스 조정 동작 시간을 설정하는 동작 제어 신호(CAL_OPER)를 생성한다.
임피던스 조정 신호 생성부(30)는 동작 제어 신호(CAL_OPER)에 의해 정해진 시간 동안 동작하여 임피던스 조정 신호(PCODE<0:N>, NCODE<0:N>)를 생성한다.
임피던스 조정 신호 생성부(30)는 복수의 비교기(31, 34), 복수의 카운터(32, 35) 및 복수의 디지털/아날로그 변환기(33, 36, 37)를 포함한다.
이때 디지털/아날로그 변환기(33, 36)는 데이터 출력 드라이버 중에서 풀업 드라이버를 모델링하여 설계되며, 디지털/아날로그 변환기(37)는 데이터 출력 드라이버 중에서 풀다운 드라이버를 모델링하여 설계된다.
디지털/아날로그 변환기(33)가 패드(ZQ)를 통해 외부 저항(RZQ)과 연결된다.
임피던스 조정 신호 생성부(30)는 디지털 코드 형태의 임피던스 조정 신호(PCODE<0:N>)를 디지털/아날로그 변환기(33)를 통해 변환한 전압 레벨 즉, ZQ 노드 전압과 기준 전압(VREF)이 같아지도록 상기 임피던스 조정 신호(PCODE<0:N>)의 값을 가변 시킨다.
또한 임피던스 조정 신호(PCODE<0:N>)를 디지털/아날로그 변환기(36)에 입력시키고, 임피던스 조정 신호(NCODE<0:N>)를 디지털/아날로그 변환기(37)를 통해 변환한 전압 레벨 즉, NA 노드 전압과 기준 전압(VREF)이 같아지도록 상기 임피던스 조정 신호(NCODE<0:N>)의 값을 가변 시킨다.
도 2에 도시된 바와 같이, 반도체 회로의 초기 동작시 ZQCL에 따라 생성된 내부 명령(ZQINIT, ZQOPER)에 의해 정해진 시간 동안 임피던스 조정 동작이 이루어진다.
그리고 임피던스 조정을 통해 가변된 임피던스 조정 신호(PCODE<0:N>, NCODE<0:N>)가 데이터 출력 드라이버에 제공됨으로써 반도체 회로의 출력 임피던스가 목표 임피던스 즉, 외부 저항(RZQ)의 임피던스와 실질적으로 동일한 임피던스로 조정된다.
이와 같이 ZQCL에 따른 임피던스 조정 동작이 완료된 후, 임의의 주기로 ZQCS에 따라 생성된 내부 명령(iZQCS)에 의해 정해진 시간 동안 임피던스 조정 동작이 이루어진다.
이때 반도체 회로는 다양한 응용 분야에서 사용되는데, 사용되는 지역 및 어플리케이션에 따라 다양한 온도 조건을 갖게 된다.
예를 들어, 자동차 네비게이션에 사용되는 반도체 메모리는 극고온 또는 극저온 지역에서 사용되는 경우, 차량 시동시의 초기 온도에 비하여 운행 중 내부 온도 증가나, 감소에 의한 온도 변화가 나타날 수 있다.
즉, 도 2에 도시된 바와 같이, ZQCL에 따른 임피던스 조정 동작이 완료된 이후, P_T1 ~ P_T4와 같이 온도 변화가 나타날 수 있다.
그러나 종래의 기술은 상술한 온도 변화와는 무관하게 ZQCS에 따른 임피던스 조정 동작이 이루어지고 있다.
따라서 도 3과 같이, ZQCL에 따른 임피던스 조정 동작에 의해 반도체 회로의 출력 임피던스가 정상적인 값 즉, 외부 저항(RZQ)의 임피던스와 실질적으로 동일한 값으로 조정된 후, 온도 변화를 고려하지 못한 ZQCS에 따른 임피던스 조정 동작에 의해 임피던스가 Case A 또는 Case B와 같이 변하는 임피던스 미스 매칭(miss matching)이 발생하게 된다.
본 발명의 실시예는 온도 변화에 대응되는 임피던스 조정 동작을 수행하여 임피던스 미스 매칭을 방지할 수 있도록 한 임피던스 조정 회로를 제공하고자 한다.
본 발명의 실시예는 외부 신호에 응답하여 임피던스 조정 동작을 정의하는 복수의 제 1 내부 명령을 생성하도록 구성된 제어부, 온도 변화를 검출하여 임피던스 조정 동작을 정의하는 제 2 내부 명령을 생성하도록 구성된 온도 적응형 제어부, 복수의 제 1 내부 명령과 제 2 내부 명령에 대응되는 임피던스 조정 동작 시간을 설정하는 동작 제어 신호를 생성하도록 구성된 타이머 카운터, 및 동작 제어 신호에 의해 정해진 시간 동안 동작하여 임피던스 조정 신호를 생성하도록 구성된 임피던스 조정 신호 생성부를 포함함을 특징으로 한다.
본 발명의 실시예는 외부 신호에 응답하여 장기 임피던스 조정 동작을 정의하는 제 1 내부 명령을 생성하도록 구성된 제어부, 온도 변화를 검출하여 단기 임피던스 조정 동작을 정의하는 제 2 내부 명령을 생성하도록 구성된 온도 적응형 제어부, 제 1 내부 명령과 제 2 내부 명령에 대응되는 임피던스 조정 동작 시간을 설정하는 동작 제어 신호를 생성하도록 구성된 타이머 카운터, 및 동작 제어 신호에 의해 정해진 시간 동안 동작하여 임피던스 조정 신호를 생성하도록 구성된 임피던스 조정 신호 생성부를 포함함을 다른 특징으로 한다.
본 발명의 실시예는 온도 변화를 검출하여 임피던스 조정 동작을 수행하므로 온도 변화에 따른 임피던스 값 변동을 적절히 보상하여 임피던스 조정 효율을 향상시킬 수 있다.
도 1은 종래의 기술에 따른 임피던스 조정 회로(1)의 블록도,
도 2는 종래의 기술에 따른 임피던스 조정 동작 타이밍도,
도 3은 종래의 기술에 따른 임피던스 값 변동을 나타낸 그래프,
도 4는 본 발명의 실시예에 따른 임피던스 조정 회로(100)의 블록도,
도 5는 도 4의 온도 적응형 제어부(200)의 회로도,
도 6은 도 5의 펄스 발생기(PGN)의 회로도,
도 7은 본 발명의 실시예에 따른 임피던스 조정 동작 타이밍도,
도 8은 본 발명의 다른 실시예에 따른 임피던스 조정 회로(101)의 블록도 이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하기로 한다.
도 4에 도시된 바와 같이, 본 발명의 실시예에 따른 임피던스 조정 회로(100)는 제어부(110), 온도 적응형 제어부(200), 조합부(300), 타이머 카운터(400) 및 임피던스 조정 신호 생성부(30)를 포함한다.
제어부(110)는 외부 신호에 응답하여 임피던스 조정 동작 수행을 정의하는 복수의 제 1 내부 명령(iZQCS, ZQINIT, ZQOPER)을 생성하도록 구성된다.
이때 외부 신호는 임피던스 조정 명령(ZQC), 어드레스(A10) 및 리셋 신호(RESETB)를 포함할 수 있다. 그리고 제 1 내부 명령(iZQCS)은 단기 임피던스 조정 명령(ZQCS)에 의해 생성된 것이고, 제 1 내부 명령(ZQINIT, ZQOPER)은 장기 임피던스 조정 명령(ZQCL)에 의해 생성된 것이다.
온도 적응형 제어부(200)는 온도 변화를 검출하여 임피던스 조정 동작 수행을 정의하는 제 2 내부 명령(TZQCS)을 생성하도록 구성된다.
조합부(300)는 제 1 내부 명령(iZQCS)과 제 2 내부 명령(TZQCS)을 조합하여 제 3 내부 명령(NZQCS)으로서 타이머 카운터(400)에 제공하도록 구성된다.
조합부(300)는 제 1 내부 명령(iZQCS)과 제 2 내부 명령(TZQCS) 중에서 어느 하나라도 활성화되면 제 3 내부 명령(NZQCS)을 활성화시키도록 구성된다.
조합부(300)는 노아 게이트(NR1) 및 인버터(IV1)를 포함한다.
타이머 카운터(400)는 클럭 신호(CLK)를 이용하여 제 1 내부 명령(ZQINIT, ZQOPER)과 제 3 내부 명령(NZQCS) 각각에 대응되는 임피던스 조정 동작 시간을 설정하는 동작 제어 신호(CAL_OPER)를 생성하도록 구성된다.
임피던스 조정 신호 생성부(30)는 동작 제어 신호(CAL_OPER)에 의해 정해진 시간 동안 동작하여 디지털 코드 형태의 임피던스 조정 신호(PCODE<0:N>, NCODE<0:N>)를 생성하도록 구성된다.
임피던스 조정 신호 생성부(30)는 복수의 비교기(31, 34), 복수의 카운터(32, 35) 및 복수의 디지털/아날로그 변환기(33, 36, 37)를 포함한다.
이때 디지털/아날로그 변환기(33, 36)는 데이터 출력 드라이버 중에서 풀업 드라이버를 모델링하여 설계되며, 디지털/아날로그 변환기(37)는 데이터 출력 드라이버 중에서 풀다운 드라이버를 모델링하여 설계된다.
디지털/아날로그 변환기(33)가 패드(ZQ)를 통해 외부 저항(RZQ)과 연결된다.
임피던스 조정 신호 생성부(30)는 임피던스 조정 신호(PCODE<0:N>)를 디지털/아날로그 변환기(33)를 통해 변환한 변환 전압 즉, ZQ 노드 전압과 기준 전압(VREF)이 같아지도록 상기 임피던스 조정 신호(PCODE<0:N>)의 값을 가변 시킨다.
또한 임피던스 조정 신호(PCODE<0:N>)를 디지털/아날로그 변환기(36)에 입력시키고, 임피던스 조정 신호(NCODE<0:N>)를 디지털/아날로그 변환기(37)를 통해 변환한 전압 레벨 즉, NA 노드 전압과 기준 전압(VREF)이 같아지도록 상기 임피던스 조정 신호(NCODE<0:N>)의 값을 가변 시킨다.
도 5에 도시된 바와 같이, 온도 적응형 제어부(200)는 기설정된 복수의 온도 구간 중에서 현재 온도가 속한 구간의 변동을 검출하여 제 2 내부 명령(TZQCS)을 생성하도록 구성된다.
온도 적응형 제어부(200)는 온도 센서(210), 복수의 펄스 발생기(PGN)(220) 및 논리 소자(OR1)를 포함한다.
온도 센서(210)는 예를 들어, -40? ~ 100?를 복수의 온도 구간(T_0 ~ T_n)으로 구분하고, 복수의 온도 구간(T_0 ~ T_n) 중에서 현재 온도가 속한 구간에 따른 온도 검출 신호(TO_0 ~ TO_n)를 생성하도록 구성된다.
복수의 펄스 발생기(220)는 온도 검출 신호(TO_0 ~ TO_n)에 따른 복수의 펄스 신호(TZP_0 ~ TZP_n)를 생성하도록 구성된다.
논리 소자(OR1)는 복수의 펄스 신호(TZP_0 ~ TZP_n) 중에서 어느 하나라도 활성화되면 제 2 내부 명령(TZQCS)을 활성화시키도록 구성된다.
도 6에 도시된 바와 같이, 펄스 발생기(220)는 지연 소자(DLY), 낸드 게이트(ND11) 및 복수의 인버터(IV11, IV12)를 포함한다.
이와 같이 구성된 본 발명의 실시예에 따른 임피던스 조정 동작을 도 7을 참조하여 설명하면 다음과 같다.
반도체 회로의 초기 동작시 장기 임피던스 조정 명령(ZQCL)에 따라 생성된 제 1 내부 명령(ZQINIT, ZQOPER)에 따라 장기 임피던스 조정 동작 즉, 512tCK 또는 256tCK 동안 임피던스 조정 동작이 이루어진다.
그리고 임피던스 조정을 통해 가변된 임피던스 조정 신호(PCODE<0:N>, NCODE<0:N>)가 데이터 출력 드라이버에 제공됨으로써 반도체 회로의 출력 임피던스가 목표 임피던스 즉, 외부 저항(RZQ)의 임피던스와 실질적으로 동일한 임피던스로 조정된다.
이와 같이 장기 임피던스 조정 명령(ZQCL)에 따른 임피던스 조정 동작이 완료된 후, 제 3 내부 명령(NZQCS)에 따라 단기 임피던스 조정 동작이 이루어진다.
이때 제 3 내부 명령(NZQCS)은 제 1 내부 명령(iZQCS) 또는 제 2 내부 명령(TZQCS) 중에서 어느 하나라도 활성화되면 생성된다.
제 1 내부 명령(iZQCS)은 외부 명령에 따라 생성되는 한편, 제 2 내부 명령(TZQCS)은 내부적인 온도 검출에 따라 생성된다.
즉, 온도 적응형 제어부(200)가 P_T1 ~ P_T4와 같이 복수의 온도 구간(T_0 ~ T_n) 중에서 현재 온도가 속한 구간의 변동이 발생할 때마다 제 2 내부 명령(TZQCS)을 생성한다.
따라서 온도 변화가 발생할 때마다 생성되는 제 3 내부 명령(NZQCS)에 따라 단기 임피던스 조정 동작 즉, 64tCK 동안 임피던스 조정 동작이 이루어진다.
이하에서는 첨부된 도면을 참조하여 본 발명의 다른 실시예를 보다 상세히 설명하기로 한다.
도 8에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 임피던스 조정 회로(101)는 제어부(111), 온도 적응형 제어부(200), 타이머 카운터(400) 및 임피던스 조정 신호 생성부(30)를 포함한다.
본 발명의 다른 실시예는 온도 적응형 제어부(200)가 단기 임피던스 조정 동작의 제어를 전담하도록 한 것이다.
즉, 본 발명의 다른 실시예는 제어부(111)가 단기 임피던스 조정 명령(ZQCS)에 따른 제 1 내부 명령(iZQCS)를 생성하지 않도록 구성하고, 온도 적응형 제어부(200)에서 생성된 제 2 내부 명령(TZQCS)이 타이머 카운터(400)에 직접 입력되도록 한 것이다.
온도 적응형 제어부(200)는 임피던스 변화에 가장 큰 영향을 끼칠 수 있는 온도 변화를 검출하고 이에 대응하여 단기 임피던스 조정 동작을 위한 신호 즉, 제 2 내부 명령(TZQCS)을 생성한다.
한편, 제 1 내부 명령(iZQCS)은 직접적인 온도 검출에 의해서가 아닌, 외부 명령에 의해 생성된다.
따라서 본 발명의 다른 실시예는 제 1 내부 명령(iZQCS)에 따른 단기 임피던스 조정 동작이 필요 없을 수도 있다는 점을 고려하여 도 8과 같이 회로를 구성한 것이다.
한편, 온도 적응형 제어부(200), 타이머 카운터(400) 및 임피던스 조정 신호 생성부(30)는 도 4 내지 도 6에 도시된 본 발명의 실시예와 동일하게 구성할 수 있으며, 임피던스 조정 동작 또한 도 7과 동일하므로 그 구성 및 동작 설명은 생략하기로 한다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (17)

  1. 외부 신호에 응답하여 임피던스 조정 동작을 정의하는 복수의 제 1 내부 명령을 생성하도록 구성된 제어부;
    온도 변화를 검출하여 임피던스 조정 동작을 정의하는 제 2 내부 명령을 생성하도록 구성된 온도 적응형 제어부;
    상기 복수의 제 1 내부 명령과 상기 제 2 내부 명령에 대응되는 임피던스 조정 동작 시간을 설정하는 동작 제어 신호를 생성하도록 구성된 타이머 카운터; 및
    상기 동작 제어 신호에 의해 정해진 시간 동안 동작하여 임피던스 조정 신호를 생성하도록 구성된 임피던스 조정 신호 생성부를 포함하는 임피던스 조정 회로.
  2. 제 1 항에 있어서,
    상기 외부 신호는
    외부에서 입력된 임피던스 조정 명령과 어드레스 신호를 포함하는 임피던스 조정 회로.
  3. 제 1 항에 있어서,
    상기 복수의 제 1 내부 명령은
    단기 임피던스 조정 동작을 정의하는 명령과 장기 임피던스 조정 동작을 정의하는 명령을 포함하는 임피던스 조정 회로.
  4. 제 1 항에 있어서,
    상기 온도 적응형 제어부는
    기설정된 복수의 온도 구간 중에서 현재 온도가 속한 구간의 변동을 검출하여 상기 제 2 내부 명령을 생성하도록 구성되는 임피던스 조정 회로.
  5. 제 1 항에 있어서,
    상기 온도 적응형 제어부는
    상기 복수의 온도 구간 중에서 현재 온도가 속한 구간에 따른 온도 검출 신호를 생성하도록 구성된 온도 센서,
    상기 온도 검출 신호에 따른 복수의 펄스 신호를 생성하도록 구성된 복수의 펄스 발생기, 및
    상기 복수의 펄스 신호 중에서 어느 하나라도 활성화되면 상기 제 2 내부 명령을 활성화시키도록 구성된 논리 소자를 포함하는 임피던스 조정 회로.
  6. 제 1 항에 있어서,
    상기 제 2 내부 명령은
    단기 임피던스 조정 동작을 정의하는 명령인 임피던스 조정 회로.
  7. 제 1 항에 있어서,
    상기 복수의 제 1 내부 명령 중에서 단기 임피던스 조정 동작을 정의하는 명령과 상기 제 2 내부 명령을 조합하여 상기 타이머 카운터에 제공하도록 구성된 조합부를 더 포함하는 임피던스 조정 회로.
  8. 제 1 항에 있어서,
    상기 임피던스 조정 신호 생성부는
    디지털 코드 형태의 상기 임피던스 조정 신호를 변환한 변환 전압과 기준 전압을 비교한 결과에 따라 상기 임피던스 조정 신호의 코드 값을 변화시키도록 구성되는 임피던스 조정 회로.
  9. 제 1 항에 있어서,
    상기 임피던스 조정 신호 생성부는
    기준 전압과 변환 전압을 비교하여 비교 결과를 출력하도록 구성된 비교기,
    상기 비교기의 출력 신호에 따라 상기 임피던스 조정 신호의 코드 값을 변화시키도록 구성된 카운터, 및
    상기 임피던스 조정 신호를 변환하여 상기 변환 전압을 생성하도록 구성된 디지털/아날로그 변환기를 포함하는 임피던스 조정 회로.
  10. 제 9 항에 있어서,
    상기 디지털/아날로그 변환기는 패드를 통해 외부 저항과 연결되는 임피던스 조정 회로.
  11. 외부 신호에 응답하여 장기 임피던스 조정 동작을 정의하는 제 1 내부 명령을 생성하도록 구성된 제어부;
    온도 변화를 검출하여 단기 임피던스 조정 동작을 정의하는 제 2 내부 명령을 생성하도록 구성된 온도 적응형 제어부;
    상기 제 1 내부 명령과 상기 제 2 내부 명령에 대응되는 임피던스 조정 동작 시간을 설정하는 동작 제어 신호를 생성하도록 구성된 타이머 카운터; 및
    상기 동작 제어 신호에 의해 정해진 시간 동안 동작하여 임피던스 조정 신호를 생성하도록 구성된 임피던스 조정 신호 생성부를 포함하는 임피던스 조정 회로.
  12. 제 11 항에 있어서,
    상기 외부 신호는
    외부에서 입력된 임피던스 조정 명령과 어드레스 신호를 포함하는 임피던스 조정 회로.
  13. 제 11 항에 있어서,
    상기 온도 적응형 제어부는
    기설정된 복수의 온도 구간 중에서 현재 온도가 속한 구간의 변동을 검출하여 상기 제 2 내부 명령을 생성하도록 구성되는 임피던스 조정 회로.
  14. 제 11 항에 있어서,
    상기 온도 적응형 제어부는
    상기 복수의 온도 구간 중에서 현재 온도가 속한 구간에 따른 온도 검출 신호를 생성하도록 구성된 온도 센서,
    상기 온도 검출 신호에 따른 복수의 펄스 신호를 생성하도록 구성된 복수의 펄스 발생기, 및
    상기 복수의 펄스 신호 중에서 어느 하나라도 활성화되면 상기 제 2 내부 명령을 활성화시키도록 구성된 논리 소자를 포함하는 임피던스 조정 회로.
  15. 제 11 항에 있어서,
    상기 임피던스 조정 신호 생성부는
    디지털 코드 형태의 상기 임피던스 조정 신호를 변환한 변환 전압과 기준 전압을 비교한 결과에 따라 상기 임피던스 조정 신호의 코드 값을 변화시키도록 구성되는 임피던스 조정 회로.
  16. 제 11 항에 있어서,
    상기 임피던스 조정 신호 생성부는
    기준 전압과 변환 전압을 비교하여 비교 결과를 출력하도록 구성된 비교기,
    상기 비교기의 출력 신호에 따라 상기 임피던스 조정 신호의 코드 값을 변화시키도록 구성된 카운터, 및
    상기 임피던스 조정 신호를 변환하여 상기 변환 전압을 생성하도록 구성된 디지털/아날로그 변환기를 포함하는 임피던스 조정 회로.
  17. 제 16 항에 있어서,
    상기 디지털/아날로그 변환기는 패드를 통해 외부 저항과 연결되는 임피던스 조정 회로.
KR1020100063997A 2010-07-02 2010-07-02 임피던스 조정 회로 KR101069733B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100063997A KR101069733B1 (ko) 2010-07-02 2010-07-02 임피던스 조정 회로
US12/970,858 US8598889B2 (en) 2010-07-02 2010-12-16 Impedance calibration circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100063997A KR101069733B1 (ko) 2010-07-02 2010-07-02 임피던스 조정 회로

Publications (1)

Publication Number Publication Date
KR101069733B1 true KR101069733B1 (ko) 2011-10-04

Family

ID=45032237

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100063997A KR101069733B1 (ko) 2010-07-02 2010-07-02 임피던스 조정 회로

Country Status (2)

Country Link
US (1) US8598889B2 (ko)
KR (1) KR101069733B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140053768A (ko) * 2012-10-26 2014-05-08 페어차일드코리아반도체 주식회사 스위치 제어 회로 및 이를 포함하는 전력 공급 장치
KR20150037033A (ko) * 2013-09-30 2015-04-08 에스케이하이닉스 주식회사 임피던스 교정회로
KR20180019308A (ko) * 2016-08-16 2018-02-26 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
CN110073439A (zh) * 2016-12-09 2019-07-30 美光科技公司 用于校准半导体装置的可调节阻抗的设备及方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101559906B1 (ko) * 2008-11-05 2015-10-13 삼성전자주식회사 반도체 메모리 장치의 온도 데이터 출력 방법 및 온도 데이터 출력 회로
KR102635549B1 (ko) * 2016-10-25 2024-02-13 에스케이하이닉스 주식회사 임피던스 교정 회로 및 이를 포함하는 반도체 메모리 장치
JP2018163719A (ja) 2017-03-24 2018-10-18 東芝メモリ株式会社 半導体デバイス
CN108447511B (zh) * 2017-08-21 2021-03-23 长鑫存储技术有限公司 半导体存储器及其控制方法
KR102391503B1 (ko) * 2017-09-11 2022-04-28 에스케이하이닉스 주식회사 임피던스 캘리브레이션 회로를 포함하는 메모리 시스템
KR20210077976A (ko) * 2019-12-18 2021-06-28 에스케이하이닉스 주식회사 임피던스 조정회로 및 이를 포함하는 반도체 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3579856B2 (ja) * 1997-07-08 2004-10-20 株式会社日立製作所 半導体集積回路システム
KR100610007B1 (ko) * 2004-06-14 2006-08-08 삼성전자주식회사 임피던스 랜지 시프팅 기능을 갖는 반도체 장치의프로그래머블 임피던스 콘트롤 회로 및 그에 따른임피던스 랜지 시프팅 방법
KR100702838B1 (ko) 2005-05-09 2007-04-03 삼성전자주식회사 반도체 장치에서의 임피던스 콘트롤러블 출력 구동회로 및그에 따른 임피던스 콘트롤 방법
US7579861B2 (en) * 2006-10-02 2009-08-25 Hynix Semiconductor Inc. Impedance-controlled pseudo-open drain output driver circuit and method for driving the same
JP4891029B2 (ja) * 2006-11-02 2012-03-07 ルネサスエレクトロニクス株式会社 半導体集積回路
KR100878310B1 (ko) 2007-06-11 2009-01-14 주식회사 하이닉스반도체 데이터 출력 드라이버 회로
KR20100003065A (ko) 2008-06-30 2010-01-07 주식회사 하이닉스반도체 아날로그-디지털 변환기 및 이를 포함하는 온도정보출력장치
KR101045086B1 (ko) * 2009-06-08 2011-06-29 주식회사 하이닉스반도체 터미네이션 회로 및 이를 포함하는 임피던스 매칭 장치

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140053768A (ko) * 2012-10-26 2014-05-08 페어차일드코리아반도체 주식회사 스위치 제어 회로 및 이를 포함하는 전력 공급 장치
KR102077557B1 (ko) 2012-10-26 2020-02-14 온세미컨덕터코리아 주식회사 스위치 제어 회로 및 이를 포함하는 전력 공급 장치
KR20150037033A (ko) * 2013-09-30 2015-04-08 에스케이하이닉스 주식회사 임피던스 교정회로
US9184749B2 (en) 2013-09-30 2015-11-10 SK Hynix Inc. Impedance calibration circuits
KR102103019B1 (ko) * 2013-09-30 2020-04-21 에스케이하이닉스 주식회사 임피던스 교정회로
KR20180019308A (ko) * 2016-08-16 2018-02-26 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
KR102628533B1 (ko) 2016-08-16 2024-01-25 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
CN110073439A (zh) * 2016-12-09 2019-07-30 美光科技公司 用于校准半导体装置的可调节阻抗的设备及方法
CN110073439B (zh) * 2016-12-09 2023-03-31 美光科技公司 用于校准半导体装置的可调节阻抗的设备及方法
US11916527B2 (en) 2016-12-09 2024-02-27 Lodestar Licensing Group Llc Apparatuses and methods for calibrating adjustable impedances of a semiconductor device

Also Published As

Publication number Publication date
US8598889B2 (en) 2013-12-03
US20120002697A1 (en) 2012-01-05

Similar Documents

Publication Publication Date Title
KR101069733B1 (ko) 임피던스 조정 회로
US6498524B1 (en) Input/output data synchronizing device
US7839159B2 (en) ZQ calibration circuit and a semiconductor device including a ZQ calibration circuit
US8947119B2 (en) Impedance calibration circuits with adjustable reference voltages
US10924114B2 (en) Skew compensation circuit and semiconductor apparatus including the same
KR100974225B1 (ko) 임피던스 조정 주기 설정회로 및 반도체 집적회로
US8643358B2 (en) Oscillator
KR101047062B1 (ko) 임피던스 조정 회로 및 이를 이용한 반도체 장치
KR100897300B1 (ko) 반도체 메모리 장치의 펌핑 전압 생성 회로
US20160043713A1 (en) Drive circuit for semiconductor switching element and semiconductor switching element module having the same
CN101015022A (zh) 延迟闩锁环电路
US20020050847A1 (en) Semiconductor device with dummy interface circuit
US7855588B2 (en) Clock signal generation apparatus
CN102081954A (zh) 半导体电路
KR20130070250A (ko) 임피던스 조정 회로
KR100945813B1 (ko) 반도체 집적회로의 저항값 조정 코드 생성 장치 및 방법
US8369174B2 (en) Power up signal generation circuit
KR102006239B1 (ko) 데이터 출력 회로
US11750182B2 (en) Integrated circuit
KR20120099908A (ko) 임피던스 조절회로
KR20100078223A (ko) 반도체 메모리 장치의 음 전압 감지 회로
KR20100124896A (ko) 온 다이 터미네이션 회로를 포함하는 반도체 집적 회로
CN117316201A (zh) 一种阻抗校准电路、阻抗校准方法和存储器
KR20220051657A (ko) 데이터 입력 버퍼 및 이를 포함하는 반도체 장치
KR20090047992A (ko) 반도체 메모리 장치의 데이터 출력 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140822

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150824

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160822

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170824

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180822

Year of fee payment: 8