CN112767874B - 像素驱动电路及其驱动方法、显示面板 - Google Patents

像素驱动电路及其驱动方法、显示面板 Download PDF

Info

Publication number
CN112767874B
CN112767874B CN201911062023.4A CN201911062023A CN112767874B CN 112767874 B CN112767874 B CN 112767874B CN 201911062023 A CN201911062023 A CN 201911062023A CN 112767874 B CN112767874 B CN 112767874B
Authority
CN
China
Prior art keywords
transistor
driving
signal terminal
pole
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911062023.4A
Other languages
English (en)
Other versions
CN112767874A (zh
Inventor
刘冬妮
玄明花
齐琪
刘静
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201911062023.4A priority Critical patent/CN112767874B/zh
Priority to US17/294,556 priority patent/US11257423B2/en
Priority to PCT/CN2020/118056 priority patent/WO2021082840A1/zh
Publication of CN112767874A publication Critical patent/CN112767874A/zh
Application granted granted Critical
Publication of CN112767874B publication Critical patent/CN112767874B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

本发明提供一种像素驱动电路及其驱动方法、显示面板，显示效果较好，功耗较低。其中的像素驱动电路包括驱动控制子电路和驱动时长控制子电路。驱动控制子电路包括驱动晶体管，驱动晶体管的栅极与第一节点连接。驱动时长控制子电路与控制信号端、使能信号端、第二复位信号端、第一电压信号端、第二电压信号端、第三电压信号端以及第一节点连接；驱动时长控制子电路可以将第二电压信号端提供的第二电压信号传输至第一节点，使驱动晶体管截止，以控制待驱动元件的工作时长；待驱动元件的工作时长与所述第一节点的电位、第三电压信号端提供的在设定电压范围内变化的第三电压信号、以及第一电压信号端提供的第一电压信号有关。

Description

像素驱动电路及其驱动方法、显示面板
技术领域
本发明涉及显示技术领域，尤其涉及一种像素驱动电路及其驱动方法、显示面板。
背景技术
Micro LED(微型发光二极管)和Mini LED(迷你发光二极管)显示装置相对于有机发光二极管(OLED)具有更高的发光效率和信赖性，更低的功耗，有可能成为未来显示产品的主流。在Micro LED显示装置和Mini LED显示装置中，采用像素驱动电路驱动LED发光实现显示，因此，像素驱动电路的结构对于保障Micro LED显示装置和Mini LED显示装置的显示效果至关重要。
发明内容
本发明的实施例提供一种像素驱动电路及其驱动方法、显示面板，能够使得显示面板的显示效果较好，功耗较低。
为达到上述目的，本发明的实施例采用如下技术方案：
一方面，提供一种像素驱动电路，包括驱动控制子电路和驱动时长控制子电路。
所述驱动控制子电路包括驱动晶体管，所述驱动晶体管的栅极与第一节点连接。
所述驱动控制子电路与扫描信号端、数据信号端、使能信号端、第一电源电压信号端以及待驱动元件连接；所述驱动控制子电路被配置为在来自所述扫描信号端的信号和所述使能信号端的信号的控制下，使所述驱动晶体管根据所述数据信号端提供的数据信号和所述第一电源电压信号端提供的电源电压信号，向所述待驱动元件提供驱动信号。
所述驱动时长控制子电路与控制信号端、所述使能信号端、第二复位信号端、第一电压信号端、第二电压信号端、第三电压信号端以及所述第一节点连接；所述驱动时长控制子电路被配置为在来自所述第二复位信号端的信号、所述使能信号端的信号以及所述控制信号端的信号的控制下，将所述第二电压信号端提供的第二电压信号传输至所述第一节点，使所述驱动晶体管截止，以控制所述待驱动元件的工作时长；所述待驱动元件的工作时长与所述第一节点的电位、所述第三电压信号端提供的在设定电压范围内变化的第三电压信号、以及所述第一电压信号端提供的第一电压信号有关。
在一些实施例中，所述驱动控制子电路包括第一数据写入单元、第一驱动单元和第一控制单元；所述第一驱动单元包括所述驱动晶体管。
所述第一数据写入单元与所述扫描信号端、所述数据信号端以及所述第一驱动单元连接；所述第一数据写入单元被配置为在来自所述扫描信号端的信号的控制下，将所述数据信号端提供的数据信号写入至所述第一节点。
第一控制单元与所述使能信号端、所述第一驱动单元和所述待驱动元件连接；所述第一控制单元被配置为在来自所述使能信号端的信号的控制下，使所述第一驱动单元中所述驱动晶体管与所述待驱动元件电连接，以驱动所述待驱动元件工作。
其中，所述驱动晶体管还与所述第一电源电压信号端连接。
在一些实施例中，所述驱动控制子电路包括第一数据写入单元、第一驱动单元和第一控制单元；所述第一驱动单元包括所述驱动晶体管。
所述第一数据写入单元与所述扫描信号端、所述数据信号端以及所述第一驱动单元连接；所述第一数据写入单元被配置为在来自所述扫描信号端的信号的控制下，将所述数据信号端提供的数据信号和所述驱动晶体管的阈值电压写入至所述第一节点，对所述驱动晶体管进行阈值电压补偿。
第一控制单元与所述使能信号端、所述第一电源电压信号端、所述第一驱动单元和所述待驱动元件连接；所述第一控制单元被配置为在来自所述使能信号端的信号的控制下，使所述驱动晶体管与所述第一电源电压信号端和所述待驱动元件电连接，以通过所述驱动晶体管驱动所述待驱动元件工作。
在一些实施例中，所述第一驱动单元包括所述驱动晶体管和第一电容。
所述驱动晶体管的第一极与所述第一电源电压信号端连接，所述驱动晶体管的第二极与所述第一控制单元连接。
所述第一电容的第一极与所述第一节点连接，所述第一电容的第二极与所述驱动晶体管的第一极连接。
和/或，所述第一数据写入单元包括第二晶体管；所述第二晶体管的栅极与所述扫描信号端连接，所述第二晶体管的第一极与所述数据信号端连接，所述第二晶体管的第二极与所述第一节点连接。
和/或，所述第一控制单元包括第三晶体管；所述第三晶体管的栅极与所述使能信号端连接，所述第三晶体管的第一极与所述驱动晶体管的第二极连接，所述第三晶体管的第二极与所述待驱动元件连接。
在一些实施例中，所述第一驱动单元包括所述驱动晶体管和第一电容。
所述驱动晶体管的第一极和第二极均与所述第一控制单元和所述第一数据写入单元连接。
所述第一电容的第一极与所述第一节点连接，所述第一电容的第二极与所述第一电源电压信号端连接。
和/或，所述第一数据写入单元包括第四晶体管和第五晶体管；所述第四晶体管的栅极与所述扫描信号端连接，所述第四晶体管的第一极与所述数据信号端连接，所述第四晶体管的第二极与所述驱动晶体管的第一极连接。
所述第五晶体管的栅极与所述扫描信号端连接，所述第五晶体管的第一极与所述驱动晶体管的第二极连接，所述第五晶体管的第二极与所述第一节点连接。
和/或，所述第一控制单元包括第六晶体管和第七晶体管；所述第六晶体管的栅极与所述使能信号端连接，所述第六晶体管的第一极与所述第一电源电压信号端连接，所述第六晶体管的第二极与所述驱动晶体管的第一极连接。
所述第七晶体管的栅极与所述使能信号端连接，所述第七晶体管的第一极与所述驱动晶体管的第二极连接，所述第七晶体管的第二极与所述待驱动元件连接。
在一些实施例中，所述驱动控制子电路还包括复位单元。
所述复位单元与第一复位信号端、初始信号端及所述第一节点、以及所述待驱动元件电连接；所述复位单元被配置为在来自所述第一复位信号端的信号的控制下，根据所述初始信号端提供的电压，对所述第一节点和所述待驱动元件进行复位。
在一些实施例中，所述复位单元包括第八晶体管和第九晶体管。
所述第八晶体管的栅极与所述第一复位信号端连接，所述第八晶体管的第一极与所述初始信号端连接，所述第八晶体管的第二极与所述第一节点连接。
所述第九晶体管的栅极与所述第一复位信号端连接，所述第九晶体管的第一极与所述初始信号端连接，所述第九晶体管的第二极与所述待驱动元件连接。
在一些实施例中，所述驱动时长控制子电路包括第二数据写入单元、第二驱动单元、第二控制单元和第三控制单元；所述第二驱动单元包括所述第十晶体管和第二电容；所述第二电容的一极与第二节点连接，所述第二电容的另一极与第三节点连接，所述第十晶体管的栅极与所述第三节点连接。
所述第二数据写入单元与所述第二复位信号端、所述第一电压信号端和所述第二节点连接；所述第二数据写入单元被配置为在来自所述第二复位信号端的信号的控制下，将所述第一电压信号端的第一电压信号写入至所述第二节点。
所述第二控制单元与所述使能信号端、所述第二电压信号端、所述第三电压信号端以及所述第二驱动单元连接；所述第二控制单元被配置为在来自所述使能信号端的信号的控制下，将所述第三电压信号端提供的在设定电压范围内变化的第三电压信号写入至所述第二节点，并使所述第十晶体管与所述第二电压信号端电连接。
所述第三控制单元与所述控制信号端、所述第二驱动单元以及所述第一节点连接；所述第三控制单元被配置为在来自所述控制信号端的信号的控制下，使所述第十晶体管与所述第一节点电连接。
在一些实施例中，所述第二数据写入单元还与参考电压信号端和所述第十晶体管连接；所述第二数据写入单元还被配置为在来自所述第二复位信号端的信号的控制下，将所述参考电压信号端提供的参考电压写入至所述第三节点。
在一些实施例中，所述第二控制单元包括第十一晶体管和第十二晶体管。
所述第十一晶体管的栅极与所述使能信号端连接，所述第十一晶体管的第一极与所述第三电压信号端连接，所述第十一晶体管的第二极与所述第二节点连接。
所述第十二晶体管的栅极与所述使能信号端连接，所述第十二晶体管的第一极与所述第二电压信号端连接，所述第十二晶体管的第二极与所述第十晶体管的第一极连接。
和/或，所述第三控制单元包括第十三晶体管。
所述第十三晶体管的栅极与所述控制信号端连接，所述第十三晶体管的第一极与所述第十晶体管的第二极连接，所述第十三晶体管的第二极与所述第一节点连接。
在一些实施例中，所述第二数据写入单元包括第十四晶体管。
所述第十四晶体管的栅极与所述第二复位信号端连接，所述第十四晶体管的第一极与所述第一电压信号端连接，所述第十四晶体管的第二极与所述第二节点连接。
在一些实施例中，所述第二数据写入单元包括第十四晶体管、第十五晶体管和第十六晶体管。
所述第十四晶体管的栅极与所述第二复位信号端连接，所述第十四晶体管的第一极与所述第一电压信号端连接，所述第十四晶体管的第二极与所述第二节点连接。
所述第十五晶体管的栅极与所述第二复位信号端连接，所述第十五晶体管的第一极与所述参考电压信号端连接，所述第十五晶体管的第二极与所述第十晶体管的第一极连接。
所述第十六晶体管的栅极与所述第二复位信号端连接，所述第十六晶体管的第一极与所述第十晶体管的第二极连接，所述第十六晶体管的第二极与所述第三节点连接。
另一方面，提供一种显示面板，包括如上所述的像素驱动电路、以及待驱动元件。
在一些实施例中，所述显示面板包括多个亚像素，每个亚像素对应设置一个所述像素驱动电路。
所述显示面板还包括：多条扫描信号线、多条数据信号线、以及多条第三电压信号线。
同一行亚像素对应的各像素驱动电路与同一条扫描信号线连接；
同一列亚像素对应的各像素驱动电路与同一条数据信号线及同一条第三电压信号线电连接。
在一些实施例中，所述待驱动元件为电流驱动型发光器件。
又一方面，提供一种像素驱动电路的驱动方法，包括：一个帧周期包括扫描阶段和工作阶段，所述扫描阶段包括多个行扫描时段。
在所述多个行扫描时段中的每个行扫描时段：
驱动控制子电路在来自扫描信号端的信号的控制下，至少写入来自数据信号端的数据信号。
驱动时长控制子电路在来自第二复位信号端的信号的控制下，至少写入来自第一电压信号端的第一电压信号。
在所述工作阶段：
所述驱动控制子电路在来自使能信号端的信号的控制下，根据第一节点的信号和所述第一电源电压信号端提供的电源电压信号，驱动所述待驱动元件工作。
所述驱动时长控制子电路在来自所述使能信号端的信号的控制下，将所述第二电压信号端提供的第二电压信号传输至所述第一节点，使驱动晶体管截止，以控制所述待驱动元件的工作时长；所述待驱动元件的工作时长与所述第一节点的电位、所述第三电压信号端提供的在设定电压范围内变化的第三电压信号、以及所述第一电压信号端提供的第一电压信号有关。
在一些实施例中，在所述驱动控制子电路包括第一数据写入单元、第一驱动单元和第一控制单元的情况下。
在所述多个行扫描时段中的每个行扫描时段，驱动控制子电路在来自扫描信号端的信号的控制下，至少写入来自数据信号端的数据信号，在所述工作阶段，所述驱动控制子电路在来自使能信号端的信号的控制下，根据第一节点的信号和所述第一电源电压信号端提供的电源电压信号，驱动所述待驱动元件工作，包括：
在所述多个行扫描时段中的每个行扫描时段：
所述第一数据写入单元在来自所述扫描信号端的信号的控制下，将所述数据信号端提供的数据信号和所述驱动晶体管的阈值电压写入至所述第一节点，对所述驱动晶体管进行阈值电压补偿。
在所述工作阶段：
所述第一控制单元在来自所述使能信号端的信号的控制下，使所述驱动晶体管与所述第一电源电压信号端和所述待驱动元件电连接，以通过所述驱动晶体管驱动所述待驱动元件工作。
在一些实施例中，在所述驱动时长控制子电路包括第二数据写入单元、第二驱动单元、第二控制单元和第三控制单元的情况下。
在所述多个行扫描时段中的每个行扫描时段，驱动时长控制子电路在来自第二复位信号端的信号的控制下，至少写入来自第一电压信号端的第一电压信号，在所述工作阶段，所述驱动时长控制子电路在来自所述使能信号端的信号的控制下，将所述第二电压信号端提供的第二电压信号传输至所述第一节点，使驱动晶体管截止，包括：
在所述多个行扫描时段中的每个行扫描时段：
所述第二数据写入单元在来自所述第二复位信号端的信号的控制下，将所述第一电压信号端的第一电压信号写入至所述第二节点，将所述参考电压信号端提供的参考电压写入至所述第三节点。
在所述工作阶段：
所述第二控制单元在来自所述使能信号端的信号的控制下，将所述第三电压信号端提供的在设定电压范围内变化的第三电压信号写入至所述第二节点，并使所述第十晶体管与所述第二电压信号端电连接。
所述第三控制单元在来自所述控制信号端的信号的控制下，使所述第十晶体管与所述第一节点电连接。
本发明实施例提供了一种像素驱动电路及其驱动方法、显示面板。其中的像素驱动电路包括驱动控制子电路和驱动时长控制子电路。驱动控制子电路用于控制输入待驱动元件的驱动电流，驱动时长控制子电路用于控制待驱动元件的工作时长。在实现较高灰阶的显示时，可通过增大输入待驱动元件的驱动电流，提高待驱动元件的亮度；在实现较低灰阶的显示时，可通过缩短待驱动元件的工作时长，不降低输入待驱动元件的驱动电流的大小，即仍然保持待驱动元件的驱动电流为高灰阶显示时的电流，使得待驱动元件的亮度降低。这样，无论在实现高灰阶显示还是低灰阶显示时，传输至待驱动元件的驱动电流始终较大，从而使得待驱动元件始终处于高电流密度下，保证待驱动元件的发光效率较高、亮度稳定、功耗较低，显示效果较好。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种像素驱动电路的结构框图示意图；
图2为本发明实施例提供的另一种像素驱动电路的结构框图示意图；
图3为本发明实施例提供的另一种像素驱动电路的结构框图示意图；
图4为本发明实施例提供的一种像素驱动电路的具体结构示意图；
图5为本发明实施例提供的另一种像素驱动电路的具体结构示意图；
图6为本发明实施例提供的另一种像素驱动电路的结构框图示意图；
图7为本发明实施例提供的另一种像素驱动电路的具体结构示意图；
图8为本发明实施例提供的另一种像素驱动电路的结构框图示意图；
图9为本发明实施例提供的另一种像素驱动电路的结构框图示意图；
图10为本发明实施例提供的另一种像素驱动电路的具体结构示意图；
图11为本发明实施例提供的另一种像素驱动电路的具体结构示意图；
图12为本发明实施例提供的另一种像素驱动电路的具体结构示意图；
图13为本发明实施例提供的一种像素驱动电路的时序示意图；
图14为本发明实施例提供的另一种像素驱动电路的时序示意图；
图15为本发明实施例提供的一种显示面板的结构示意图。
附图标记：
1-像素驱动电路；10-驱动控制子电路；101-第一数据写入单元；102-第一驱动单元；103-第一控制单元；104-复位单元；20-驱动时长控制子电路；201-第二数据写入单元；202-第二驱动单元；203-第二控制单元；204-第三控制单元；N1-第一节点；N2-第二节点；N3-第三节点；S-扫描信号端；Data-数据信号端；EM-使能信号端；VDD-第一电源电压信号端；VSS-第二电源电压信号端；D-待驱动元件；CTR-控制信号端；RST1-第一复位信号端；RST2-第二复位信号端；V1-第一电压信号端；V2-第二电压信号端；V3-第三电压信号端；Vint-初始信号端；Ref-参考电压信号端；C1-第一电容；C2-第二电容。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在显示技术领域，Micro LED显示装置和Mini LED显示装置具有亮度高，色域广的优点，因此在未来显示领域中的应用将会越来越广泛。
上述Micro LED显示装置、Mini LED显示装置均包括显示面板，该显示面板包括多个亚像素。每个亚像素中均设置有像素驱动电路和与该像素驱动电路连接的待驱动元件，其中，待驱动元件D为电流驱动型发光器件，进一步地，可以为电流型发光二极管，例如，微型发光二极管(Micro Light Emitting Diode，Micro LED)、迷你发光二极管(Mini LightEmitting Diode，Mini LED)、或者有机电致发光二极管(Organic Light Emitting Diode，OLED)。在这种情况下，文中所述待驱动元件D的工作时长可以被理解为发光器件的发光时长；所述待驱动元件D工作可以被理解为发光器件发光，待驱动元件D的第一极和第二极分别为发光二极管的阳极和阴极，向待驱动元件提供驱动信号可以被理解为向发光器件提供驱动电流。
本发明实施例提供了一种像素驱动电路，如图1所示，包括驱动控制子电路10和驱动时长控制子电路20。
驱动控制子电路10包括驱动晶体管T1，驱动晶体管T1的栅极与第一节点N1连接。
驱动控制子电路10与扫描信号端S、数据信号端Data、使能信号端EM、第一电源电压信号端VDD以及待驱动元件D连接。其中，扫描信号端S被配置为接收扫描信号，并向驱动控制子电路10输入该扫描信号；数据信号端Data被配置为接收数据信号，并向驱动控制子电路10输入该数据信号；使能信号端EM被配置为接收使能信号，并向驱动控制子电路10输入该使能信号；第一电源电压信号端VDD被配置为接收电源电压信号，并向驱动控制子电路10输入该电源电压信号。
驱动控制子电路10被配置为在来自扫描信号端S的扫描信号和使能信号端EM的使能信号的控制下，使驱动晶体管T1根据数据信号端Data提供的数据信号和第一电源电压信号端VDD提供的电源电压信号，向待驱动元件D提供驱动信号。其中，驱动控制子电路10可与待驱动元件D的阳极(正极)连接，待驱动元件D的阴极(负极)与第二电源电压信号端VSS连接。
作为一种可选方式，驱动控制子电路10被配置为在来自扫描信号端S的扫描信号的控制下，将数据信号端Data提供的数据信号写入至第一节点N1；在来自使能信号端EM的使能信号的控制下，使驱动晶体管T1根据第一节点N1的电位和第一电源电压信号端VDD提供的电源电压信号，驱动待驱动元件D工作。其中，第一节点N1的电位与数据信号端Data提供的数据信号有关。
驱动时长控制子电路20与控制信号端CTR、使能信号端EM、第二复位信号端RST2、第一电压信号端V1、第二电压信号端V2、第三电压信号端V3以及第一节点N1连接。其中，控制信号端CTR被配置为接收控制信号，并向驱动时长控制子电路20输入该控制信号；第二复位信号端RST2被配置为接收第二复位信号，并向驱动时长控制子电路20输入该第二复位信号；第一电压信号端V1被配置为接收第一电压信号，并向驱动时长控制子电路20输入该第一电压信号；第二电压信号端V2被配置为接收第二电压信号，并向驱动时长控制子电路20输入该第二电压信号；第三电压信号端V3被配置为接收第三电压信号，并向驱动时长控制子电路20输入该第三电压信号。
驱动时长控制子电路20被配置为在来自第二复位信号端RST2的第二复位信号、使能信号端EM的使能信号以及控制信号端CTR的控制信号的控制下，将第二电压信号端V2提供的第二电压信号传输至第一节点N1，使驱动晶体管T1截止，以控制待驱动元件D的工作时长；待驱动元件D的工作时长与第一节点的电位、第三电压信号端V3提供的在设定电压范围内变化的第三电压信号、第一电压信号端V1提供的第一电压信号有关。
作为一种可选方式，驱动时长控制子电路20包括第十晶体管和第二电容，第二电容的一极与第二节点连接，第二电容的另一极与第三节点连接，第十晶体管的栅极与第三节点连接。驱动时长控制子电路20被配置为在来自第二复位信号端RST2的信号的控制下，将第一电压信号端V1提供的第一电压信号写入到第二节点；在来自使能信号端EM的信号的控制下，将第三电压信号端V3提供的第三电压信号写入到第二节点；在来自控制信号端CTR的信号的控制下，使第十晶体管与第一节点N1电连接，从而第十晶体管的源极电位等于第一节点N1的电位，以在第十晶体管根据第一节点N1的电位、第三电压信号端V3提供的第三电压信号、第一电压信号端V1提供的第一电压信号开启时，将第二电压信号端V2提供的第二电压信号传输至第一节点N1，使驱动晶体管T1截止，以控制待驱动元件D的工作时长。其中，由上述可知，第一节点N1的电位与数据信号端Data提供的数据信号有关，因此第十晶体管的开启与数据信号端Data提供的数据信号有关。
由此，上述像素驱动电路1包括驱动控制子电路10和驱动时长控制子电路20，驱动控制子电路10被配置为向待驱动元件D提供驱动信号，并且该驱动信号的大小跟数据信号端Data提供的数据信号和第一电源电压信号端VDD提供的电源电压信号有关。驱动时长控制子电路20被配置为控制待驱动元件D的工作时长，即驱动时长控制子电路20在第二复位信号端RST2提供的第二复位信号和使能信号端EM提供的使能信号的控制下，利用第一节点N1的电位、第一电压信号端V1提供的第一电压信号，第三电压信号端V3提供的第三电压信号，将第二电压信号端V2提供的第二电压信号传输至第一节点N1，改变了第一节点N1的电位，使驱动晶体管T1截止，以使待驱动元件D由工作状态转变为不工作状态。示例的，当待驱动元件为发光器件时，驱动晶体管T1截止，发光器件由发光状态转变为不发光状态。由此可知，当待驱动元件D进入工作状态时，待驱动元件D的工作时长与数据信号、第三电压信号和第一电压信号有关。
在待驱动元件D为Micro LED或Mini LED的情况下，上述的驱动控制子电路10通过控制传输至待驱动元件D的驱动电流(驱动信号)的大小，驱动时长控制子电路20通过控制待驱动元件D的发光时长，实现改变待驱动元件D的亮度，进而实现对应的灰阶显示。
经研究发现，在Micro LED和Mini LED等待驱动元件D的驱动电流较大时，待驱动元件D处于高电流密度下，发光效率较高，亮度较稳定、能耗较低。而在Micro LED和MiniLED等待驱动元件D的驱动电流较小时，待驱动元件D处于低电流密度下，待驱动元件D的发光效率较低且主波峰偏移、亮度不稳定，能耗较高。其中的亮度不稳定会导致在显示时，待驱动元件D的亮度较设定值偏低，影响显示效果。
待驱动元件D在高电流密度下发光效率高，在低电流密度下发光效率低且主波峰偏移的具体表现为：在输入待驱动元件D的驱动电流达到一定值时，待驱动元件D的发光效率达到最高，即到达主波峰；在驱动电流没有达到该值时，待驱动元件D的发光效率一直处于上升阶段，此时并未达到发光效率的主波峰，即，随着所提供的驱动电流的增大，待驱动元件D的亮度逐渐增大，同时发光效率逐渐增大。
在相关技术中，主要通过控制输入待驱动元件D的驱动电流的大小来实现控制待驱动元件D的亮度，而发光时长为固定值，从而对于每个亚像素，以相同的发光时长和不同的驱动电流，实现了不同灰阶的显示。例如，在实现较低灰阶的显示时，由于发光时长不变，则需要提供较小的驱动电流，使待驱动元件D的亮度降低；在实现较高的灰阶的显示时，则需要提供较大的驱动电流，使待驱动元件D的亮度提高。
但是如上所述，由于待驱动元件D具有在低电流密度下发光效率低且主波峰偏移的缺点，所以在使用相关技术中，通过仅调整驱动电流大小来控制待驱动元件D的亮度，在实现较低灰阶的显示时，输入待驱动元件D的驱动电流较小，此时，待驱动元件D就处于低电流密度下，会造成待驱动元件D的亮度较低、发光效率较低且能耗较高的问题。
而在本发明实施例提供的像素驱动电路1中，像素驱动电路1包括驱动控制子电路10和驱动时长控制子电路20。其中，驱动控制子电路10用于控制输入待驱动元件D的驱动电流，驱动时长控制子电路20用于控制待驱动元件D的工作时长。在实现较高灰阶的显示时，可通过增大输入待驱动元件D的驱动电流，提高待驱动元件D的亮度；在实现较低灰阶的显示时，可通过缩短待驱动元件D的工作时长，不降低输入待驱动元件D的驱动电流的大小，即仍然保持待驱动元件D的驱动电流为高灰阶显示时的电流，使得待驱动元件D的亮度降低。这样，无论在实现高灰阶显示还是低灰阶显示时，传输至待驱动元件D的驱动电流始终较大，从而使得待驱动元件D始终处于高电流密度下，保证待驱动元件D的发光效率较高、亮度稳定、功耗较低，显示效果较好。
在一些实施例中，如图2所示，驱动控制子电路10包括第一数据写入单元101、第一驱动单元102和第一控制单元103，第一驱动单元102包括驱动晶体管T1。驱动晶体管T1的栅极与第一节点N1连接。
第一数据写入单元101与扫描信号端S、数据信号端Data以及第一驱动单元102连接；第一数据写入单元101被配置为在来自扫描信号端S的信号的控制下，将数据信号端Data提供的数据信号写入至第一节点N1。
第一控制单元103与使能信号端EM、第一驱动单元102和待驱动元件D连接；第一控制单元103被配置为在来自使能信号端EM的信号的控制下，使第一驱动单元102中驱动晶体管T1与待驱动元件D电连接，以驱动待驱动元件D工作。
其中，驱动晶体管T1还与第一电源电压信号端VDD连接。
在此基础上，在一些实施例中，如图4所示，第一驱动单元102包括驱动晶体管T1和第一电容C1。
驱动晶体管T1的栅极与第一节点N1连接，驱动晶体管T1的第一极与第一电源电压信号端VDD连接，驱动晶体管T1的第二极与第一控制单元103连接。
第一电容C1的第一极与第一节点N1连接，第一电容C1的第二极与驱动晶体管T1的第一极连接。
第一电容C1接收第一数据写入单元101所输入的来自数据信号端Data的数据信号Vdata，并存储该数据信号Vdata。
驱动晶体管T1根据第一电容C1所存储的数据信号Vdata和第一电源电压信号端VDD提供的电源电压信号Vdd，产生驱动信号，并将该驱动信号传输至第一控制单元103。
在一些实施例中，如图4所示，第一数据写入单元101包括第二晶体管T2；第二晶体管T2的栅极与扫描信号端S连接，第二晶体管T2的第一极与数据信号端Data连接，第二晶体管T2的第二极与第一节点N1连接。
第二晶体管T2在扫描信号端S提供的扫描信号的控制下开启，并将数据信号端Data提供的数据信号Vdata传输到与第一节点N1连接的第一电容C1的第一极。
在一些实施例中，如图4所示，第一控制单元103包括第三晶体管T3；第三晶体管T3的栅极与使能信号端EM连接，第三晶体管T3的第一极与驱动晶体管T1的第二极连接，第三晶体管T3的第二极与待驱动元件D的阳极连接。
第三晶体管T3在使能信号端EM提供的使能信号的控制下开启，使驱动晶体管T1与待驱动元件D导通，待驱动元件D发光。
在上述基础上，在一些实施例中，驱动晶体管T1、第二晶体管T2、第三晶体管T3均为P型晶体管，或者，均为N型晶体管。
在上述的驱动控制子电路10中，通过第一数据写入单元101，将数据信号端Data提供的数据信号Vdata写入第一节点N1，由于第一节点N1与驱动晶体管T1的栅极连接，所以，驱动晶体管T1的栅极电位等于第一节点N1的电位，即等于Vdata。在驱动晶体管T1为P型晶体管的情况下，驱动晶体管T1在其栅极电位与第一电源电压信号端VDD提供的电源电压信号Vdd之差小于其阈值电压Vth1时导通，即，当Vdata－Vdd＜Vth1，驱动晶体管T1将输出驱动信号。第一控制单元103在使能信号端EM的控制下，将驱动晶体管T1和待驱动元件D导通，使驱动晶体管T1输出的驱动信号可以传输至待驱动元件D中，驱动待驱动元件D发光。
上述第一驱动单元102、第一数据写入单元101、第一控制单元103的连接方式简单，使得整个驱动控制子电路10的结构较为简单，有利于制作驱动控制子电路10，降低生产成本。
在一些实施例中，参考图4，驱动控制子电路10包括驱动晶体管T1、第一电容C1、第二晶体管T2和第三晶体管T3。
驱动晶体管T1的栅极与第一节点N1连接，驱动晶体管T1的第一极与第一电源电压信号端VDD连接，驱动晶体管T1的第二极与第一控制单元103连接。
第一电容C1的第一极与第一节点N1连接，第一电容C1的第二极与驱动晶体管T1的第一极连接。
第二晶体管T2的栅极与扫描信号端S连接，第二晶体管T2的第一极与数据信号端Data连接，第二晶体管T2的第二极与第一节点N1连接。
第三晶体管T3的栅极与使能信号端EM连接，第三晶体管T3的第一极与驱动晶体管T1的第二极连接，第三晶体管T3的第二极与待驱动元件D连接。
作为另一种可选方式，如图3所示，驱动控制子电路10包括第一数据写入单元101、第一驱动单元102和第一控制单元103；第一驱动单元102包括驱动晶体管T1。
第一数据写入单元101与扫描信号端S、数据信号端Data以及第一驱动单元102连接；第一数据写入单元101被配置为在来自扫描信号端S的扫描信号的控制下，将数据信号端Data提供的数据信号和驱动晶体管T1的阈值电压Vth1写入至第一节点N1，对驱动晶体管T1进行阈值电压补偿。
第一控制单元103与使能信号端EM、第一电源电压信号端VDD、第一驱动单元102和待驱动元件D连接；第一控制单元103被配置为在来自使能信号端EM的信号的控制下，使驱动晶体管T1与第一电源电压信号端VDD和待驱动元件D电连接，以通过驱动晶体管T1驱动待驱动元件D工作。
在此基础上，在一些实施例中，如图5所示，第一驱动单元102包括驱动晶体管T1和第一电容C1。
驱动晶体管T1的栅极与第一节点N1连接，驱动晶体管T1的第一极和第二极均与第一控制单元103和第一数据写入单元101连接。
第一电容C1的第一极与第一节点N1连接，第一电容C1的第二极与第一电源电压信号端VDD连接。
第一电容C1接收并存储通过第一数据写入单元101写入的数据信号Vdata和驱动晶体管T1的阈值电压Vth1，并将该数据信号Vdata和驱动晶体管T1的阈值电压Vth1传输至驱动晶体管T1的栅极。
驱动晶体管T1根据第一电容C1所存储的数据信号Vdata和驱动晶体管T1的阈值电压Vth1，以及在驱动晶体管T1与第一电源电压信号端VDD连接时，从第一电源电压信号端VDD传输至驱动晶体管T1的电源电压信号Vdd产生驱动信号。
在一些实施例中，如图5所示，第一数据写入单元101包括第四晶体管T4和第五晶体管T5；第四晶体管T4的栅极与扫描信号端S连接，第四晶体管T4的第一极与数据信号端Data连接，第四晶体管T4的第二极与驱动晶体管T1的第一极连接。
第五晶体管T5的栅极与扫描信号端S连接，第五晶体管T5的第一极与驱动晶体管T1的第二极连接，第五晶体管T5的第二极与第一节点N1连接。
第四晶体管T4在扫描信号端S提供的扫描信号的控制下，将数据信号端Data提供的数据信号Vdata输入驱动晶体管T1的第一极。第五晶体管T5在扫描信号端S提供的扫描信号的控制下，将驱动晶体管T1的栅极与第二极短接，使驱动晶体管T1达到自饱和状态，并将数据信号Vdata和驱动晶体管T1的阈值电压Vth1传输至第一节点N1以及第一电容C1的第一极。其中，在自饱和状态下，驱动晶体管T1处于低电压，大电流的状态。
在一些实施例中，如图5所示，第一控制单元103包括第六晶体管T6和第七晶体管T7；第六晶体管T6的栅极与使能信号端EM连接，第六晶体管T6的第一极与第一电源电压信号端VDD连接，第六晶体管T6的第二极与驱动晶体管T1的第一极连接。
第七晶体管T7的栅极与使能信号端EM连接，第七晶体管T7的第一极与驱动晶体管T1的第二极连接，第七晶体管T7的第二极与待驱动元件D连接。
第六晶体管T6在使能信号端EM提供的使能信号的控制下，将第一电源电压信号端VDD所提供的电源电压信号Vdd传输至驱动晶体管T1的第一极。第七晶体管T7在使能信号端EM提供的使能信号的控制下，将驱动晶体管T1与待驱动元件D导通，使待驱动元件D发光。
在此基础上，在一些实施例中，驱动晶体管T1、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7均为P型晶体管，或者均为N型晶体管。
在上述的驱动控制子电路10中，通过第一数据写入单元101，将数据信号端Data提供的数据信号Vdata和驱动晶体管T1的阈值电压Vth1写入第一节点N1，由于第一节点N1与驱动晶体管T1的栅极连接，所以，驱动晶体管T1的栅极电位等于第一节点N1的电位，即等于Vdata1+Vth1，从而实现了对驱动晶体管T1的阈值电压补偿。第一控制单元103在使能信号端EM的控制下，将驱动晶体管T1的第一极与第一电源电压信号端VDD导通，将驱动晶体管T1的第二极与待驱动元件D导通，在此基础上，当驱动晶体管T1的栅极电位与第一电源电压信号端VDD提供的电源电压信号Vdd之差小于其阈值电压Vth1时导通，即，当(Vdata1+Vth1)－Vdd＜Vth1，驱动晶体管T1将输出驱动信号，并且驱动晶体管T1输出的驱动信号可以传输至待驱动元件D中，驱动待驱动元件D发光。
其中，在驱动控制子电路10中，对于驱动晶体管T1而言，根据(Vdata1+Vth1)－Vdd＜Vth1化简后等于Vdata1－Vdd＜0，可知，用于驱动晶体管T1的驱动信号并不受其阈值电压Vth1的影响。一方面，由于高迁移率的薄膜晶体管例如为低温多晶硅薄膜晶体管，因薄膜晶体管制作工艺的影响，其阈值电压相对于设计值发生了一定偏移，因而会影响薄膜晶体管的工作性能的稳定性，而当薄膜晶体管的工作性能与其阈值电压无关时，其稳定性将更好。另一方面，由于Vdd为一定值，所以可根据Vdata来精确控制驱动晶体管T1的输出信号，控制更加简单、精确，同时有利于减少控制误差，提高待驱动元件D的发光效率、亮度的稳定性、以及显示效果。
通过上述的第一数据写入单元101可以消除驱动晶体管T1的阈值电压Vth1对驱动信号的影响，使得驱动晶体管T1在驱动待驱动元件D发光时，不受其阈值电压Vth1的影响，从而使得待驱动元件D的亮度更稳定，发光效率更高，显示效果更好。
在一些实施例中，参考图5，驱动控制子电路10包括驱动晶体管T1、第一电容C1、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7。
驱动晶体管T1的栅极与第一节点N1连接，驱动晶体管T1的第一极与第四晶体管T4的第二极和第六晶体管T6的第二极连接，驱动晶体管T1的第二极与第五晶体管T5的第一极和第七晶体管T7的第一极连接。
第一电容C1的第一极与第一节点N1连接，第一电容C1的第二极与第一电源电压信号端VDD连接。
第四晶体管T4的栅极与扫描信号端S连接，第四晶体管T4的第一极与数据信号端Data连接。
第五晶体管T5的栅极与扫描信号端S连接，第五晶体管T5的第一极与驱动晶体管T1的第二极连接，第五晶体管T5的第二极与第一节点N1连接。
第六晶体管T6的栅极与使能信号端EM连接，第六晶体管T6的第一极与第一电源电压信号端VDD连接。
第七晶体管T7的栅极与使能信号端EM连接，第七晶体管T7的第一极与驱动晶体管T1的第二极连接，第七晶体管T7的第二极与待驱动元件D连接。
在上述基础上，在一些实施例中，如图6所示，驱动控制子电路10还包括复位单元104。
复位单元104与第一复位信号端RST1、初始信号端Vint、第一节点N1、以及待驱动元件D电连接；复位单元104在来自第一复位信号端RST1的信号的控制下，根据初始信号端Vint提供的初始电压，对第一节点N1和待驱动元件D进行复位。
示例的，该初始电压可以为0或大于零的高电平，以保证驱动晶体管T1在复位阶段保持关闭状态。
通过复位单元104分别将第一节点N1的电位和待驱动元件D阳极的电位复位为初始信号端Vint所提供的初始电压，有利于提高显示效果。
在一些实施例中，如图7所示，复位单元104包括第八晶体管T8和第九晶体管T9。
第八晶体管T8的栅极与第一复位信号端RST1连接，第八晶体管T8的第一极与初始信号端Vint连接，第八晶体管T8的第二极与第一节点N1连接。第八晶体管T8在来自第一复位信号端RST1的控制下开启，将第一节点N1的电位复位为初始信号端Vint所提供的初始电压。
第九晶体管T9的栅极与第一复位信号端RST1连接，第九晶体管T9的第一极与初始信号端Vint连接，第九晶体管T9的第二极与待驱动元件D的阳极连接。第九晶体管T9在来自第一复位信号端RST1的控制下开启，将待驱动元件D的阳极电位复位为初始信号端Vint所提供的初始电压。
由于第一节点N1的电位等于驱动晶体管T1的栅极电位，而驱动晶体管T1的栅极电位会影响驱动信号，驱动信号又会影响待驱动元件D的亮度，同时，待驱动元件D的阳极电位也会影响其自身的亮度，因此为了保证待驱动元件D的显示效果，在显示前，需要对第一节点N1和待驱动元件D的电位进行复位。
下面对驱动控制子电路10的电路结构进行整体性，示例性的描述。
驱动控制子电路10的一种电路结构，参考图4所示，驱动控制子电路10包括驱动晶体管T1、第二晶体管T2、第三晶体管T3和第一电容C1。
第一电容C1的一极与第一电源电压信号端VDD连接，另一极与第一节点N1连接。
驱动晶体管T1的栅极与第一节点N1连接，驱动晶体管T1的第一极与第一电源电压信号端VDD连接，驱动晶体管T1的第二极与第三晶体管T3的第一极连接。
第二晶体管T2的栅极与扫描信号端S连接，第二晶体管T2的第一极与第一节点N1连接，第二晶体管T2的第二极与数据信号端Data连接。
第三晶体管T3的栅极与使能信号端EM连接，第三晶体管T3的第二极与待驱动元件D连接。
驱动晶体管T1、第二晶体管T2、第三晶体管T3均为P型晶体管。
驱动控制子电路10的另一种电路结构，参考图7所示，驱动控制子电路10包括驱动晶体管T1、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8、第九晶体管T9和第一电容C1。
第一电容C1的一极与第一电源电压信号端VDD连接，另一极与第一节点N1连接。
驱动晶体管T1的栅极与第一节点N1连接，驱动晶体管T1的第一极与第四晶体管T4的第二极、第六晶体管T6的第二极连接，驱动晶体管T1的第二极与第五晶体管T5的第一极、第七晶体管T7的第一极连接。
第四晶体管T4的栅极与扫描信号端S连接，第四晶体管T4的第一极与数据信号端Data连接。
第五晶体管T5的栅极与扫描信号端S连接，第五晶体管T5的第二极与第一节点N1连接。
第六晶体管T6的栅极与使能信号端EM连接，第六晶体管T6的第一极与第一电源电压信号端VDD连接。
第七晶体管T7的栅极与使能信号端EM连接，第七晶体管T7的第二极与待驱动元件D的阳极连接。
第八晶体管T8的栅极与第一复位信号端RST1连接，第八晶体管T8的第一极与初始信号端Vint连接，第八晶体管T8的第二极与第一节点N1连接。
第九晶体管T9的栅极与第一复位信号端RST1连接，第九晶体管T9的第一极与初始信号端Vint连接，第九晶体管T9的第二极与待驱动元件D的阳极连接。
驱动晶体管T1、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8、第九晶体管T9均为P型晶体管。
在上述基础上，在一些实施例中，如图2和图3所示，驱动时长控制子电路20包括：第二数据写入单元201、第二驱动单元202、第二控制单元203和第三控制单元204。
第二驱动单元202包括第十晶体管T10和第二电容C2；第二电容C2的一极与第二节点N2连接，第二电容C2的另一极与第三节点N3连接，
第十晶体管T10的栅极与第三节点N3连接。
第二数据写入单元201与第二复位信号端RST2、第一电压信号端V1和第二节点N2连接；第二数据写入单元201被配置为在来自第二复位信号端RST2的信号的控制下，将第一电压信号端V1的第一电压信号写入至第二节点N2。
第二控制单元203与使能信号端EM、第二电压信号端V2、第三电压信号端V3以及第二驱动单元202连接；第二控制单元203在来自使能信号端EM的信号的控制下，将第三电压信号端V3提供的在设定电压范围内变化的第三电压信号写入至第二节点N2，并使第十晶体管T10与第二电压信号端V2电连接。
第三控制单元204与控制信号端CTR、第二驱动单元202以及第一节点N1连接。
第三控制单元204在来自控制信号端CTR的信号的控制下，使第十晶体管T10与第一节点N1电连接。在第十晶体管T10未开启时，第十晶体管T10与第一节点N1电连接，第十晶体管T10的源极电位等于第一节点N1的电位。当第十晶体管T10的栅极和源极电位之差大于第十晶体管T10的阈值电压时，第十晶体管T10将开启，第十晶体管T10开启后，第一节点N1的电位将变为第二电压信号端V2所提供的第二电压信号，而第二电压信号可以使驱动晶体管T1截止。示例的，在驱动晶体管为P型晶体管的情况下，当第二电压信号为高电平时，驱动晶体管T1截止。
基于该驱动时长控制子电路20，第二电容C2用于接收并存储第二数据写入单元201所写入的第一电压信号端V1的第一电压信号，接收并存储第二控制单元203所写入的在设定电压范围内变化的第三电压信号。第十晶体管T10可根据第一节点N1的电位、第一电压信号端V1提供的第一电压信号，第三电压信号端V3提供的第三电压信号开启，并在第十晶体管T10与第二电压信号端V2导通，第十晶体管T10与第一节点N1导通后，将第二电压信号端V2所提供的第二电压信号传输到第一节点N1。
其中，在第十晶体管T10未开启时，第一节点N1的电位受数据信号端Data提供的数据信号的影响，具体的，第一节点N1的电位等于数据信号Vdata+Vth1，Vth1为驱动晶体管T1的阈值电压。第一电压信号端V1所提供的第一电压信号可以使第二节点N2和第三节点N3具有一定的电位差，为后续通过第三电压信号的设定电位控制待驱动元件D的工作时长做准备。根据电容的电荷保持定律，在第一电压信号使得第二节点N2和第三节点N3具有电位差后，当第三电压信号端V3提供的第三电压信号传输至第二节点N2时，第二节点N2的电位发生变化，而第三节点N3的电位也会随第二节点N2的电位发生变化，以使得第三节点N3的电位叠加第三电压信号端V3所提供的第三电压信号和第一电压信号端V1所提供的第一电压信号的差值。由于第十晶体管T10的开启受第三节点N3的电位和第一节点N1的电位之差影响，而第一电压信号端V1所提供的第一电压信号可以为定值，因而第十晶体管T10的开启时间由第三电压信号端V3所提供的第三电压信号和数据信号端Data提供的数据信号决定。也就是说，当传输给不同的亚像素不同的数据信号时，结合电压在设定范围内变化的第三电压信号中的不同电压的配合，使得第十晶体管T10开启，从而使得待驱动元件D的工作时长不同。
第三电压信号在设定电压范围内变化，该设定电压范围与数据信号和待驱动元件D的工作时长有关，依据数据信号和待驱动元件D的工作时长而设定。示例的，第三电压信号端V3的电位V3为浮动值，第三电压信号的设定电压范围的端点分别为Va和Vb，在Va和Vb范围内的任一电压值为Vc，即Va≤Vc≤Vb，即第三电压信号V3的浮动范围为Va至Vb。则从使能信号端EM的有效时刻开始，即待驱动元件D开始发光时起，到第三电压信号的电压由Va变化为Vb的过程中，在某一时刻V3的值与数据信号Vdata之间的差值能够使得第十晶体管T10开启，以将第二电压信号端V2所提供的第二压电信号写入控制驱动晶体管T1的栅极并使控制驱动晶体管T1截止。
示例的，当第三电压信号V3等于Vc时，Vc与Vdata之间的差值大于Vth2(第十晶体管T10的阈值电压)，第十晶体管T10开开启，则待驱动元件D的发光时长等于第三电压信号V3由Va变化到Vc之间的时间长度。
上述的驱动时长控制子电路20用于控制待驱动元件D的工作时长，其中，驱动时长控制子电路20通过控制第二控制单元203中第三电压信号端V3所传输的第三电压信号在设定电压范围内变化的幅值，通过第三电压信号的幅值结合驱动控制子电路10提供的数据信号，实现控制第十晶体管T10导通的时间点，进而将第二电压信号端V2提供的第二电压信号传输至第一节点N1，控制驱动晶体管T1截止，从而实现了对待驱动元件D的工作时长控制。
在一些实施例中，如图8和图9所示，第二数据写入单元201还与参考电压信号端Ref和第十晶体管T10连接；第二数据写入单元201在来自第二复位信号端RST2的信号的控制下，将参考电压信号端Ref提供的参考电压写入至第三节点N3。
由于第三节点N3与第十晶体管T10的栅极连接，而参考电压信号端Ref提供的参考电压会被写入第三节点N3中，即参考电压会写入第十晶体管T10的栅极中，该参考电压用于抵消第十晶体管T10的阈值电压，提高第十晶体管T10的工作稳定性。由于第十晶体管T10的开启时间决定了待驱动元件D的发光时长，因此当第十晶体管T10的工作性能较为稳定时，有利于精确控制待驱动元件D的发光时长，降低对发光时长的控制误差。
在一些实施例中，如图4、图5、图7、图10、图11和图12所示，第二控制单元203包括第十一晶体管T11和第十二晶体管T12。
第十一晶体管T11的栅极与使能信号端EM连接，第十一晶体管T11的第一极与第三电压信号端V3连接，第十一晶体管T11的第二极与第二节点N2连接。第十一晶体管T11在使能信号端EM提供的使能信号的控制下开启，将第三电压信号端V3提供的第三电压信号传输至第二节点N2。其中，第三电压信号端V3提供的第三电压信号的在设定电压范围变化，该设定电压范围与待驱动元件D的发光时长和数据信号有关，依据待驱动元件D的发光时长和数据信号而设定。
第十二晶体管T12的栅极与使能信号端EM连接，第十二晶体管T12的第一极与第二电压信号端V2连接，第十二晶体管T12的第二极与第十晶体管T10的第一极连接。第十二晶体管T12在使能信号端EM提供的使能信号的控制下开启，以及在第十晶体管T10导通的情况下，将第二电压信号端V2提供的第二电压信号传输至第三控制单元204中。
在一些实施例中，如图4、图5、图7、图10、图11和图12所示，第三控制单元204包括第十三晶体管T13。
第十三晶体管T13的栅极与控制信号端CTR连接，第十三晶体管T13的第一极与第十晶体管T10的第二极连接，第十三晶体管T13的第二极与第一节点N1连接。第十三晶体管T13在控制信号端CTR提供的控制信号的作用下开启，使第十晶体管T10与第一节点N1电连接。
上述从第二控制单元203输入的第二电压信号和第三电压信号用于使驱动晶体管T1截止。其中，在第十晶体管T10开启前，第三控制单元用于使第十晶体管T10的第二极电位等于第一节点N1的电位，所以在设定电压范围内变化的第三电压信号和第一节点N1的电位共同决定了第十晶体管T10的开启，第二电压信号用于使驱动晶体管T1截止。第十晶体管T10开启后，第三控制单元204用于使第二电压信号传输至第一节点N1，使驱动晶体管T1截止，整个电路结构简单，控制精准。
在一些实施例中，如图4、图5、图7所示，第二数据写入单元201包括第十四晶体管T14。
第十四晶体管T14的栅极与第二复位信号端RST2连接，第十四晶体管T14的第一极与第一电压信号端V1连接，第十四晶体管T14的第二极与第二节点N2连接。
第十四晶体管在第二复位信号端RST2提供的第二复位信号的控制下开启，将第一电压信号端V1提供的第一电压信号写入第二节点N2中，由于第二节点N2和第三节点N3分别位于第二电容C2的两端，而第三节点N3的电位等于0，此时在第二电容C2的两端存在电位差，该电位差等于第一电压信号的电位。
在一些实施例中，如图10、图11和图12所示，第二数据写入单元201包括第十四晶体管T14、第十五晶体管T15和第十六晶体管T16。
第十四晶体管T14的栅极与第二复位信号端RST2连接，第十四晶体管T14的第一极与第一电压信号端V1连接，第十四晶体管T14的第二极与第二节点N2连接。
第十五晶体管T15的栅极与第二复位信号端RST2连接，第十五晶体管T15的第一极与参考电压信号端Ref连接，第十五晶体管T15的第二极与第十晶体管T10的第一极连接。
第十六晶体管T16的栅极与第二复位信号端RST2连接，第十六晶体管T16的第一极与第十晶体管T10的第二极连接，第十六晶体管T16的第二极与第三节点N3连接。
基于上述驱动时长控制子电路20的结构，第十四晶体管在第二复位信号端RST2提供的第二复位信号的控制下开启，将第一电压信号端V1提供的第一电压信号写入第二节点N2中。此时，第二节点N2的电压可记为Vcom1。
同时，第十五晶体管T15和第十六晶体管T16在第二复位信号端RST2提供的第二复位信号的控制下开启，将第十晶体管T10的阈值电压Vth2和参考电压信号端Ref所提供的参考电压VRef之和写入第三节点N3，即，第三节点N3的电压等于Vth2+VRef。此时，第二电容C2两端的压差为Vcom1-(Vth2+VRef)。
在此基础上，当第二控制单元203在使能信号端EM提供的使能信号的控制下，将第三电压信号端V3提供的第三电压信号(其电压记为V3)传输至第二节点N2时，由于第二节点N2的电位由Vcom1变化到V3，而根据电容的电荷保持定律，第三节点N3的电位变为Vth2+VRef+(V3－Vcom1)。其中，若VRef和Vcom1电压都等于0V，则第二节点N2的电位为V3，第三节点N3的电位为Vth2+V3。
当第三控制单元在控制信号端CTR的控制下开启时，第十晶体管T10的第一极的电位等于第一节点N1的电位(Vdata+Vth1)。
由于第十晶体管T10的栅极与第三节点N3连接，因而，在第十晶体管T10为N型晶体管的情况下，若(Vth2+V3)－(Vdata+Vth1)＞Vth2，简化后为V3－(Vdata+Vth1)＞0，则该第十晶体管T10开启。
在像素驱动电路1工作中，通过输入不同的Vdata，从而便可以确定V3对应的其设定电压范围内的某一具体电压(包括端点Va和Vb)，例如某一具体电压为Vc，所以当第三电压信号的从Va变化到Vc时，第十晶体管T10将开启，从而将第二电压信号传输至第一节点N1，第一节点N1的电位发生了变化，驱动晶体管T1截止。
由上述可知，用于驱动第十晶体管T10的驱动电流并不受其阈值电压Vth2的影响，而与第三电压信号端V3提供的第三电压信号、数据信号有关，有利于精确控制驱动晶体管T1的截止，从而能够能准确的控制待驱动元件D的发光时长。
需要说明的是，在V3－(Vdata+Vth1)＞0该式中，虽然驱动晶体管T1的阈值电压Vth1也会影响第十晶体管T10的开启，但是因为Vth1为定值，所以主要影响第十晶体管T10开启的是第三电压信号和数据信号，因此在本发明中，仅从第三电压信号和数据信号方面对第十晶体管T10工作状态的影响进行了较为详细的阐述。
需要说明的是，此处以VRef和Vcom1电压都等于0V为例进行说明，但本发明实施例并不限于此，当VRef和Vcom1不等于0V时，由于VRef和Vcom1为固定电压，因而第十晶体管T10的导通时间还是与VRef和Vcom1无关。
在此基础上，对驱动时长控制子电路20的结构进行整体性的、示例性的介绍。
如图10、图11和图12所示，驱动时长控制子电路20包括：第十晶体管T10、第十一晶体管T11、第十二晶体管T12、第十三晶体管T13、第十四晶体管T14、第十五晶体管T15、第十六晶体管T16。
第十晶体管T10的栅极与第三节点N3相连，第十晶体管T10的第一极与第十二晶体管T12的第二极、第十五晶体管T15的第二极连接，第十晶体管T10的第二极与第十六晶体管T16的第一极、第十三晶体管T13的第一极连接。
第十一晶体管T11的栅极与使能信号端EM连接，第十一晶体管T11的第一极与第三电压信号端V3连接，第十一晶体管T11的第二极与第二节点N2连接。
第十二晶体管T12的栅极与使能信号端EM连接，第十二晶体管T12的第一极与第二电压信号端V2连接。
第十三晶体管T13的栅极与控制信号端CTR连接，第十三晶体管T13的第二极与第一节点N1连接。
第十四晶体管T14的栅极与第二复位信号端RST2连接，第十四晶体管T14的第一极与第一电压信号端V1连接，第十四晶体管T14的第二极与第二节点N2连接。
第十五晶体管T15的栅极与第二复位信号端RST2连接，第十五晶体管T15的第一极与参考电压信号端Ref连接。
第十六晶体管T16的栅极与第二复位信号端RST2连接，第十六晶体管T16的第二极与第三节点N3连接。
在一些实施例中，如图10、图11和图12所示，第十晶体管T10、第十四晶体管T14、第十五晶体管T15、第十六晶体管T16为N型晶体管，第十一晶体管T11、第十二晶体管T12、第十三晶体管T13均为P型晶体管。
或者，第十晶体管T10、第十四晶体管T14、第十五晶体管T15、第十六晶体管T16为P型晶体管，第十一晶体管T11、第十二晶体管T12、第十三晶体管T13均为N型晶体管。
本发明实施例还提供一种上述的像素驱动电路1的驱动方法，其中，如图13和图14所示，一个帧周期(1Frame)包括扫描时段和工作时段，扫描时段包括多个行扫描时段。即，多个行扫描时段包括n个行扫描时段，其中n为正整数。每个行扫描时段包括下述的S1～S2步骤。
像素驱动电路1的驱动方法，包括：
一、在多个行扫描时段中的每个行扫描时段：
S1、驱动控制子电路10在来自扫描信号端S的扫描信号的控制下，至少写入来自数据信号端Data的数据信号。
结合图2和图13所示，在驱动控制子电路10包括第一数据写入单元101、第一驱动单元102以及第一控制单元103，且第一数据写入单元101与扫描信号端S和数据信号端Data连接的情况下：第一数据写入单元101在扫描信号端S提供的扫描信号的控制下，将从数据信号端Data处接收的数据信号Vdata写入第一驱动单元102中。
或者，结合图3和图14所示，在驱动控制子电路10包括第一数据写入单元101、第一驱动单元102以及第一控制单元103，且第一数据写入单元101与扫描信号端S和数据信号端Data连接的情况下：第一数据写入单元101在扫描信号端S提供的扫描信号的控制下，将从数据信号端Data处接收的数据信号Vdata和驱动晶体管T1的阈值电压Vth1写入第一驱动单元102中。
示例的，如图4所示，在第一数据写入单元101包括第二晶体管T2，第一驱动单元102包括驱动晶体管T1和第一电容C1，第一控制单元103包括第三晶体管T3的情况下。
结合图4和图13，在每个行扫描时段，第二晶体管T2在扫描信号的控制下导通，将从数据信号端Data处接收的数据信号Vdata传输至第一电容C1的第一极，即第一节点N1，此时第一电容C1的第一极的电位等于数据信号Vdata的电位。
第一电容C1的第一极还与驱动晶体管T1的栅极连接，因此，驱动晶体管T1的栅极电位也等于Vdata，而第一电容C1的第二极、驱动晶体管T1的第一极均与第一电源电压信号端VDD连接，因此第一电容C1的第二极、驱动晶体管T1的第一极的电位均等于第一电源电压信号端VDD提供的电源电压信号Vdd的电位。由上述可知，第一电容C1两极的电位分别为Vdata和Vdd，而二者并不同，也就是说此时第一电容C1两极存在电位差，因此实现了对第一电容C1的充电。
或者，示例的，如图5所示，在第一数据写入单元101包括第四晶体管T4和第五晶体管T5，第一驱动单元102包括驱动晶体管T1和第一电容C1，第一控制单元103包括第六晶体管T6和第七晶体管T7的情况下。
结合图5和图14，在每个行扫描时段，第四晶体管T4在扫描信号端S提供的扫描信号的控制下开启，将从数据信号端Data处接收的数据信号Vdata传输至驱动晶体管T1的第一极。第五晶体管T5在扫描信号端S提供的扫描信号的控制下开启，将驱动晶体管T1的栅极与其第二极连接，使驱动晶体管T1处于自饱和状态，则驱动晶体管T1栅极的电位等于Vdata与其阈值电压Vth1之和，实现了对驱动晶体管T1阈值电压Vth1的补偿，使得驱动驱动晶体管T1的驱动电流与其阈值电压Vth1无关。
第一电容C1的第一极与驱动晶体管T1栅极，即第一节点N1连接，则第一电容C1的第一极的电位也等于Vdata与Vth1之和。而第一电容C1的第二极与第一电源电压信号端VDD连接，因此第一电容C1的第二极的电位等于第一电源电压信号端VDD提供的电源电压信号Vdd的电位。由上述可知，第一电容C1的第一极的电位为Vdata与Vth1之和、第一电容C1的第二极的电位为Vdd，而Vdata与Vth1之和，与Vdd并不同，也就是说此时第一电容C1两极存在电位差，因此实现了对第一电容C1的充电。
S2、驱动时长控制子电路20在来自第二复位信号端RST2的信号的控制下，至少写入来自第一电压信号端V1的第一电压信号。
如图2和图3所示，在驱动时长控制子电路20包括第二数据写入单元201、第二驱动单元202、第二控制单元203和第三控制单元204的情况下：第二数据写入单元201在第二复位信号端RST2的提供的第二复位信号的控制下，将从第一电压信号端V1处接收的第一电压信号写入第二节点N2。
示例的，如图4和图5所示，在第二数据写入单元201包括第十四晶体管T14，第二驱动单元202包括第二电容C2和第十晶体管T10的情况下。
在每个行扫描时段，第十四晶体管T14在第二复位信号端RST2提供的第二复位信号的控制下开启，将从第一电压信号端V1处接收的第一电压信号写入第二节点N2，从而使得第二电容C2的第一极和第二极之间存在电位差，该电位差等于第一电压信号的电位。该电位差即也为第二节点N2和第三节点N3之间的电位差。
或者，如图10、图11和图12所示，在驱动时长控制子电路20包括第二数据写入单元201、第二驱动单元202、第二控制单元203和第三控制单元204的情况下：第二数据写入单元201在来自第二复位信号端RST2的信号的控制下，将第一电压信号端V1的第一电压信号写入至第二节点N2，将参考电压信号端Ref提供的参考电压写入至第三节点N3。
需要说明是，如图13所示，虽然以第一电压信号端V1提供的第一电压信号、第二电压信号端V2、参考电压信号端Ref提供的参考信号为低电平为例进行示意，但本发明并不限于此，均可根据实际电路进行设置。并且，在第一电压信号、第二电压信号和参考电压信号相同的情况下，三者甚至还可以使用同一个信号线传输信号。如图14所示，在像素驱动电路1包括复位单元104的情况下，初始信号端Vint的初始电压也为低电平，但本发明并不限于此，同时在第一电压信号、第二电压信号、参考电压信号和初始电压相同的情况下，四者也可以使用同一条信号线传输信号。
虽然在扫描阶段，第三电压信号端V3提供的第三电压信号由于第二控制单元203的控制未传输至第二驱动单元202中，但是基于降低各信号之间的相互干扰以及提高像素驱动电路1工作的稳定性考虑，在扫描阶段，可以设置第三电压信号的电位例如等于一固定电位，以减少第三电压信号的波动，该固定电位例如等于电压Va。
如图10、图11和图12所示，在第二数据写入单元201包括第十四晶体管T14，第十五晶体管T15和第十六晶体管T16，第二驱动单元202包括第二电容C2和第十晶体管T10的情况下。
在每个行扫描时段，第十四晶体管T14在第二复位信号端RST2提供的第二复位信号的控制下开启，将从第一电压信号端V1处接收的第一电压信号写入第二节点N2，此时第二节点N2的电位等于第一电压信号的电位。
第十五晶体管T15和第十六晶体管T16在第二复位信号端RST2提供的第二复位信号的控制下，将从参考信号端Ref接收的参考电压信号的电位和第十晶体管T10的阈值电压Vth2写入第三节点N3中。而第二电容C2的第一极与第二节点N2连接，第二电容C2的第二极与第三节点N3连接，因此使得第二电容C2的第一极和第二极之间存在电位差，也即第二节点N2和第三节点N3之间存在电位差，该电位差等于第一电压信号的电位(记为Vcom1)减去参考电压信号的电位(记为Vref)与第十晶体管T10的阈值电压Vth2。
在整个扫描时段中，每个行的扫描时段均包括上述的步骤S1～S2，这样便实现了对n行的扫描，完成了对n行亚像素的数据信号Vdata和第一电压信号的写入，并将的数据信号Vdata和第一电压信号分别进行存储，为工作时段实现驱动信号的输出做准备。
示例的，针对图4的电路结构，结合图13所示，在每个行扫描时段，第二晶体管T2和第十四晶体管T14被导通；驱动晶体管T1、第三晶体管T3、第十一晶体管T11、第十二晶体管T12和第十三晶体管T13截止，第十晶体管T10处于自饱和状态。
针对图5的电路结构，结合图14所示，在每个行扫描时段，驱动晶体管T1、第四晶体管T4、第五晶体管T5、第十四晶体管T14被导通，第六晶体管T6、第七晶体管T7、第十一晶体管T11、第十二晶体管T12和第十三晶体管T13截止，第十晶体管T10处于自饱和状态。
针对图10的电路结构，结合图13所示，在每个行扫描时段，第二晶体管T2、第十晶体管T10、第十四晶体管T14、第十五晶体管T15和第十六晶体管T16被导通，驱动晶体管T1、第三晶体管T3、第十一晶体管T11、第十二晶体管T12和十三晶体管T13截止。
针对图11的电路结构，结合图14所示，在每个行扫描时段，驱动晶体管T1、第四晶体管T4、第五晶体管T5、第十晶体管T10、第十四晶体管T14、第十五晶体管T15和第十六晶体管T16被导通，第六晶体管T6、第七晶体管T7、第十一晶体管T11、第十二晶体管T12和第十三晶体管T13截止。
针对图12的电路结构，结合图14，由于驱动控制子电路10包括复位单元104，因此在每个行扫描时段中还包括复位时段。在复位时段，第八晶体管T8、第九晶体管T9、第十晶体管T10、第十四晶体管T14、第十五晶体管T15和第十六晶体管T16被导通，第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第十一晶体管T11、第十二晶体管T12和第十三晶体管T13截止。在复位时段结束后，驱动晶体管T1、第四晶体管T4、第五晶体管T5被导通；第十晶体管T10、第十四晶体管T14、第十五晶体管T15和第十六晶体管T16保持导通状态，第六晶体管T6、第七晶体管T7、第十一晶体管T11、第十二晶体管T12和第十三晶体管T13保持截止状态，第八晶体管T8和第九晶体管T9被截止。
二、在工作时段：
S3、驱动控制子电路10在来自使能信号端EM的使能信号的控制下，根据第一节点N1的信号和第一电源电压信号端VDD提供的电源电压信号Vdd，驱动待驱动元件D工作。
结合图2和图13，在驱动控制子电路10包括第一驱动单元102以及第一控制单元103的情况下：第一控制单元103在使能信号端EM的控制下开启，使第一驱动单元102与待驱动元件D电连接，以通过驱动晶体管T1驱动待驱动元件D发光。
结合图3和图14，在驱动控制子电路10包括第一驱动单元102以及第一控制单元103的情况下：第一控制单元103在使能信号端EM的控制下开启，使驱动晶体管T1的第一极与第一电源电压信号端VDD电连接，驱动晶体管T1的第二极与待驱动元件D电连接，驱动待驱动元件D发光。
示例的，如图4所示，在第一数据写入单元101包括第二晶体管T2，第一驱动单元102包括驱动晶体管T1和第一电容C1，第一控制单元103包括第三晶体管T3的情况下。
在行扫描时段结束时，驱动晶体管T1的栅极电位等于Vdata，驱动晶体管T1的第一极的电位等于第一电源电压信号端VDD提供的电源电压信号Vdd的电位。在工作时段，在来自使能信号端EM的使能信号的控制下，第三晶体管T3导通，使得驱动晶体管T1的第二极与待驱动元件D的阳极电连接，在此基础上，在驱动晶体管T1为P型晶体管的情况下，由于驱动晶体管T1的栅极电位与其第一极的电位之差小于驱动晶体管T1的阈值电压Vth1，驱动晶体管T1处于导通状态，因而，驱动信号从驱动晶体管T1向待驱动元件D传输，使得待驱动元件D发光。
或者，示例的，如图5所示，在第一数据写入单元101包括第四晶体管T4和第五晶体管T5，第一驱动单元102包括驱动晶体管T1和第一电容C1，第一控制单元103包括第六晶体管T6和第七晶体管T7的情况下。
在行扫描时段结束时，驱动晶体管T1的栅极电位等于Vdata+Vth1。在工作时段，在来自使能信号端EM的使能信号的控制下，第六晶体管T6和第七晶体管T7导通，使得驱动晶体管T1的第一极与第一电源电压信号端VDD电连接，驱动晶体管T1的第二极与待驱动元件D的阳极电连接，在此基础上，在驱动晶体管T1为P型晶体管的情况下，由于驱动晶体管T1的栅极电位与其第一极的电位(Vdd)之差小于驱动晶体管T1的阈值电压Vth1，驱动晶体管T1处于导通状态，因而，驱动信号从驱动晶体管T1向待驱动元件D传输，使得待驱动元件D发光。
S4、驱动时长控制子电路20在来自使能信号端EM的使能信号的控制下，将第二电压信号端V2提供的第二电压信号传输至第一节点N1，使驱动晶体管T1截止，以控制待驱动元件D的工作时长；待驱动元件D的工作时长与第一节点N1的电位、第三电压信号端V3提供的在设定电压范围内变化的第三电压信号、第一电压信号端V1提供的第一电压信号有关。
如图2和图3所示，在驱动时长控制子电路20包括第二驱动单元202、第二控制单元203、第二控制单元203和第三控制单元204的情况下：第二控制单元203在使能信号端EM的使能信号的控制下，向第二驱动单元202传输来自第三电压信号端V3的在设定电压范围内变化的第三电压信号，并使第十晶体管与第二电压信号端V2电连接；第三控制单元204在来自控制信号端CTR的信号的控制下，使第十晶体管T10的第二极与第一节点N1电连接。也就是说，在工作阶段开始时，第十晶体管T10处于截止状态，第十晶体管T10的第二极的电位等于第一节点N的电位，即等于Vdata+Vth1。
由于在行扫描时段结束时，第二节点N2的电位为第一电压信号端V1提供的第一电压信号的电位(记为Vcom1)，当工作时段第二节点N2被写入第三电压信号端V3的电位(记为V3)时，则第二节点N2的电位由之前的第一电压信号的电位Vcom1变为第三电压信号的电位V3，根据电容的电荷保持定律，使得该变化影响了第二电容C2的另一极即第三节点N3的电位，第三节点N3的电位将随着第二节点N2的电位的变化而变化。
第三节点N3的电位即第十晶体管T10的栅极的电位。因此当第二节点N2被写入第三电压信号的电位时，第十晶体管T10的栅极的电位也随之变化，第十晶体管T10的栅极的电位发生变化，则第十晶体管T10的栅极的电位与第十晶体管T10的第二极之间的电位差也发生了变化，在第十晶体管T10为N型管的情况下，当第十晶体管T10栅极电位与其第二极的电位之差大于第十晶体管T10的阈值电压Vth2时，第十晶体管T10开启。第十晶体管T10开启后可以将第二电压信号端V2提供的第二电压信号传输至第一节点N1，使驱动晶体管T1截止，从而控制了待驱动元件D的发光时长。
示例的，如图13和图14所示，第三电压信号端V3提供的第三电压信号V3的电压在设定的Va至Vb的范围内变化，第三电压信号V3需要与数据信号Vdata配合共同使第十晶体管T10开启，所以第三电压信号V3在其设定范围内的具体取值随数据信号而变化。当第三电压信号V3在其设定范围内的取值不同时，则待驱动元件D的工作时间不同。
需要说明的是，在图13和图14中，Va至Vb之间的波形为三角波形，但该波形仅为示意，本发明并不限于此，例如该信号还可以包括锯齿波、斜波等随时间变化的波形。
示例的，结合图4和图13或者结合图5和图14，在第二数据写入单元201包括第十四晶体管T14、第二控制单元203包括第十一晶体管T11和第十二晶体管T12，第三控制单元204包括第十三晶体管T13、第二驱动单元202包括第二电容C2和第十晶体管T10的情况下。
在工作时段，在使能信号端EM的控制下，第十一晶体管T11开启，向第二节点N2传输来自第三电压信号端V3提供的在设定电压范围内变化的第三电压信号。同时，在使能信号端EM的控制下，第十二晶体管T12开启，并向第十晶体管T10的第一极传输来自第二电压信号端V2提供的第二电压信号。在控制信号端CTR的控制下，第十三晶体管T13开启。由于第三电压信号的电压在设定的Va至Vb的范围内变化，而由上述可知，第三电压信号的电压变化会影响第十晶体管T10的栅极电位，而在扫描时段结束后即工作时段开始时，第十晶体管T10处于截止状态，第十晶体管T10的第二极的电位等于第一节点N1的电位，但是在第三电压信号的影响下，以及在第十晶体管T10为N型管的情况下，当第十晶体管T10栅极电位与其第二极的电位之差大于第十晶体管T10的阈值电压Vth2时，第十晶体管T10将会开启。第十晶体管T10开启时，便可以将第二电压信号传输至第一节点N1中，使驱动晶体管T1截止，待驱动元件D停止发光。
需要说明的是，第二电压信号需要根据驱动晶体管T1的类型设置，当驱动晶体管T1为P型管时，第二电压信号为高电平，从而便可以使驱动晶体管T1截止；当驱动晶体管T1为N型管时，第二电压信号为低电平，从而便可以使驱动晶体管T1截止。在图13和图14中，仅以第二电压信号为低电平为例进行示意，本发明并不限于此。
结合图4和图13或结合图5和图14，在工作时段，第十四晶体管T14截止；第十晶体管T10在第三电压信号的设定电压范围内，由截止变为开启；第十一晶体管T11、第十二晶体管T12和第十三晶体管T13开启。其中，在工作时段，第十晶体管T10从截止变为开启的时间为待驱动元件D的发光时长。
又示例的，结合图10和图13或者，结合图11和图14，或者结合图12和图14，在工作时段，第十四晶体管T14、第十五晶体管T15和第十六晶体管T16截止；第十一晶体管T11、第十二晶体管T12和第十三晶体管T13开启，第十晶体管T10在第三电压信号的设定电压范围内，由截止变为开启。其中，在工作时段，第十晶体管T10从截止变为开启的时间为待驱动元件D的发光时长。
该像素驱动电路1的驱动方法与上述的像素驱动电路1具有相同的有益效果，因此不再赘述。
本发明实施例还提供了一种显示面板，包括如上所述的像素驱动电路1、以及待驱动元件D。
上述的显示面板与上述的像素驱动电路1具有相同的有益效果，因此不再赘述。
本发明的实施例还提供了一种显示面板，如图15所示，包括多个亚像素P，每个亚像素P对应设置一个像素驱动电路1。
显示面板还包括：多条扫描信号线、多条数据信号线、以及多条第三电压信号线。
同一行亚像素对应的各像素驱动电路1与同一条扫描信号线连接。
同一列亚像素对应的各像素驱动电路1与同一条数据信号线及同一条第三电压信号线电连接。
示例的，如图15所示，每个亚像素P对应一个像素驱动电路1，多个亚像素P呈多行多列的分布。
如图15所示，该显示面板还包括多条扫描信号线S1-Sn，该多条扫描信号线用于为扫描信号端S1-Sn提供扫描信号；多条使能信号线EM，该多条使能信号线EM用于为使能信号端EM提供使能信号；多条控制信号线CTR，该多条控制信号线CTR用于为控制信号端CTR提供控制信号；多条第一复位信号线RST1，该多条第一复位信号线RST1用于为第一复位信号端RST1提供第一复位信号；多条第二复位信号线RST2，该多条第二复位信号线RST2用于为第二复位信号端RST2提供第二复位信号；多条参考信号线Ref，该多条参考信号线Ref用于为参考信号端Ref提供参考信号。同一行亚像素P与上述多条扫描信号线S1-Sn中的同一条扫描信号线、多条使能信号线EM中的同一条使能信号线、多条控制信号线CTR中的同一条控制信号线、多条第一复位信号线RST1中的同一条第一复位信号线、多条第二复位信号线RST2中的同一条第二复位信号线、多条参考信号线Ref中的同一条参考信号线电连接。
该显示面板还包括多条数据信号线Data、多条第一电源电压线VDD、多条第一电压信号线V1、多条第二电压信号线V2、多条第三电压信号线V3、多条初始信号线Vint。该多条数据信号线Data用于为数据信号端Data提供数据信号；该多条第一电源电压线VDD用于为第一电源电压信号端VDD提供电源电压信号；该多条第一电压信号线V1用于为第一电压信号端V1提供第一电压信号；该多条第二电压信号线V2用于为第二电压信号端V2提供第二电压信号；该多条第三电压信号线V3用于为第三电压信号端V3提供第三电压信号；该多条初始信号线Vint用于为初始信号端Vint提供初始信号。同一列亚像素P与上述的多条数据信号线Data中的同一条数据信号线Data、多条第一电源电压线VDD中的同一条第一电源电压线VDD、多条第一电压信号线V1中的同一条第一电压信号线V1、多条第二电压信号线V2中的同一条第二电压信号线V2、多条第三电压信号线V3中的同一条第三电压信号线V3、多条初始信号线Vint中的同一条初始信号线Vint电连接。
示例的，上述显示面板在工作时，在多个行扫描时段，多条数据线Dtata从第一行亚像素开始向数据信号端Dtata写入数据信号，直至最后一行亚像素。所有行亚像素的数据信号可能相同，也可能不同，在此不做限定。
在工作时段，在使能信号的作用下，多条第三电压信号线V3同时向所有行亚像素中写入相同的第三电压信号，使所有行亚像素同时开始发光。需要说明是，虽然输入所有行亚像素的第三电压信号是相同的，但是由于第三电压信号具有设定的电范围，且所有行亚像素接收到的数据信号可能不同，而不同的数据信号是与第三电压信号设定范围内的某一具体电压对应的，该处的对应指的是，在数据信号和该某一具体电压的共同作用下可以使得第十晶体管T10开启。也就是说，在不同的亚像素中，第三电压信号使得第十晶体管T10开启时所对应的具体数值是不同的，所以待驱动元件D的发光时长不同。
需要说明的是，上述的显示面板所包括的多条信号线的排布，以及图15所示出的显示面板的布线图仅是一种示例，并不构成对显示面板的结构的限制。
上述的显示面板与上述的像素驱动电路1具有相同的有益效果，因此不再赘述。
本发明实施例还提供一种显示装置，包括如上所述的显示面板。
由于该显示装置包括上述显示面板，因此该显示装置具有显示尺寸较大，像素分辨率高，显示效果优良等特点。
在一些实施例中，上述显示装置为电视机、手机、平板电脑、笔记本电脑、显示器、数码相框或导航仪等具有显示功能的产品，本发明对此并不设限。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (16)

1.一种像素驱动电路，其特征在于，包括驱动控制子电路和驱动时长控制子电路；
所述驱动控制子电路包括驱动晶体管，所述驱动晶体管的栅极与第一节点连接；所述驱动控制子电路与扫描信号端、数据信号端、使能信号端、第一电源电压信号端以及待驱动元件连接；所述驱动控制子电路被配置为在来自所述扫描信号端的信号和所述使能信号端的信号的控制下，使所述驱动晶体管根据所述数据信号端提供的数据信号和所述第一电源电压信号端提供的电源电压信号，向所述待驱动元件提供驱动信号；
所述驱动时长控制子电路与控制信号端、所述使能信号端、第二复位信号端、第一电压信号端、第二电压信号端、第三电压信号端以及所述第一节点连接；所述驱动时长控制子电路被配置为在来自所述第二复位信号端的信号、所述使能信号端的信号以及所述控制信号端的信号的控制下，将所述第二电压信号端提供的第二电压信号传输至所述第一节点，使所述驱动晶体管截止，以控制所述待驱动元件的工作时长；所述待驱动元件的工作时长与所述第一节点的电位、所述第三电压信号端提供的在设定电压范围内变化的第三电压信号、以及所述第一电压信号端提供的第一电压信号有关；其中，
所述驱动时长控制子电路包括第二数据写入单元、第二驱动单元、第二控制单元和第三控制单元；所述第二驱动单元包括第十晶体管和第二电容；所述第二电容的一极与第二节点连接，所述第二电容的另一极与第三节点连接，所述第十晶体管的栅极与所述第三节点连接；
所述第二数据写入单元与所述第二复位信号端、所述第一电压信号端和所述第二节点连接；所述第二数据写入单元被配置为在来自所述第二复位信号端的信号的控制下，将所述第一电压信号端的第一电压信号写入至所述第二节点；
所述第二控制单元与所述使能信号端、所述第二电压信号端、所述第三电压信号端以及所述第二驱动单元连接；所述第二控制单元被配置为在来自所述使能信号端的信号的控制下，将所述第三电压信号端提供的在设定电压范围内变化的第三电压信号写入至所述第二节点，并使所述第十晶体管与所述第二电压信号端电连接；其中，
所述第二控制单元包括第十一晶体管和第十二晶体管；所述第十一晶体管的栅极与所述使能信号端连接，所述第十一晶体管的第一极与所述第三电压信号端连接，所述第十一晶体管的第二极与所述第二节点连接；所述第十二晶体管的栅极与所述使能信号端连接，所述第十二晶体管的第一极与所述第二电压信号端连接，所述第十二晶体管的第二极与所述第十晶体管的第一极连接；
所述第三控制单元与所述控制信号端、所述第二驱动单元以及所述第一节点连接；所述第三控制单元被配置为在来自所述控制信号端的信号的控制下，使所述第十晶体管与所述第一节点电连接。
2.根据权利要求1所述的像素驱动电路，其特征在于，所述驱动控制子电路包括第一数据写入单元、第一驱动单元和第一控制单元；所述第一驱动单元包括所述驱动晶体管；
所述第一数据写入单元与所述扫描信号端、所述数据信号端以及所述第一驱动单元连接；所述第一数据写入单元被配置为在来自所述扫描信号端的信号的控制下，将所述数据信号端提供的数据信号写入至所述第一节点；
第一控制单元与所述使能信号端、所述第一驱动单元和所述待驱动元件连接；所述第一控制单元被配置为在来自所述使能信号端的信号的控制下，使所述第一驱动单元中所述驱动晶体管与所述待驱动元件电连接，以驱动所述待驱动元件工作；
其中，所述驱动晶体管还与所述第一电源电压信号端连接。
3.根据权利要求1所述的像素驱动电路，其特征在于，所述驱动控制子电路包括第一数据写入单元、第一驱动单元和第一控制单元；所述第一驱动单元包括所述驱动晶体管；
所述第一数据写入单元与所述扫描信号端、所述数据信号端以及所述第一驱动单元连接；所述第一数据写入单元被配置为在来自所述扫描信号端的信号的控制下，将所述数据信号端提供的数据信号和所述驱动晶体管的阈值电压写入至所述第一节点，对所述驱动晶体管进行阈值电压补偿；
第一控制单元与所述使能信号端、所述第一电源电压信号端、所述第一驱动单元和所述待驱动元件连接；所述第一控制单元被配置为在来自所述使能信号端的信号的控制下，使所述驱动晶体管与所述第一电源电压信号端和所述待驱动元件电连接，以通过所述驱动晶体管驱动所述待驱动元件工作。
4.根据权利要求2所述的像素驱动电路，其特征在于，所述第一驱动单元包括所述驱动晶体管和第一电容；
所述驱动晶体管的第一极与所述第一电源电压信号端连接，所述驱动晶体管的第二极与所述第一控制单元连接；
所述第一电容的第一极与所述第一节点连接，所述第一电容的第二极与所述驱动晶体管的第一极连接；
和/或，
所述第一数据写入单元包括第二晶体管；所述第二晶体管的栅极与所述扫描信号端连接，所述第二晶体管的第一极与所述数据信号端连接，所述第二晶体管的第二极与所述第一节点连接；
和/或，
所述第一控制单元包括第三晶体管；所述第三晶体管的栅极与所述使能信号端连接，所述第三晶体管的第一极与所述驱动晶体管的第二极连接，所述第三晶体管的第二极与所述待驱动元件连接。
5.根据权利要求3所述的像素驱动电路，其特征在于，所述第一驱动单元包括所述驱动晶体管和第一电容；
所述驱动晶体管的第一极和第二极均与所述第一控制单元和所述第一数据写入单元连接；
所述第一电容的第一极与所述第一节点连接，所述第一电容的第二极与所述第一电源电压信号端连接；
和/或，
所述第一数据写入单元包括第四晶体管和第五晶体管；所述第四晶体管的栅极与所述扫描信号端连接，所述第四晶体管的第一极与所述数据信号端连接，所述第四晶体管的第二极与所述驱动晶体管的第一极连接；
所述第五晶体管的栅极与所述扫描信号端连接，所述第五晶体管的第一极与所述驱动晶体管的第二极连接，所述第五晶体管的第二极与所述第一节点连接；
和/或，
所述第一控制单元包括第六晶体管和第七晶体管；所述第六晶体管的栅极与所述使能信号端连接，所述第六晶体管的第一极与所述第一电源电压信号端连接，所述第六晶体管的第二极与所述驱动晶体管的第一极连接；
所述第七晶体管的栅极与所述使能信号端连接，所述第七晶体管的第一极与所述驱动晶体管的第二极连接，所述第七晶体管的第二极与所述待驱动元件连接。
6.根据权利要求2-5任一项所述的像素驱动电路，其特征在于，所述驱动控制子电路还包括复位单元；
所述复位单元与第一复位信号端、初始信号端及所述第一节点、以及所述待驱动元件电连接；所述复位单元被配置为在来自所述第一复位信号端的信号的控制下，根据所述初始信号端提供的电压，对所述第一节点和所述待驱动元件进行复位。
7.根据权利要求6所述的像素驱动电路，其特征在于，所述复位单元包括第八晶体管和第九晶体管；
所述第八晶体管的栅极与所述第一复位信号端连接，所述第八晶体管的第一极与所述初始信号端连接，所述第八晶体管的第二极与所述第一节点连接；
所述第九晶体管的栅极与所述第一复位信号端连接，所述第九晶体管的第一极与所述初始信号端连接，所述第九晶体管的第二极与所述待驱动元件连接。
8.根据权利要求7所述的像素驱动电路，其特征在于，所述第二数据写入单元还与参考电压信号端和所述第十晶体管连接；所述第二数据写入单元还被配置为在来自所述第二复位信号端的信号的控制下，将所述参考电压信号端提供的参考电压写入至所述第三节点。
9.根据权利要求1或8所述的像素驱动电路，其特征在于，
所述第三控制单元包括第十三晶体管；
所述第十三晶体管的栅极与所述控制信号端连接，所述第十三晶体管的第一极与所述第十晶体管的第二极连接，所述第十三晶体管的第二极与所述第一节点连接。
10.根据权利要求1所述的像素驱动电路，其特征在于，所述第二数据写入单元包括第十四晶体管；
所述第十四晶体管的栅极与所述第二复位信号端连接，所述第十四晶体管的第一极与所述第一电压信号端连接，所述第十四晶体管的第二极与所述第二节点连接。
11.根据权利要求8所述的像素驱动电路，其特征在于，所述第二数据写入单元包括第十四晶体管、第十五晶体管和第十六晶体管；
所述第十四晶体管的栅极与所述第二复位信号端连接，所述第十四晶体管的第一极与所述第一电压信号端连接，所述第十四晶体管的第二极与所述第二节点连接；
所述第十五晶体管的栅极与所述第二复位信号端连接，所述第十五晶体管的第一极与所述参考电压信号端连接，所述第十五晶体管的第二极与所述第十晶体管的第一极连接；
所述第十六晶体管的栅极与所述第二复位信号端连接，所述第十六晶体管的第一极与所述第十晶体管的第二极连接，所述第十六晶体管的第二极与所述第三节点连接。
12.一种显示面板，其特征在于，包括如权利要求1-11任一项所述的像素驱动电路、以及待驱动元件。
13.根据权利要求12所述的显示面板，其特征在于，所述显示面板包括多个亚像素，每个亚像素对应设置一个所述像素驱动电路；
所述显示面板还包括：多条扫描信号线、多条数据信号线、以及多条第三电压信号线；
同一行亚像素对应的各像素驱动电路与同一条扫描信号线连接；
同一列亚像素对应的各像素驱动电路与同一条数据信号线及同一条第三电压信号线电连接。
14.根据权利要求13所述的显示面板，其特征在于，所述待驱动元件为电流驱动型发光器件。
15.一种如权利要求1-11任一项所述的像素驱动电路的驱动方法，所述像素驱动电路包括所述驱动控制子电路和所述驱动时长控制子电路；所述驱动时长控制子电路包括第二数据写入单元、第二驱动单元、第二控制单元和第三控制单元；所述第二控制单元包括第十一晶体管和第十二晶体管；其特征在于，所述驱动方法包括：
所述像素驱动电路的驱动方法包括：一个帧周期包括扫描阶段和工作阶段，所述扫描阶段包括多个行扫描时段；
在所述多个行扫描时段中的每个行扫描时段：
驱动控制子电路在来自扫描信号端的信号的控制下，至少写入来自数据信号端的数据信号；
驱动时长控制子电路在来自第二复位信号端的信号的控制下，至少写入来自第一电压信号端的第一电压信号；
在所述工作阶段：
所述驱动控制子电路在来自使能信号端的信号的控制下，根据第一节点的信号和所述第一电源电压信号端提供的电源电压信号，驱动所述待驱动元件工作；
所述驱动时长控制子电路在来自所述使能信号端的信号的控制下，将所述第二电压信号端提供的第二电压信号传输至所述第一节点，使驱动晶体管截止，以控制所述待驱动元件的工作时长；所述待驱动元件的工作时长与所述第一节点的电位、所述第三电压信号端提供在设定电压范围内变化的第三电压信号、以及所述第一电压信号端提供的第一电压信号有关；其中，
在所述多个行扫描时段中的每个行扫描时段，所述驱动时长控制子电路在来自第二复位信号端的信号的控制下，至少写入来自第一电压信号端的第一电压信号，在所述工作阶段，所述驱动时长控制子电路在来自所述使能信号端的信号的控制下，将所述第二电压信号端提供的第二电压信号传输至第一节点，使驱动晶体管截止，包括：
在所述多个行扫描时段中的每个行扫描时段：
所述第二数据写入单元在来自所述第二复位信号端的信号的控制下，将所述第一电压信号端的第一电压信号写入至第二节点；
在所述工作阶段：
所述第二控制单元在来自所述使能信号端的信号的控制下，所述第十一晶体管和所述第十二晶体管开启，将所述第三电压信号端提供的在设定电压范围内变化的第三电压信号写入至所述第二节点，并使第十晶体管与所述第二电压信号端电连接；
所述第三控制单元在来自所述控制信号端的信号的控制下，使所述第十晶体管与所述第一节点电连接。
16.根据权利要求15所述的像素驱动电路的驱动方法，其特征在于，在所述驱动控制子电路包括第一数据写入单元、第一驱动单元和第一控制单元的情况下，
在所述多个行扫描时段中的每个行扫描时段，驱动控制子电路在来自扫描信号端的信号的控制下，至少写入来自数据信号端的数据信号，在所述工作阶段，所述驱动控制子电路在来自使能信号端的信号的控制下，根据第一节点的信号和所述第一电源电压信号端提供的电源电压信号，驱动待驱动元件工作，包括：
在所述多个行扫描时段中的每个行扫描时段：
所述第一数据写入单元在来自所述扫描信号端的信号的控制下，将所述数据信号端提供的数据信号和所述驱动晶体管的阈值电压写入至所述第一节点，对所述驱动晶体管进行阈值电压补偿；
在所述工作阶段：
所述第一控制单元在来自所述使能信号端的信号的控制下，使所述驱动晶体管与所述第一电源电压信号端和所述待驱动元件电连接，以通过所述驱动晶体管驱动所述待驱动元件工作。
CN201911062023.4A 2019-11-01 2019-11-01 像素驱动电路及其驱动方法、显示面板 Active CN112767874B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201911062023.4A CN112767874B (zh) 2019-11-01 2019-11-01 像素驱动电路及其驱动方法、显示面板
US17/294,556 US11257423B2 (en) 2019-11-01 2020-09-27 Pixel driving circuit and driving method thereof, and display panel
PCT/CN2020/118056 WO2021082840A1 (zh) 2019-11-01 2020-09-27 像素驱动电路及其驱动方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911062023.4A CN112767874B (zh) 2019-11-01 2019-11-01 像素驱动电路及其驱动方法、显示面板

Publications (2)

Publication Number Publication Date
CN112767874A CN112767874A (zh) 2021-05-07
CN112767874B true CN112767874B (zh) 2022-05-27

Family

ID=75692095

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911062023.4A Active CN112767874B (zh) 2019-11-01 2019-11-01 像素驱动电路及其驱动方法、显示面板

Country Status (3)

Country Link
US (1) US11257423B2 (zh)
CN (1) CN112767874B (zh)
WO (1) WO2021082840A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113077751B (zh) * 2020-01-03 2022-08-09 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板
TW202320033A (zh) * 2021-11-05 2023-05-16 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
TWI802078B (zh) * 2021-11-12 2023-05-11 友達光電股份有限公司 畫素電路及驅動方法
CN117651989A (zh) * 2022-06-24 2024-03-05 京东方科技集团股份有限公司 像素电路、驱动方法和显示装置
CN115662343B (zh) * 2022-11-09 2023-05-26 惠科股份有限公司 像素驱动电路及其驱动方法、显示面板

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004157250A (ja) 2002-11-05 2004-06-03 Hitachi Ltd 表示装置
JP5051565B2 (ja) * 2003-12-10 2012-10-17 奇美電子股▲ふん▼有限公司 画像表示装置
CN1755778A (zh) * 2004-09-30 2006-04-05 精工爱普生株式会社 像素电路、像素驱动方法以及电子机器
US7646367B2 (en) 2005-01-21 2010-01-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and electronic apparatus
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
JP4655800B2 (ja) * 2005-07-21 2011-03-23 セイコーエプソン株式会社 電気光学装置および電子機器
TWI417844B (zh) 2005-07-27 2013-12-01 Semiconductor Energy Lab 顯示裝置，和其驅動方法和電子裝置
JP2011048101A (ja) 2009-08-26 2011-03-10 Renesas Electronics Corp 画素回路および表示装置
KR102417120B1 (ko) 2015-01-21 2022-07-06 삼성디스플레이 주식회사 유기발광표시장치
KR102411075B1 (ko) * 2015-08-24 2022-06-21 삼성디스플레이 주식회사 화소 회로 및 이를 포함하는 유기 발광 표시 장치
CN105206218B (zh) * 2015-10-29 2018-01-02 上海天马微电子有限公司 栅极驱动电路、级联栅极驱动电路以及级联栅极驱动电路的驱动方法
WO2018190503A1 (en) * 2017-04-11 2018-10-18 Samsung Electronics Co., Ltd. Pixel circuit of display panel and display device
EP3389039A1 (en) 2017-04-13 2018-10-17 Samsung Electronics Co., Ltd. Display panel and driving method of display panel
CN107316600A (zh) * 2017-07-21 2017-11-03 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN109410810B (zh) * 2017-08-16 2021-10-29 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN107731186B (zh) * 2017-10-31 2020-07-31 京东方科技集团股份有限公司 一种控制电路、控制方法及显示装置
CN108538241A (zh) 2018-06-29 2018-09-14 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN110021263B (zh) * 2018-07-05 2020-12-22 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
CN109285496B (zh) * 2018-12-07 2021-11-12 合肥鑫晟光电科技有限公司 移位寄存器单元、栅极驱动电路及其驱动方法、显示装置
CN109859682B (zh) 2019-03-28 2021-01-22 京东方科技集团股份有限公司 驱动电路及其驱动方法、显示装置
CN110010057B (zh) * 2019-04-25 2021-01-22 京东方科技集团股份有限公司 像素驱动电路、像素驱动方法和显示装置
CN109920371B (zh) * 2019-04-26 2021-01-29 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN109979378B (zh) * 2019-05-15 2020-12-04 京东方科技集团股份有限公司 像素驱动电路和显示面板
CN110310594B (zh) 2019-07-22 2021-02-19 京东方科技集团股份有限公司 一种显示面板和显示装置

Also Published As

Publication number Publication date
CN112767874A (zh) 2021-05-07
US11257423B2 (en) 2022-02-22
US20210407380A1 (en) 2021-12-30
WO2021082840A1 (zh) 2021-05-06

Similar Documents

Publication Publication Date Title
CN112767874B (zh) 像素驱动电路及其驱动方法、显示面板
CN110176213B (zh) 像素电路及其驱动方法、显示面板
CN113838421B (zh) 像素电路及其驱动方法、显示面板
US10978002B2 (en) Pixel circuit and driving method thereof, and display panel
CN112581902B (zh) 像素驱动电路、像素单元及驱动方法、阵列基板、显示装置
TWI498873B (zh) 有機發光二極體電路及其驅動方法
WO2017118221A1 (zh) 像素电路及其驱动方法、显示面板
CN106782304B (zh) 一种像素驱动电路、像素阵列、驱动方法及有机发光显示面板
CN111696473B (zh) 像素驱动电路、像素驱动电路的驱动方法和显示面板
KR20150027351A (ko) 유기 발광 표시 장치
CN108376534B (zh) 像素电路及其驱动方法、显示面板
CN114005400A (zh) 像素电路和显示面板
CN112908264B (zh) 像素驱动电路、驱动方法、显示面板及显示装置
CN110164375B (zh) 像素补偿电路、驱动方法、电致发光显示面板及显示装置
JP6175718B2 (ja) 駆動方法および表示装置
CN112837649B (zh) 像素驱动电路及其驱动方法、显示面板、显示装置
CN112071269A (zh) 像素单元驱动电路、驱动方法、显示面板及显示装置
CN113053962B (zh) Drd型显示面板和使用其的有机发光显示装置
CN112102782A (zh) 像素驱动电路、显示面板和显示装置
CN112164375B (zh) 一种像素补偿电路及其驱动方法、显示装置
CN113077751A (zh) 像素驱动电路及其驱动方法、显示面板
CN112750392A (zh) 像素驱动电路及其驱动方法、显示面板、显示装置
WO2021047562A1 (zh) 像素驱动电路、像素单元及驱动方法、阵列基板、显示装置
CN113421514A (zh) 像素电路及其驱动方法、显示面板及显示装置
CN112086068A (zh) 显示装置及其驱动方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant