CN110010494A - 一种侧壁带焊盘的***级封装互联结构制作方法 - Google Patents
一种侧壁带焊盘的***级封装互联结构制作方法 Download PDFInfo
- Publication number
- CN110010494A CN110010494A CN201811596604.1A CN201811596604A CN110010494A CN 110010494 A CN110010494 A CN 110010494A CN 201811596604 A CN201811596604 A CN 201811596604A CN 110010494 A CN110010494 A CN 110010494A
- Authority
- CN
- China
- Prior art keywords
- metal
- side wall
- pinboard
- pad
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 229910052751 metal Inorganic materials 0.000 claims abstract description 71
- 239000002184 metal Substances 0.000 claims abstract description 71
- 238000000034 method Methods 0.000 claims description 23
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 12
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 12
- 230000008569 process Effects 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 8
- 229910052737 gold Inorganic materials 0.000 claims description 8
- 239000010931 gold Substances 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- 238000007747 plating Methods 0.000 claims description 7
- 238000004544 sputter deposition Methods 0.000 claims description 7
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- 239000004411 aluminium Substances 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 6
- 238000000280 densification Methods 0.000 claims description 6
- 238000001704 evaporation Methods 0.000 claims description 6
- 230000008020 evaporation Effects 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 229910052763 palladium Inorganic materials 0.000 claims description 6
- 229910052709 silver Inorganic materials 0.000 claims description 6
- 239000004332 silver Substances 0.000 claims description 6
- 229910052716 thallium Inorganic materials 0.000 claims description 6
- BKVIYDNLLOSFOA-UHFFFAOYSA-N thallium Chemical compound [Tl] BKVIYDNLLOSFOA-UHFFFAOYSA-N 0.000 claims description 6
- 229910052718 tin Inorganic materials 0.000 claims description 6
- 239000011135 tin Substances 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims description 4
- 230000007797 corrosion Effects 0.000 claims description 3
- 238000005260 corrosion Methods 0.000 claims description 3
- 238000005520 cutting process Methods 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 239000003822 epoxy resin Substances 0.000 claims description 2
- 239000011521 glass Substances 0.000 claims description 2
- 229920000647 polyepoxide Polymers 0.000 claims description 2
- 239000004814 polyurethane Substances 0.000 claims description 2
- 229920002635 polyurethane Polymers 0.000 claims description 2
- 239000010453 quartz Substances 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 2
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012163 sequencing technique Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 238000010187 selection method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4817—Conductive parts for containers, e.g. caps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种侧壁带焊盘的***级封装互联结构制作方法，具体处理包括如下步骤：101)制作金属块步骤、102)形成连接金属层步骤、103)切割成型步骤；本发明提供转接板互联模块的侧壁制作多层焊盘使金属表面的信号能够通过侧壁焊盘跟外界进行交换的一种侧壁带焊盘的***级封装互联结构制作方法。
Description
技术领域
本发明涉及半导体技术领域，更具体的说，它涉及一种侧壁带焊盘的***级封装互联结构制作方法。
背景技术
对于高频率的微***，天线阵列的面积越来越小，且天线之间的距离要保持在某个特定范围，才能使整个模组具备优良的通信能力。但是对于射频芯片这种模拟器件芯片来讲，其面积不能像数字芯片一样成倍率的缩小，这样就会出现特高频率的射频微***将没有足够的面积同时放置PA/LNA，需要把PA/LNA堆叠或者竖立放置。
对于竖立放置的芯片来讲，所有的金属互联都需要在其所在模块的侧壁完成，这就需要在模块的侧壁设置大量的焊接用的焊盘。传统制作焊盘的工艺都是在晶圆的表面，对于在芯片或者模组的侧壁制作焊盘，不具备此种能力。
发明内容
本发明克服了现有技术的不足，提供转接板互联模块的侧壁制作多层焊盘使金属表面的信号能够通过侧壁焊盘跟外界进行交换的一种侧壁带焊盘的***级封装互联结构制作方法。
本发明的技术方案如下：
一种侧壁带焊盘的***级封装互联结构制作方法，具体处理包括如下步骤：
101)制作金属块步骤：转接板上表面通过刻蚀工艺制作凹槽，凹槽深度小于转接板厚度，凹槽截面形状为矩形；转接板上表面沉积氧化硅、氮化硅或者直接热氧化形成绝缘层；通过物理溅射、磁控溅射或者蒸镀工艺在绝缘层上方制作种子层；通过电镀金属填充凹槽底部形成金属块，200到500度温度下密化金属块；用湿法腐蚀工艺去除凹槽侧壁的金属；金属块上沉积氧化硅或者氮化硅形成绝缘层，绝缘层填满凹槽；通过CMP工艺使转接板上表面平整；
102)形成连接金属层步骤：减薄转接板下表面，通过光刻、刻蚀工艺在转接板下表面或在转接板上表面凹槽内制作TSV孔，转接板下表面或上表面沉积氧化硅、氮化硅或直接热氧化形成绝缘层；通过物理溅射、磁控溅射或者蒸镀工艺在绝缘层上制作种子层；电镀金属充满TSV孔形成金属柱，在200到500度温度下密化金属柱；由CMP工艺去除转接板表面金属，保留金属柱；金属柱与金属块形成连接金属层；
103)切割成型步骤：重复上述步骤101)、步骤102)制作小于10层的金属层；对转接板进行切割形成连接芯片，连接芯片的侧壁露出金属块形成连接芯片的侧壁焊盘。
进一步的，凹槽宽度在1um到1000um，深度在10um到1000um；绝缘层厚度范围在10nm到100um之间；种子层厚度范围在1nm到100um；金属厚度范围在100nm到1000um。
进一步的，TSV孔直径范围在1um到1000um，深度在10um到1000um。
进一步的，种子层本身结构为一层或多层，种子层的材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种。
进一步的，金属层的材料采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种，金属层本身结构为一层或多层。
进一步的，转接板厚度范围为200um到2000um，转接板材料采用硅片、玻璃、石英、碳化硅、氧化铝、环氧树脂、聚氨酯中的一种。
本发明相比现有技术优点在于：本发明通过TSV工艺和干法刻蚀工艺在转接板互联模块的侧壁制作多层焊盘使金属表面的信号能够通过侧壁焊盘跟外界进行交换，满足了竖立放置芯片的高密度互联的需求。
附图说明
图1为本发明的形成凹槽的俯视图；
图2为本发明的图1电镀金属后的俯视图；
图3为本发明的图1电镀金属后的纵向剖面图；
图4为本发明的图2填充绝缘层的俯视图；
图5为本发明的一层金属层的剖面图；
图6为本发明的多层金属层形成的剖面图；
图7为本发明的一种连接芯片的剖面图；
图8为本发明的另一种多层金属层形成的剖面图；
图9为本发明的另一种连接芯片的剖面图。
图中标识：转接板101、凹槽102、金属块103、金属柱104、绝缘层105。
具体实施方式
下面详细描述本发明的实施方式，其中自始至终相同或类似的标号表示相同或类似的元件或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明而不能作为对本发明的限制。
本技术领域技术人员可以理解的是，除非另外定义，这里使用的所有术语(包括技术术语和科技术语)具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样的定义，不会用理想化或过于正式的含义来解释。
各实施方式中提到的有关于步骤的标号，仅仅是为了描述的方便，而没有实质上先后顺序的联系。各具体实施方式中的不同步骤，可以进行不同先后顺序的组合，实现本发明的发明目的。
下面结合附图和具体实施方式对本发明进一步说明。
如图1至图9所示，一种侧壁带焊盘的***级封装互联结构制作方法，具体处理包括如下步骤：
101)制作金属块103步骤：转接板101上表面通过刻蚀工艺制作凹槽102，凹槽102深度小于转接板101厚度，凹槽102宽度范围在1um到1000um，深度在10um到1000um。为了便于最终形成金属层，凹槽102横向截面采用T形，凹槽102纵向截面采用矩形。转接板101上表面沉积氧化硅、氮化硅或者直接热氧化形成绝缘层105，绝缘层105厚度范围在10nm到100um之间。通过物理溅射、磁控溅射或者蒸镀工艺在绝缘层105上方制作种子层，种子层厚度范围在1nm到100um，种子层本身结构可以是一层也可以是多层，材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等中的一种。通过电镀金属填充凹槽102底部形成金属块103，在200到500度温度下密化金属块103，且更加致密。用湿法腐蚀工艺去除凹槽102侧壁的金属，金属块103上沉积氧化硅或者氮化硅形成绝缘层105，绝缘层105填满凹槽102，并通过CMP工艺使转接板101上表面平整。
102)形成连接金属层步骤，其包括两个方法，方法一直接减薄转接板101下表面，通过光刻、刻蚀工艺在转接板101下表面制作TSV孔，转接板101下表面沉积氧化硅、氮化硅或直接热氧化形成绝缘层105。绝缘层105厚度范围在10nm到100um之间。通过物理溅射、磁控溅射或者蒸镀工艺在绝缘层105上制作种子层，种子层厚度范围在1nm到100um，种子层本身结构可以是一层也可以是多层，材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等中的一种。电镀金属充满TSV孔形成金属柱104，在200到500度温度下密化金属柱104，更致密。由CMP工艺去除转接板101表面金属，保留金属柱104，金属柱104与金属块103形成连接金属层。
方法二直接通过光刻、刻蚀工艺在转接板101上表面凹槽102内制作TSV孔，之后处理方式相同。
103)切割成型步骤：重复上述步骤101)、步骤102)，制作小于10层的金属层，最少一层，多层形状时能形成层叠状。其中步骤102)一个金属层只能选一种方法。对步骤102)选择方法一时，对转接板101进行切割形成最小单元的连接芯片，连接芯片的侧壁露出金属块103形成连接芯片的侧壁焊盘。此处也可以先用干法刻蚀的工艺把要切割的区域进行刻蚀，使金属层露出来，然后通过湿法腐蚀的方式断裂切割转接板101，将露出侧面整个金属层，形成侧壁焊盘。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明构思的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明保护范围内。
Claims (6)
1.一种侧壁带焊盘的***级封装互联结构制作方法，其特征在于，具体处理包括如下步骤：
101)制作金属块步骤：转接板上表面通过刻蚀工艺制作凹槽，凹槽深度小于转接板厚度，凹槽截面形状为矩形；转接板上表面沉积氧化硅、氮化硅或者直接热氧化形成绝缘层；通过物理溅射、磁控溅射或者蒸镀工艺在绝缘层上方制作种子层；通过电镀金属填充凹槽底部形成金属块，200到500度温度下密化金属块；用湿法腐蚀工艺去除凹槽侧壁的金属；金属块上沉积氧化硅或者氮化硅形成绝缘层，绝缘层填满凹槽；通过CMP工艺使转接板上表面平整；
102)形成连接金属层步骤：减薄转接板下表面，通过光刻、刻蚀工艺在转接板下表面或在转接板上表面凹槽内制作TSV孔，转接板下表面或上表面沉积氧化硅、氮化硅或直接热氧化形成绝缘层；通过物理溅射、磁控溅射或者蒸镀工艺在绝缘层上制作种子层；电镀金属充满TSV孔形成金属柱，在200到500度温度下密化金属柱；由CMP工艺去除转接板表面金属，保留金属柱；金属柱与金属块形成连接金属层；
103)切割成型步骤：重复上述步骤101)、步骤102)制作小于10层的金属层；对转接板进行切割形成连接芯片，连接芯片的侧壁露出金属块形成连接芯片的侧壁焊盘。
2.根据权利要求1所述的一种侧壁带焊盘的***级封装互联结构制作方法，其特征在于：凹槽宽度在1um到1000um，深度在10um到1000um；绝缘层厚度范围在10nm到100um之间；种子层厚度范围在1nm到100um；金属厚度范围在100nm到1000um。
3.根据权利要求1所述的一种侧壁带焊盘的***级封装互联结构制作方法，其特征在于：TSV孔直径范围在1um到1000um，深度在10um到1000um。
4.根据权利要求1所述的一种侧壁带焊盘的***级封装互联结构制作方法，其特征在于：种子层本身结构为一层或多层，种子层的材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种。
5.根据权利要求1所述的一种侧壁带焊盘的***级封装互联结构制作方法，其特征在于：金属层的材料采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种，金属层本身结构为一层或多层。
6.根据权利要求1所述的一种侧壁带焊盘的***级封装互联结构制作方法，其特征在于：转接板厚度范围为200um到2000um，转接板材料采用硅片、玻璃、石英、碳化硅、氧化铝、环氧树脂、聚氨酯中的一种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811596604.1A CN110010494B (zh) | 2018-12-26 | 2018-12-26 | 一种侧壁带焊盘的***级封装互联结构制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811596604.1A CN110010494B (zh) | 2018-12-26 | 2018-12-26 | 一种侧壁带焊盘的***级封装互联结构制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110010494A true CN110010494A (zh) | 2019-07-12 |
| CN110010494B CN110010494B (zh) | 2021-04-06 |
Family
ID=67165221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811596604.1A Active CN110010494B (zh) | 2018-12-26 | 2018-12-26 | 一种侧壁带焊盘的***级封装互联结构制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110010494B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111952244A (zh) * | 2020-08-24 | 2020-11-17 | 浙江集迈科微电子有限公司 | 一种柔性电路板侧壁互联工艺 |
| CN111968942A (zh) * | 2020-08-24 | 2020-11-20 | 浙江集迈科微电子有限公司 | 一种转接板侧壁互联射频模组的互联工艺 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1194460A (zh) * | 1997-03-24 | 1998-09-30 | Lg半导体株式会社 | 堆叠式半导体芯片封装及其制造方法 |
| CN101465343A (zh) * | 2007-12-18 | 2009-06-24 | 财团法人工业技术研究院 | 具垂直电性自我连接的三维堆栈芯片结构及其制造方法 |
| KR20090096170A (ko) * | 2008-03-07 | 2009-09-10 | 주식회사 하이닉스반도체 | 스택 패키지 |
| CN101542726A (zh) * | 2008-11-19 | 2009-09-23 | 香港应用科技研究院有限公司 | 具有硅通孔和侧面焊盘的半导体芯片 |
| US20090325346A1 (en) * | 2005-12-09 | 2009-12-31 | Masataka Hoshino | Semiconductor device and method of manufacturing the same |
| CN104733398A (zh) * | 2015-03-31 | 2015-06-24 | 武汉新芯集成电路制造有限公司 | 一种晶圆三维集成引线工艺 |
| CN106206423A (zh) * | 2016-09-08 | 2016-12-07 | 华进半导体封装先导技术研发中心有限公司 | 芯片封装侧壁植球工艺 |
| CN106252241A (zh) * | 2016-09-08 | 2016-12-21 | 华进半导体封装先导技术研发中心有限公司 | 芯片封装侧壁焊盘或凸点的制作工艺 |
| CN108010906A (zh) * | 2017-11-29 | 2018-05-08 | 上海先方半导体有限公司 | 一种半导体器件封装结构及封装方法 |
-
2018
- 2018-12-26 CN CN201811596604.1A patent/CN110010494B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1194460A (zh) * | 1997-03-24 | 1998-09-30 | Lg半导体株式会社 | 堆叠式半导体芯片封装及其制造方法 |
| US20090325346A1 (en) * | 2005-12-09 | 2009-12-31 | Masataka Hoshino | Semiconductor device and method of manufacturing the same |
| CN101465343A (zh) * | 2007-12-18 | 2009-06-24 | 财团法人工业技术研究院 | 具垂直电性自我连接的三维堆栈芯片结构及其制造方法 |
| KR20090096170A (ko) * | 2008-03-07 | 2009-09-10 | 주식회사 하이닉스반도체 | 스택 패키지 |
| CN101542726A (zh) * | 2008-11-19 | 2009-09-23 | 香港应用科技研究院有限公司 | 具有硅通孔和侧面焊盘的半导体芯片 |
| CN104733398A (zh) * | 2015-03-31 | 2015-06-24 | 武汉新芯集成电路制造有限公司 | 一种晶圆三维集成引线工艺 |
| CN106206423A (zh) * | 2016-09-08 | 2016-12-07 | 华进半导体封装先导技术研发中心有限公司 | 芯片封装侧壁植球工艺 |
| CN106252241A (zh) * | 2016-09-08 | 2016-12-21 | 华进半导体封装先导技术研发中心有限公司 | 芯片封装侧壁焊盘或凸点的制作工艺 |
| CN108010906A (zh) * | 2017-11-29 | 2018-05-08 | 上海先方半导体有限公司 | 一种半导体器件封装结构及封装方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111952244A (zh) * | 2020-08-24 | 2020-11-17 | 浙江集迈科微电子有限公司 | 一种柔性电路板侧壁互联工艺 |
| CN111968942A (zh) * | 2020-08-24 | 2020-11-20 | 浙江集迈科微电子有限公司 | 一种转接板侧壁互联射频模组的互联工艺 |
| CN111968942B (zh) * | 2020-08-24 | 2023-08-04 | 浙江集迈科微电子有限公司 | 一种转接板侧壁互联射频模组的互联工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110010494B (zh) | 2021-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110010561B (zh) | 一种多层芯片堆叠的射频结构及其制作方法 | |
| CN110010572B (zh) | 用于***级大功率模组的大流量液冷散热器及其制作方法 | |
| CN110010491B (zh) | 一种多层堆叠射频微***立方体结构的制作工艺 | |
| CN110010546A (zh) | 一种竖立放置射频模块的相变散热结构的制作工艺 | |
| CN110010490B (zh) | 一种纵向互联的射频立方体结构的制作工艺 | |
| CN110010563A (zh) | 一种底部散热型射频芯片转接板封装工艺 | |
| CN110010574A (zh) | 一种多层堆叠型纵向互联的射频结构及其制作方法 | |
| CN110010547B (zh) | 一种底部带tsv结构的硅空腔结构的制作方法 | |
| CN111952194B (zh) | 一种射频芯片液冷散热工艺 | |
| CN110010494A (zh) | 一种侧壁带焊盘的***级封装互联结构制作方法 | |
| CN110010571A (zh) | 一种大功率射频芯片***级封装用的水冷沟槽结构及其制作方法 | |
| CN110010500A (zh) | 一种高度集成的射频芯片***级封装工艺 | |
| CN108962820A (zh) | 处理衬底的方法 | |
| CN110010565B (zh) | 一种射频微***中大功率组件的双层相变散热器制作方法 | |
| CN110010567B (zh) | 一种大功率***级射频模块的液冷散热互联结构及其制作方法 | |
| CN110010495A (zh) | 一种高密度侧壁互联方法 | |
| CN111968921B (zh) | 一种具有液态散热功能的pcb组装方式 | |
| CN110690131B (zh) | 一种具有大键合力的三维异构焊接方法 | |
| CN110010482A (zh) | 一种基于柔性电路板的密闭型射频芯片封装工艺 | |
| CN110190376B (zh) | 一种天线结合液冷散热结构的射频***级封装模块及其制作方法 | |
| CN110010484A (zh) | 一种插孔式超深tsv互联的射频芯片***级封装工艺 | |
| CN110010493B (zh) | 一种互联电感的制作方法 | |
| CN110010496A (zh) | 一种带高密度侧壁焊盘的***级封装互联结构的制作方法 | |
| CN110010487B (zh) | 一种立式焊接的射频芯片***级封装工艺 | |
| CN110010475A (zh) | 一种射频芯片***级封装的散热模块制作工艺 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB03 | Change of inventor or designer information |
Inventor after: Feng Guangjian Inventor before: Feng Guangjian Inventor before: Wang Zhiyu Inventor before: Zhang Bing Inventor before: Zhou Qi Inventor before: Zhang Xun Inventor before: Yu Faxin |
|
| CB03 | Change of inventor or designer information | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20200805 Address after: 313100 Workshop No. 8, North Park, Second Division of Changxing National University Science and Technology Park, Chenwang Road and Taihu Road Intersection, Changxing County Economic and Technological Development Zone, Huzhou City, Zhejiang Province Applicant after: ZHEJIANG JIMAIKE MICROELECTRONIC Co.,Ltd. Address before: 310030 Building 6, No. 3, Xiyuan Third Road, Sandun Town, Xihu District, Hangzhou City, Zhejiang Province Applicant before: HANGZHOU ZHENLEI MICROWAVE TECHNOLOGY Co.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |