CN109980056A - 氮化镓基发光二极管外延片及其制造方法 - Google Patents

氮化镓基发光二极管外延片及其制造方法 Download PDF

Info

Publication number
CN109980056A
CN109980056A CN201910152555.0A CN201910152555A CN109980056A CN 109980056 A CN109980056 A CN 109980056A CN 201910152555 A CN201910152555 A CN 201910152555A CN 109980056 A CN109980056 A CN 109980056A
Authority
CN
China
Prior art keywords
layer
quantum well
well layer
class
superlattice structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910152555.0A
Other languages
English (en)
Other versions
CN109980056B (zh
Inventor
刘旺平
乔楠
吕蒙普
胡加辉
李鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Suzhou Co Ltd
Original Assignee
HC Semitek Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Suzhou Co Ltd filed Critical HC Semitek Suzhou Co Ltd
Priority to CN201910152555.0A priority Critical patent/CN109980056B/zh
Publication of CN109980056A publication Critical patent/CN109980056A/zh
Application granted granted Critical
Publication of CN109980056B publication Critical patent/CN109980056B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种氮化镓基发光二极管外延片及其制造方法,属于半导体技术领域。氮化镓基发光二极管外延片包括衬底、以及依次生长在衬底上的低温缓冲层、三维成核层、二维恢复层、未掺杂的GaN层、N型层、应力释放层、多量子阱层、电子阻挡层、P型层和P型接触层,应力释放层包括多个交替生长的第一超晶格结构和第二超晶格结构,第一超晶格结构为低温InGaN/GaN超晶格结构,第二超晶格结构为高温InGaN/GaN超晶格结构。本发明提供的发光二极管外延片可以优化V型坑的开口大小,提高LED的内量子发光效率,同时提高外延层的晶体质量。

Description

氮化镓基发光二极管外延片及其制造方法
技术领域
本发明涉及半导体技术领域,特别涉及一种氮化镓基发光二极管外延片及其制造方法。
背景技术
LED(Light Emitting Diode,发光二极管)是一种能发光的半导体电子元件。LED作为一种高效、环保、绿色新型固态照明光源,正在被迅速广泛地应用到如交通信号灯、汽车内外灯、城市景观照明、手机背光源等领域中。
外延片是LED中的主要构成部分,现有的GaN基LED外延片包括蓝宝石衬底、以及依次层叠在蓝宝石衬底上的低温缓冲层、三维成核层、二维恢复层、未掺杂的GaN层、N型层、多量子阱层、电子阻挡层、P型层和P型接触层。由于蓝宝石衬底与GaN外延层之间存在较大的晶格失配,使得外延层中会产生应力,进而产生大量的穿透位错,应力和穿透位错沿外延片的层叠方向延伸到多量子阱层中会严重影响LED的发光。为了提高LED的发光效率,通常会在N型层和多量子阱层之间设置一层应力释放层,以释放底层应力,减少位错产生。
在实现本发明的过程中,发明人发现现有技术至少存在以下问题:
由于现有技术中的应力释放层通常在低温恒温条件生长,以保证其应力释放的效果。而穿透位错在低温条件下会引发V型坑的形成,且在低温条件下,GaN的横向外延能力变差,V型坑的开口会逐渐增大。当V型坑开口过大时,V型坑倾斜面的势垒高度降低,对载流子限制能力减弱,会导致电子和空穴之间进行非辐射复合,使得LED的内量子发光效率降低。同时在低温条件下,形成的V型坑的密度会逐渐增多,从而导致外延层的晶体质量下降。
发明内容
本发明实施例提供了一种氮化镓基发光二极管外延片及其制造方法,可以优化V型坑的开口大小,提高LED的内量子发光效率,同时提高外延层的晶体质量。所述技术方案如下:
一方面,本发明提供了一种氮化镓基发光二极管外延片,所述氮化镓基发光二极管外延片包括衬底、以及依次生长在所述衬底上的低温缓冲层、三维成核层、二维恢复层、未掺杂的GaN层、N型层、应力释放层、多量子阱层、电子阻挡层、P型层和P型接触层,
所述应力释放层包括多个交替生长的第一超晶格结构和第二超晶格结构,所述第一超晶格结构为低温InGaN/GaN超晶格结构,所述第二超晶格结构为高温InGaN/GaN超晶格结构。
进一步地,所述应力释放层的厚度为100~150nm。
进一步地,所述多量子阱层包括靠近所述N型层的第一类多量子阱层、靠近所述P型层的第三类多量子阱层、以及位于所述第一类多量子阱层和所述第三类多量子阱层之间的第二类多量子阱层;
所述第一类多量子阱层由多个周期的InaGa1-aN/AlcGa1-cN超晶格组成,所述第二类多量子阱层由多个周期的InaGa1-aN/GaN超晶格组成,所述第三类多量子阱层由多个周期的InaGa1-aN/InbGa1-bN超晶格组成,0.1<a<1,0<b<0.3,b<a,0<c<0.2。
进一步地,所述第一类量子阱层、所述第二类量子阱层和所述第三类量子阱层中的InaGa1-aN层的厚度均相等。
进一步地,所述第一类量子阱层中的AlcGa1-cN层、所述第二类量子阱层中的GaN层和所述第三类量子阱层中的InbGa1-bN层的厚度均相等。
另一方面,本发明提供了一种氮化镓基发光二极管外延片的制造方法,所述制造方法包括:
提供一衬底;
在所述衬底上依次生长低温缓冲层、三维成核层、二维恢复层、未掺杂的GaN层、N型层;
在所述N型层上生长应力释放层,所述应力释放层包括多个交替生长的第一超晶格结构和第二超晶格结构,所述第一超晶格结构为低温InGaN/GaN超晶格结构,所述第二超晶格结构为高温InGaN/GaN超晶格结构;
在所述应力释放层上依次生长多量子阱层、电子阻挡层、P型层和P型接触层。
进一步地,在所述N型层上生长应力释放层,包括:
在780℃~880℃的温度下,生长所述第一超晶格结构;
在830℃~930℃的温度下,生长所述第二超晶格结构。
进一步地,所述多量子阱层包括靠近所述N型层的第一类多量子阱层、靠近所述P型层的第三类多量子阱层、以及位于所述第一类多量子阱层和所述第三类多量子阱层之间的第二类多量子阱层;
所述第一类多量子阱层由多个周期的InaGa1-aN/AlcGa1-cN超晶格组成,所述第二类多量子阱层由多个周期的InaGa1-aN/GaN超晶格组成,所述第三类多量子阱层由多个周期的InaGa1-aN/InbGa1-bN超晶格组成,0.1<a<1,0<b<0.3,b<a,0<c<0.2。
进一步地,所述第一类量子阱层、所述第二类量子阱层和所述第三类量子阱层中的InaGa1-aN层的厚度均相等。
进一步地,所述第一类量子阱层中的AlcGa1-cN层、所述第二类量子阱层中的GaN层和所述第三类量子阱层中的InbGa1-bN层的厚度均相等。
本发明实施例提供的技术方案带来的有益效果是:
通过将应力释放层设置为包括多个交替生长的第一超晶格结构和第二超晶格结构。其中,第一超晶格结构为低温InGaN/GaN超晶格结构,第一超晶格结构采用低温生长而成,可以保证应力释放层具有较好的应力释放效果。但是第一超晶格结构在低温生长时会引发V型坑的形成,因此,本发明通过在第一超晶格结构之后生长第二超晶格结构,第二超晶格结构为高温InGaN/GaN超晶格结构,在高温条件下,GaN的横向外延能力增强,可以抑制V型坑的开口继续变大,从而将V型坑的开口控制在合适的范围内,避免了V型坑开口过大,造成LED的内量子发光效率降低的情况出现。同时在高温条件下,形成的V型坑的密度会逐渐减少,从而可以提高外延层的晶体质量。且本发明中的应力释放层包括多个交替生长的低温InGaN/GaN超晶格结构和高温InGaN/GaN超晶格结构,与单层结构的应力释放层(即只包括一个低温InGaN/GaN超晶格结构和一个高温InGaN/GaN超晶格结构)相比,对V型坑的开口控制效果更好。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种V型坑在多量子阱层中的开口结构示意图;
图2是本发明实施例提供的一种氮化镓基发光二极管外延片的结构示意图;
图3是本发明实施例提供的一种多量子阱层的结构示意图;
图4是本发明实施例提供的一种氮化镓基发光二极管外延片的制造方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明实施方式作进一步地详细描述。
图1是本发明实施例提供的一种V型坑在多量子阱层中的开口结构示意图,如图1所示,图1中的△L表示穿透位错的中心到V型坑边缘的扩散距离,△E表示V型坑的倾斜面上量子阱的势垒高度。由于蓝宝石衬底与GaN外延层之间存在较大的晶格失配,会产生大量的穿透位错,而穿透位错会成为载流子的泄露通道,进而捕获少部分的载流子形成非辐射复合中心,导致LED的发光效率下降。穿透位错在低温条件下会引发V型坑的形成。
当V型坑的开口过小时,△L较小,穿透位错中心到V型坑边缘的扩散距离会相对较短,使得载流子更容易被捕获进入穿透位错中心;△E较大,V型坑的倾斜面具有更高的势垒,对载流子限制能力较强,可以有效钝化穿透位错的非辐射中心。
当V型坑的开口过大时,△L较大,穿透位错中心到V型坑边缘的扩散距离会相对较长,可以抑制载流子进入非辐射复合中心;△E较小,V型坑的倾斜面的势垒高度降低,对载流子限制能力减弱,穿透位错仍然会成为载流子的泄露通道,进而捕获少部分的载流子形成非辐射复合中心,导致LED的发光效率下降。
因此,V型坑的开口过大或过小都会影响LED的发光效率。本发明实施例提供了一种氮化镓基发光二极管外延片及其制造方法,可以优化V型坑的开口大小,提高LED的内量子发光效率,同时提高外延层的晶体质量。
图2是本发明实施例提供的一种氮化镓基发光二极管外延片的结构示意图,如图2所示,氮化镓基发光二极管外延片包括衬底1、以及依次生长在衬底1上的低温缓冲层2、三维成核层3、二维恢复层4、未掺杂的GaN层5、N型层6、应力释放层7、多量子阱层8、电子阻挡层9、P型层10和P型接触层11。
应力释放层7包括多个交替生长的第一超晶格结构71和第二超晶格结构72,第一超晶格结构71为低温InGaN/GaN超晶格结构,第二超晶格结构72为高温InGaN/GaN超晶格结构。
本发明实施例通过将应力释放层设置为包括多个交替生长的第一超晶格结构和第二超晶格结构。其中,第一超晶格结构为低温InGaN/GaN超晶格结构,第一超晶格结构采用低温生长而成,可以保证应力释放层具有较好的应力释放效果。但是第一超晶格结构在低温生长时会引发V型坑的形成,因此,本发明通过在第一超晶格结构之后生长第二超晶格结构,第二超晶格结构为高温InGaN/GaN超晶格结构,在高温条件下,GaN的横向外延能力增强,可以抑制V型坑的开口继续变大,从而将V型坑的开口控制在合适的范围内,避免了V型坑开口过大,造成LED的内量子发光效率降低的情况出现。同时在高温条件下,形成的V型坑的密度会逐渐减少,从而可以提高外延层的晶体质量。且本发明中的应力释放层包括多个交替生长的低温InGaN/GaN超晶格结构和高温InGaN/GaN超晶格结构,与单层结构的应力释放层(即只包括一个低温InGaN/GaN超晶格结构和一个高温InGaN/GaN超晶格结构)相比,对V型坑的开口控制效果更好。
需要说明的是,在本实施例中可以通过发光效率的高低反推出较优的V型坑开口大小,其中V型坑的开口直径控制在200~300nm之间效果较好。
可选地,应力释放层7包括N个交替生长的第一超晶格结构71和第二超晶格结构72,2≤N≤12。若N的个数过多会导致低温、高温的转换次数较多,若N的个数过少,则无法有效控制V型坑的开口。
示例性地,N=8。此时即可有效控制V型坑的开口,又不会使应力释放层的生长过程过于复杂。
进一步地,第一超晶格结构71中的低温InGaN层71a和第二超晶格结构72中的高温InGaN层72a均为InxGa1-xN层,0.05<x<0.4。In的含量在该取值范围内时,应力释放层释放应力的效果最好。
可选地,第一超晶格结构71和第二超晶格结构72的厚度相等,以便于周期性的控制应力释放层的生长,使得V型坑的开口和V型坑的密度均匀变化。
示例性地,第一超晶格结构71中的低温InGaN层71a和第二超晶格结构72中的高温InGaN层72a的厚度均为1~2nm。第一超晶格结构71中的GaN层71b和第二超晶格结构72中的GaN层72b的厚度均为10~40nm。
在其它实现方式中,第一超晶格结构71和第二超晶格结构72的厚度也可以不相等。
进一步地,应力释放层7的厚度为100~150nm。若应力释放层7的厚度过厚,会使得应力释放层7的晶体质量下降,若应力释放层7的厚度过,则起不到释放应力的作用。将应力释放层7的厚度设置为100~150nm,可以在保证应力释放层7的晶体质量同时,较好的释放底层应力。
图3是本发明实施例提供的一种多量子阱层的结构示意图,如图3所示,多量子阱层8包括靠近N型层6的第一类多量子阱层81、靠近P型层10的第三类多量子阱层83、以及位于第一类多量子阱层81和第三类多量子阱层83之间的第二类多量子阱层82。
第一类多量子阱层81由多个周期的InaGa1-aN/AlcGa1-cN超晶格组成,第二类多量子阱层82由多个周期的InaGa1-aN/GaN超晶格组成,第三类多量子阱层83由多个周期的InaGa1- aN/InbGa1-bN超晶格组成,0.1<a<1,0<b<0.3,b<a,0<c<0.2。
由于AlGaN、GaN、InbGa1-bN这三种材料的禁带宽度的大小关系为:InGaN<GaN<AlGaN。因此,在应力释放层7中形成的V型坑的生长速率在InGaN、GaN、AlGaN这三种材料中逐渐减小。因此,在靠近N型层6的第一类多量子阱层81中采用AlGaN作为垒层,V型坑的生长速率较慢,可以从开始阶段抑制V型坑开口过快变大,避免V型坑延伸到靠近P型层10的多量子阱层8时开口变得过大,然后在第二类多量子阱层82和第三类多量子阱层83依次采用GaN和InGaN作为垒层,可以防止V型坑的开口过小。当V型坑的开口过小时,穿透位错到V型坑边缘的扩散距离会较短,使得载流子更容易被捕获进入穿透位错中心。
进一步地,第一类量子阱层81、第二类量子阱层82和第三类量子阱层83中的InaGa1-aN层的厚度均相等,从而可以保证发光波长的一致性。
可选地,第一类量子阱层81中的InaGa1-aN层81a、第二类量子阱层82中的InaGa1-aN层82a、第三类量子阱层83中的InaGa1-aN层的厚度均为3~4nm。
进一步地,第一类量子阱层81中的AlcGa1-cN层81b、第二类量子阱层82中的GaN层82b和第三类量子阱层83中的InbGa1-bN层83b的厚度均相等,以便于生长控制V型坑的开口大小。
在其它实现方式中,第一类量子阱层81中的AlcGa1-cN层81b、第二类量子阱层82中的GaN层82b和第三类量子阱层83中的InbGa1-bN层83b的厚度也可以不相等。
可选地,第一类量子阱层81中的AlcGa1-cN层81b、第二类量子阱层82中的GaN层82b和第三类量子阱层83中的InbGa1-bN层83b的厚度均为9~20nm。
可选地,衬底1可以为蓝宝石衬底。
可选地,低温缓冲层2可以为AlN缓冲层,或者GaN缓冲层。
可选地,三维成核层3可以为GaN层,厚度为400~600nm。
可选地,二维恢复层4可以为GaN层,厚度为500~800nm。
可选地,未掺杂的GaN层5的厚度为1~2um。
可选地,N型层6可以为掺Si的GaN层,厚度为1~2um。
可选地,电子阻挡层9的厚度可以为20~100nm。
可选地,P型层10可以为GaN层,厚度为100~300nm。
可选地,发光二极管外延片还可以包括设置在P型层10上的P型接触层11。P型接触层11可以为重掺Mg的GaN层,厚度为50~100nm。
图4是本发明实施例提供的一种氮化镓基发光二极管外延片的制造方法流程图,如图4所示,该制造方法包括:
步骤401、提供一衬底。
其中,衬底可采用[0001]晶向的Al2O3蓝宝石衬底。
进一步地,步骤401还可以包括:
将衬底在氢气气氛中退火1~10min,以清洁衬底表面,然后对衬底进行氮化处理,氮化处理时的温度控制在1000~1200℃。
其中,衬底进行退火处理的方式取决于低温缓冲层的生长方式。
当采用PVD(Physical Vapor Deposition,物理气相沉积)方法沉积低温缓冲层时,对衬底进行退火处理包括:将衬底放置到PVD设备的反应腔内,并对反应腔进行抽真空,抽真空的同时开始对衬底进行加热升温。当反应腔内的压力抽至低于1*10-7torr时,将加热温度稳定在350~750℃,对衬底进行烘烤,烘烤时间为2~12min。
当采用MOCVD(Metal-organic Chemical Vapor Deposition,金属有机化合物化学气相沉淀)方法沉积低温缓冲层时,对衬底进行退火处理包括:将衬底放置到MOCVD设备的反应腔内,然后在氢气气氛中退火处理10分钟,清洁衬底表面,退火温度在1000℃与1100℃之间,压力在200torr~500torr之间。
步骤402、在衬底上生长低温缓冲层。
其中,低温缓冲层可以是GaN缓冲层,也可以是AlN缓冲层。
当低温缓冲层是GaN缓冲层时,可以采用MOCVD法生长低温缓冲层,包括:首先,将MOCVD设备的反应腔内温度调整至400℃~600℃,压力调整至200~600torr,生长15~35nm厚的GaN缓冲层。
当低温缓冲层是AlN缓冲层时,可以采用PVD法生长低温缓冲层,包括:将PVD设备的反应腔内温度调整至400~700℃,溅射功率调整至3000~5000W,压力调整至为1~10mtorr,生长15~35nm厚的AlN缓冲层。
需要说明的是,外延层中的未掺杂的GaN层、N型层、应力释放层、多量子阱层、电子阻挡层、P型层以及P型接触层均可以采用MOCVD法生长。在具体实现时,通常是将衬底放在石墨托盘上送入MOCVD设备的反应腔中进行外延材料的生长,因此上述生长过程中控制的温度和压力实际上是指反应腔内的温度和压力。具体地,采用三甲基镓或三甲基乙作为镓源,三乙基硼作为硼源,高纯氮气作为氮源,三甲基铟作为铟源,三甲基铝作为铝源,N型掺杂剂选用硅烷,P型掺杂剂选用二茂镁。
步骤403、在低温缓冲层上生长三维成核层。
在本实施例中,三维成核层可以为GaN层。
示例性地,将反应室温度调节至1000~1050℃,反应室压力控制在300~600torr,生长厚度为400~600nm的三维成核层,生长时间为10~20min。
步骤404、在三维成核层上生长二维缓冲层。
在本实施例中,二维缓冲层可以为GaN层。
示例性地,将反应室温度调节至1050~1150℃,反应室压力控制在100~300torr,生长厚度为500~800nm的二维缓冲层,生长时间为20~40min。
步骤405、在二维缓冲层上生长未掺杂的GaN层。
示例性地,将反应室温度调节至1050~1200℃,反应室压力控制在100~300torr,生长厚度为1~2um的未掺杂的GaN层。
步骤406、在未掺杂的GaN层上生长N型层。
在本实施例中,N型层可以为掺Si的GaN层,Si掺杂浓度可以为1018cm-3~1020cm-3
示例性地,将反应室温度调节至1050~1200℃,反应室压力控制在100~300torr,生长厚度为1~2um的N型层。
步骤407、在N型层上生长应力释放层。
在本实施例中,应力释放层包括多个交替生长的第一超晶格结构和第二超晶格结构,第一超晶格结构为低温InGaN/GaN超晶格结构,第二超晶格结构为高温InGaN/GaN超晶格结构。
可选地,应力释放层包括N个交替生长的第一超晶格结构和第二超晶格结构,2≤N≤12。
进一步地,第一超晶格结构中的低温InGaN层和第二超晶格结构中的高温InGaN层均为InxGa1-xN层,0.05<x<0.4。
可选地,第一超晶格结构71和第二超晶格结构72的厚度相等,以便于周期性的控制应力释放层的生长,使得V型坑的开口和V型坑的密度均匀变化。
示例性地,第一超晶格结构中的低温InGaN层和第二超晶格结构中的高温InGaN层的厚度均为1~2nm。第一超晶格结构中的GaN层和第二超晶格结构中的GaN层的厚度均为10~40nm。
在其它实现方式中,第一超晶格结构71和第二超晶格结构72的厚度也可以不相等。
进一步地,应力释放层的厚度为100~150nm。
示例性地,步骤407可以包括:
在780℃~880℃的温度下,生长第一超晶格结构。
在830℃~930℃的温度下,生长第二超晶格结构。
示例性地,反应室压力控制在100~500torr,生长应力释放层。
步骤408、在应力释放层上生长多量子阱层。
其中,多量子阱层包括靠近N型层的第一类多量子阱层、靠近P型层的第三类多量子阱层、以及位于第一类多量子阱层和第三类多量子阱层之间的第二类多量子阱层。
第一类多量子阱层由多个周期的InaGa1-aN/AlcGa1-cN超晶格组成,第二类多量子阱层由多个周期的InaGa1-aN/GaN超晶格组成,第三类多量子阱层由多个周期的InaGa1-aN/InbGa1-bN超晶格组成,0.1<a<1,0<b<0.3,b<a,0<c<0.2。
进一步地,第一类量子阱层、第二类量子阱层和第三类量子阱层中的InaGa1-aN层的厚度均相等,从而可以保证发光波长的一致性。
示例性地,第一类量子阱层中的InaGa1-aN层、第二类量子阱层中的InaGa1-aN层、第三类量子阱层中的InaGa1-aN层的厚度均为3~4nm。
进一步地,第一类量子阱层中的AlcGa1-cN层、第二类量子阱层中的GaN层和第三类量子阱层中的InbGa1-bN层的厚度均相等。
可选地,第一类量子阱层中的AlcGa1-cN层、第二类量子阱层中的GaN层和第三类量子阱层中的InbGa1-bN层的厚度均为9~20nm。
在其它实现方式中,第一类量子阱层中的AlcGa1-cN层、第二类量子阱层中的GaN层和第三类量子阱层中的InbGa1-bN层的厚度也可以不相等。
可选地,第一类量子阱层中的InaGa1-aN层、第二类量子阱层中的InaGa1-aN层、第三类量子阱层中的InaGa1-aN层的生长温度和生长压力均相等。
可选地,第一类量子阱层中的AlGaN层、第二类量子阱层中的GaN层和第三类量子阱层中的InbGa1-bN层的生长温度和生长压力均相等。
示例性地,步骤408可以包括:
控制反应室温度为750~830℃,反应室压力为100~500torr,生长第一类量子阱层中的InaGa1-aN层、第二类量子阱层中的InaGa1-aN层、第三类量子阱层中的InaGa1-aN层;
控制反应室温度为850~900℃,反应室压力为100~500torr,生长第一类量子阱层中的AlcGa1-cN层、第二类量子阱层中的GaN层和第三类量子阱层中的InbGa1-bN层。
步骤409、在多量子阱层上生长电子阻挡层。
在本实施例中,电子阻挡层可以为P型AlGaN层
示例性地,将反应室温度调节至800~1000℃,反应室压力控制在50~500torr,生长厚度为20~100nm的电子阻挡层。
步骤410、在电子阻挡层上生长P型层。
在本实施例中,P型层为掺Mg的GaN层,Mg的掺杂浓度可以为1×1019~1×1020cm-3
示例性地,将反应室温度调节至850~950℃,反应室压力控制在100~300torr,生长厚度为100~300nm的P型层。
步骤411、在P型层上生长P型接触层。
在本实施例中,P型接触层可以为重掺Mg的GaN层。
示例性地,将反应室温度调节至850~1000℃,反应室压力控制在100~300torr,生长厚度为50~100nm的P型接触层。
在上述步骤完成之后,将反应室的温度降至650~850℃,在氮气气氛进行退火处理5~15min,而后逐渐降至室温,结束发光二极管的外延生长。
本发明实施例通过将应力释放层设置为包括多个交替生长的第一超晶格结构和第二超晶格结构。其中,第一超晶格结构为低温InGaN/GaN超晶格结构,第一超晶格结构采用低温生长而成,可以保证应力释放层具有较好的应力释放效果。但是第一超晶格结构在低温生长时会引发V型坑的形成,因此,本发明通过在第一超晶格结构之后生长第二超晶格结构,第二超晶格结构为高温InGaN/GaN超晶格结构,在高温条件下,GaN的横向外延能力增强,可以抑制V型坑的开口继续变大,从而将V型坑的开口控制在合适的范围内,避免了V型坑开口过大,造成LED的内量子发光效率降低的情况出现。同时在高温条件下,形成的V型坑的密度会逐渐减少,从而可以提高外延层的晶体质量。且本发明中的应力释放层包括多个交替生长的低温InGaN/GaN超晶格结构和高温InGaN/GaN超晶格结构,与单层结构的应力释放层(即只包括一个低温InGaN/GaN超晶格结构和一个高温InGaN/GaN超晶格结构)相比,对V型坑的开口控制效果更好。
以上仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种氮化镓基发光二极管外延片,所述氮化镓基发光二极管外延片包括衬底、以及依次生长在所述衬底上的低温缓冲层、三维成核层、二维恢复层、未掺杂的GaN层、N型层、应力释放层、多量子阱层、电子阻挡层、P型层和P型接触层,其特征在于,
所述应力释放层包括多个交替生长的第一超晶格结构和第二超晶格结构,所述第一超晶格结构为低温InGaN/GaN超晶格结构,所述第二超晶格结构为高温InGaN/GaN超晶格结构。
2.根据权利要求1所述的氮化镓基发光二极管外延片,其特征在于,所述应力释放层的厚度为100~150nm。
3.根据权利要求1所述的氮化镓基发光二极管外延片,其特征在于,所述多量子阱层包括靠近所述N型层的第一类多量子阱层、靠近所述P型层的第三类多量子阱层、以及位于所述第一类多量子阱层和所述第三类多量子阱层之间的第二类多量子阱层;
所述第一类多量子阱层由多个周期的InaGa1-aN/AlcGa1-cN超晶格组成,所述第二类多量子阱层由多个周期的InaGa1-aN/GaN超晶格组成,所述第三类多量子阱层由多个周期的InaGa1-aN/InbGa1-bN超晶格组成,0.1<a<1,0<b<0.3,b<a,0<c<0.2。
4.根据权利要求3所述的氮化镓基发光二极管外延片,其特征在于,所述第一类量子阱层、所述第二类量子阱层和所述第三类量子阱层中的InaGa1-aN层的厚度均相等。
5.根据权利要求3所述的氮化镓基发光二极管外延片,其特征在于,所述第一类量子阱层中的AlcGa1-cN层、所述第二类量子阱层中的GaN层和所述第三类量子阱层中的InbGa1-bN层的厚度均相等。
6.一种氮化镓基发光二极管外延片的制造方法,其特征在于,所述制造方法包括:
提供一衬底;
在所述衬底上依次生长低温缓冲层、三维成核层、二维恢复层、未掺杂的GaN层、N型层;
在所述N型层上生长应力释放层,所述应力释放层包括多个交替生长的第一超晶格结构和第二超晶格结构,所述第一超晶格结构为低温InGaN/GaN超晶格结构,所述第二超晶格结构为高温InGaN/GaN超晶格结构;
在所述应力释放层上依次生长多量子阱层、电子阻挡层、P型层和P型接触层。
7.根据权利要求6所述的制造方法,其特征在于,在所述N型层上生长应力释放层,包括:
在780℃~880℃的温度下,生长所述第一超晶格结构;
在830℃~930℃的温度下,生长所述第二超晶格结构。
8.根据权利要求6所述的制造方法,其特征在于,所述多量子阱层包括靠近所述N型层的第一类多量子阱层、靠近所述P型层的第三类多量子阱层、以及位于所述第一类多量子阱层和所述第三类多量子阱层之间的第二类多量子阱层;
所述第一类多量子阱层由多个周期的InaGa1-aN/AlcGa1-cN超晶格组成,所述第二类多量子阱层由多个周期的InaGa1-aN/GaN超晶格组成,所述第三类多量子阱层由多个周期的InaGa1-aN/InbGa1-bN超晶格组成,0.1<a<1,0<b<0.3,b<a,0<c<0.2。
9.根据权利要求8所述的制造方法,其特征在于,所述第一类量子阱层、所述第二类量子阱层和所述第三类量子阱层中的InaGa1-aN层的厚度均相等。
10.根据权利要求8所述的制造方法,其特征在于,所述第一类量子阱层中的AlcGa1-cN层、所述第二类量子阱层中的GaN层和所述第三类量子阱层中的InbGa1-bN层的厚度均相等。
CN201910152555.0A 2019-02-28 2019-02-28 氮化镓基发光二极管外延片及其制造方法 Active CN109980056B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910152555.0A CN109980056B (zh) 2019-02-28 2019-02-28 氮化镓基发光二极管外延片及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910152555.0A CN109980056B (zh) 2019-02-28 2019-02-28 氮化镓基发光二极管外延片及其制造方法

Publications (2)

Publication Number Publication Date
CN109980056A true CN109980056A (zh) 2019-07-05
CN109980056B CN109980056B (zh) 2020-10-09

Family

ID=67077683

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910152555.0A Active CN109980056B (zh) 2019-02-28 2019-02-28 氮化镓基发光二极管外延片及其制造方法

Country Status (1)

Country Link
CN (1) CN109980056B (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111403565A (zh) * 2020-03-27 2020-07-10 安徽三安光电有限公司 发光二极管及其制作方法
CN111933763A (zh) * 2020-07-23 2020-11-13 厦门士兰明镓化合物半导体有限公司 外延结构及其制造方法
CN111933762A (zh) * 2020-07-23 2020-11-13 厦门士兰明镓化合物半导体有限公司 外延结构及其制造方法
CN111933761A (zh) * 2020-07-23 2020-11-13 厦门士兰明镓化合物半导体有限公司 外延结构及其制造方法
CN112133799A (zh) * 2020-08-05 2020-12-25 华灿光电(浙江)有限公司 氮化镓基发光二极管外延片及其制造方法
CN113451458A (zh) * 2020-05-22 2021-09-28 重庆康佳光电技术研究院有限公司 一种超晶格层、led外延结构、显示装置及其制造方法
CN113571611A (zh) * 2021-07-14 2021-10-29 淮安澳洋顺昌光电技术有限公司 一种具有抗静电能力的外延片及其在发光二极管中的应用
CN113690350A (zh) * 2021-07-29 2021-11-23 华灿光电(浙江)有限公司 微型发光二极管外延片及其制造方法
CN114256394A (zh) * 2021-12-30 2022-03-29 淮安澳洋顺昌光电技术有限公司 一种发光二极管及其制备方法
CN114361302A (zh) * 2022-03-17 2022-04-15 江西兆驰半导体有限公司 一种发光二极管外延片、发光二极管缓冲层及其制备方法
CN115241336A (zh) * 2022-09-19 2022-10-25 江西兆驰半导体有限公司 外延片、外延片生长工艺及发光二极管
CN116130569A (zh) * 2023-04-17 2023-05-16 江西兆驰半导体有限公司 一种高效发光二极管及制备方法
CN117410409A (zh) * 2021-12-22 2024-01-16 淮安澳洋顺昌光电技术有限公司 一种发光二极管

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103633214A (zh) * 2013-12-09 2014-03-12 湘能华磊光电股份有限公司 InGaN/GaN超晶格缓冲层结构、制备方法及含该结构的LED芯片
CN104362233A (zh) * 2014-10-29 2015-02-18 华灿光电(苏州)有限公司 一种GaN基发光二极管的外延片及其制备方法
CN105428482A (zh) * 2015-12-30 2016-03-23 厦门市三安光电科技有限公司 一种led外延结构及制作方法
CN105609606A (zh) * 2014-11-14 2016-05-25 三星电子株式会社 发光装置及其制造方法
CN105742415A (zh) * 2016-03-01 2016-07-06 聚灿光电科技股份有限公司 紫外GaN基LED外延结构及其制造方法
CN105990478A (zh) * 2015-02-11 2016-10-05 晶能光电(常州)有限公司 一种氮化镓基发光二极管外延结构
CN109256444A (zh) * 2018-07-25 2019-01-22 华灿光电(浙江)有限公司 一种发光二极管的外延片及其制备方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103633214A (zh) * 2013-12-09 2014-03-12 湘能华磊光电股份有限公司 InGaN/GaN超晶格缓冲层结构、制备方法及含该结构的LED芯片
CN104362233A (zh) * 2014-10-29 2015-02-18 华灿光电(苏州)有限公司 一种GaN基发光二极管的外延片及其制备方法
CN105609606A (zh) * 2014-11-14 2016-05-25 三星电子株式会社 发光装置及其制造方法
CN105990478A (zh) * 2015-02-11 2016-10-05 晶能光电(常州)有限公司 一种氮化镓基发光二极管外延结构
CN105428482A (zh) * 2015-12-30 2016-03-23 厦门市三安光电科技有限公司 一种led外延结构及制作方法
CN105742415A (zh) * 2016-03-01 2016-07-06 聚灿光电科技股份有限公司 紫外GaN基LED外延结构及其制造方法
CN109256444A (zh) * 2018-07-25 2019-01-22 华灿光电(浙江)有限公司 一种发光二极管的外延片及其制备方法

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111403565B (zh) * 2020-03-27 2021-08-27 安徽三安光电有限公司 发光二极管及其制作方法
CN111403565A (zh) * 2020-03-27 2020-07-10 安徽三安光电有限公司 发光二极管及其制作方法
CN113451458B (zh) * 2020-05-22 2022-04-01 重庆康佳光电技术研究院有限公司 一种超晶格层、led外延结构、显示装置及其制造方法
CN113451458A (zh) * 2020-05-22 2021-09-28 重庆康佳光电技术研究院有限公司 一种超晶格层、led外延结构、显示装置及其制造方法
CN111933761A (zh) * 2020-07-23 2020-11-13 厦门士兰明镓化合物半导体有限公司 外延结构及其制造方法
CN111933762A (zh) * 2020-07-23 2020-11-13 厦门士兰明镓化合物半导体有限公司 外延结构及其制造方法
CN111933763A (zh) * 2020-07-23 2020-11-13 厦门士兰明镓化合物半导体有限公司 外延结构及其制造方法
CN111933761B (zh) * 2020-07-23 2022-04-26 厦门士兰明镓化合物半导体有限公司 外延结构及其制造方法
CN112133799A (zh) * 2020-08-05 2020-12-25 华灿光电(浙江)有限公司 氮化镓基发光二极管外延片及其制造方法
CN112133799B (zh) * 2020-08-05 2022-01-14 华灿光电(浙江)有限公司 氮化镓基发光二极管外延片及其制造方法
CN113571611B (zh) * 2021-07-14 2023-02-03 淮安澳洋顺昌光电技术有限公司 一种具有抗静电能力的外延片及其在发光二极管中的应用
CN113571611A (zh) * 2021-07-14 2021-10-29 淮安澳洋顺昌光电技术有限公司 一种具有抗静电能力的外延片及其在发光二极管中的应用
CN113690350A (zh) * 2021-07-29 2021-11-23 华灿光电(浙江)有限公司 微型发光二极管外延片及其制造方法
CN113690350B (zh) * 2021-07-29 2023-05-09 华灿光电(浙江)有限公司 微型发光二极管外延片及其制造方法
CN117410409A (zh) * 2021-12-22 2024-01-16 淮安澳洋顺昌光电技术有限公司 一种发光二极管
CN114256394A (zh) * 2021-12-30 2022-03-29 淮安澳洋顺昌光电技术有限公司 一种发光二极管及其制备方法
CN114256394B (zh) * 2021-12-30 2023-09-19 淮安澳洋顺昌光电技术有限公司 一种发光二极管及其制备方法
CN114361302B (zh) * 2022-03-17 2022-06-17 江西兆驰半导体有限公司 一种发光二极管外延片、发光二极管缓冲层及其制备方法
CN114361302A (zh) * 2022-03-17 2022-04-15 江西兆驰半导体有限公司 一种发光二极管外延片、发光二极管缓冲层及其制备方法
CN115241336B (zh) * 2022-09-19 2022-12-30 江西兆驰半导体有限公司 外延片、外延片生长工艺及发光二极管
CN115241336A (zh) * 2022-09-19 2022-10-25 江西兆驰半导体有限公司 外延片、外延片生长工艺及发光二极管
CN116130569A (zh) * 2023-04-17 2023-05-16 江西兆驰半导体有限公司 一种高效发光二极管及制备方法

Also Published As

Publication number Publication date
CN109980056B (zh) 2020-10-09

Similar Documents

Publication Publication Date Title
CN109980056A (zh) 氮化镓基发光二极管外延片及其制造方法
CN109904288A (zh) 氮化镓基发光二极管外延片及其制造方法
CN108198921B (zh) 一种氮化镓基发光二极管外延片及其制造方法
CN108461592B (zh) 一种发光二极管外延片及其制造方法
CN109873061A (zh) 一种氮化镓基发光二极管外延片及其制造方法
CN109545925B (zh) 一种GaN基发光二极管外延片及其制备方法
CN115472718B (zh) 发光二极管外延片及其制备方法、发光二极管
CN109950368A (zh) 氮化镓基发光二极管外延片及其制造方法
CN109830580A (zh) 氮化镓基发光二极管外延片及其制造方法
CN109346583B (zh) 一种发光二极管外延片及其制备方法
CN109920889A (zh) 氮化镓基发光二极管外延片及其制造方法
CN109216519A (zh) 一种发光二极管外延片及其制造方法
CN109920896A (zh) 氮化镓基发光二极管外延片及其制造方法
CN109950372A (zh) 发光二极管外延片及其制造方法
CN116072780B (zh) 发光二极管外延片及其制备方法、发光二极管
CN115881865B (zh) 发光二极管外延片及其制备方法、发光二极管
TW201349558A (zh) 用以產生含鎵三族氮化物半導體之方法
CN109509817A (zh) 一种发光二极管外延片及其制备方法
CN116230825B (zh) 一种氢杂质调控空穴注入层的led外延片及其制备方法
CN108447952B (zh) 一种发光二极管外延片及其制备方法
CN109524517A (zh) 一种发光二极管外延片及其制造方法
CN115458649A (zh) 发光二极管外延片及其制备方法、发光二极管
CN109768133A (zh) 氮化镓基发光二极管外延片及其制造方法
CN109545926A (zh) 一种发光二极管外延片及其制造方法
CN109473514A (zh) 一种氮化镓基发光二极管外延片及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant