CN108461592B - 一种发光二极管外延片及其制造方法 - Google Patents

一种发光二极管外延片及其制造方法 Download PDF

Info

Publication number
CN108461592B
CN108461592B CN201810159383.5A CN201810159383A CN108461592B CN 108461592 B CN108461592 B CN 108461592B CN 201810159383 A CN201810159383 A CN 201810159383A CN 108461592 B CN108461592 B CN 108461592B
Authority
CN
China
Prior art keywords
layer
type
low temperature
algan
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810159383.5A
Other languages
English (en)
Other versions
CN108461592A (zh
Inventor
苏晨
王慧
肖扬
吕蒙普
胡加辉
李鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HUACAN PHOTOELECTRIC (SUZHOU) Co Ltd
Original Assignee
HUACAN PHOTOELECTRIC (SUZHOU) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HUACAN PHOTOELECTRIC (SUZHOU) Co Ltd filed Critical HUACAN PHOTOELECTRIC (SUZHOU) Co Ltd
Priority to CN201810159383.5A priority Critical patent/CN108461592B/zh
Publication of CN108461592A publication Critical patent/CN108461592A/zh
Application granted granted Critical
Publication of CN108461592B publication Critical patent/CN108461592B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure

Abstract

本发明公开了一种发光二极管外延片及其制造方法，属于半导体技术领域。外延片包括依次层叠在多量子阱层上的***层、低温P型层、电子阻挡层、高温P型层、P型接触层；***层为AlN层，低温P型层为掺Mg的AlGaN/GaN超晶格结构或掺Mg的AlGaN/InGaN超晶格结构，AlN层和低温P型层相配合，可以分担一部分的电子阻挡层的作用，减薄电子阻挡层的厚度，从而减小对空穴的阻挡作用，更多的空穴可以在多量子阱层与电子复合发光，提高了LED的内量子发光效率。***层、低温P型层、电子阻挡层、高温P型层和P型接触层的总厚度为40～100nm，P型层的厚度减薄，提高了LED的外量子发光效率。

Description

一种发光二极管外延片及其制造方法
技术领域
本发明涉及半导体技术领域，特别涉及一种发光二极管外延片及其制造方法。
背景技术
LED(Light Emitting Diode，发光二极管)是一种能发光的半导体电子元件。作为一种高效、环保、绿色新型固态照明光源，正在被迅速广泛地得到应用，如交通信号灯、汽车内外灯、城市景观照明、手机背光源等。
外延片是LED中的主要构成部分，现有的GaN基LED外延片包括衬底和设置在衬底上的GaN基外延层，GaN基外延层包括依次层叠在衬底上的缓冲层、未掺杂的GaN层、N型层、多量子阱层、***层、低温P型层、电子阻挡层、高温P型层和P型接触层。其中，***层为AlGaN层，低温P型层为InGaN层，***层、低温P型层、电子阻挡层、高温P型层和P型接触层的总厚度约为130～180nm。
在实现本发明的过程中，发明人发现现有技术至少存在以下问题：
由于现有的LED外延片中，电子阻挡层通常设计得较厚(通常达到50nm)，较厚的电子阻挡层会导致材料间的极化和应力作用，同时会产生一个高的价带阻碍空穴向多量子阱层迁移，从而导致载流子复合发光效率降低，降低了LED的内量子发光效率。另外，***层、低温P型层、电子阻挡层、高温P型层和P型接触层的总厚度约为130～180nm，即整个P型层的厚度较厚，降低了LED的外量子发光效率，则LED的发光效率低。
发明内容
为了解决现有技术中LED的内量子发光效率和外量子发光效率较低的问题，本发明实施例提供了一种发光二极管外延片及其制造方法。所述技术方案如下：
一方面，本发明提供了一种发光二极管外延片，所述发光二极管外延片包括衬底、以及依次层叠在所述衬底上的缓冲层、未掺杂的GaN层、N型层、多量子阱层、***层、低温P型层、电子阻挡层、高温P型层和P型接触层，
所述低温P型层为掺Mg的AlGaN/GaN超晶格结构或掺Mg的AlGaN/InGaN超晶格结构，所述低温P型层中Mg的掺杂浓度大于或等于1*1020cm-3；所述***层为AlN层，所述AlN层的厚度为2～10nm，所述***层、低温P型层、电子阻挡层、高温P型层和P型接触层的总厚度为40～100nm。
进一步地，所述低温P型层的厚度为10～30nm。
进一步地，所述AlGaN/GaN超晶格结构或所述AlGaN/InGaN超晶格结构的周期数均为N，4≤N≤10。
进一步地，所述AlGaN/GaN超晶格结构中AlGaN子层和GaN子层的厚度均为1～3nm，或者，所述AlGaN/InGaN超晶格结构中AlGaN子层和InGaN子层的厚度均为1～3nm。
另一方面，本发明提供了一种发光二极管外延片的制造方法，其特征在于，所述制造方法包括：
提供一衬底；
在所述衬底上依次生长缓冲层、未掺杂的GaN层、N型层、多量子阱层、***层、低温P型层、电子阻挡层、高温P型层和P型接触层，所述低温P型层为掺Mg的AlGaN/GaN超晶格结构或掺Mg的AlGaN/InGaN超晶格结构，所述低温P型层中Mg的掺杂浓度大于或等于1*1020cm-3；所述***层为AlN层，所述AlN层的厚度为2～10nm，所述***层、低温P型层、电子阻挡层、高温P型层和P型接触层的总厚度为40～100nm。
进一步地，所述低温P型层的生长温度为700～800℃。
进一步地，所述低温P型层的厚度为10～30nm。
进一步地，所述***层的生长温度为800～900℃。
本发明实施例提供的技术方案带来的有益效果是：
通过在多量子阱层和P型层之间设置一个较薄的AlN层，AlN层能够形成一个较高的势垒能级，阻挡电子的迁移，低温P型层为重掺Mg的AlGaN/GaN或AlGaN/InGaN超晶格结构，采用AlGaN/GaN超晶格结构可以降低晶格失配所产生的应力的影响，同时AlGaN/GaN超晶格结构可以充当缓冲层降低后续生长Al组分高的电子阻挡层产生的晶格失配，降低异质结界面所产生的能带带阶。且低温P型层为重掺Mg层，Mg的掺杂浓度大于或等于1*1020cm-3，可以作为空穴的主要提供层。而对于AlGaN/InGaN超晶格结构，由于AlGaN/InGaN超晶格结构的界面晶格失配更大，因此可以产生一定的二维电子气，更好的提供空穴，则更多的空穴可以在多量子阱层与电子复合发光，提高了LED的内量子发光效率。且通过AlN层和低温P型层相配合，可以形成多导带能级阻挡电子，分担一部分的电子阻挡层的作用，从而可以减薄电子阻挡层的厚度，进而减少材料间的极化和应力作用，降低高Al组分的电子阻挡层在价带异质结界面产生的价带带阶，让空穴更好的注入有源区，进一步提高了LED的内量子发光效率。同时，***层、低温P型层、电子阻挡层、高温P型层和P型接触层的总厚度为40～100nm，与传统的***层、低温P型层、电子阻挡层、高温P型层和P型接触层的总厚度为130～180nm相比，减薄了P型层的厚度，提高了LED的外量子发光效率，从而提高了LED的发光效率。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种发光二极管外延片的结构示意图；
图2是本发明实施例提供的一种发光二极管外延片的制造方法的方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
实施例一
本发明实施例提供了一种发光二极管，图1是本发明实施例提供的一种发光二极管外延片的结构示意图，如图1所示，该发光二极管包括衬底1、以及依次层叠在衬底1上的缓冲层2、未掺杂的GaN层3、N型层4、多量子阱层5、***层6、低温P型层7、电子阻挡层8、高温P型层9、P型接触层10。
低温P型层7为掺Mg的AlGaN/GaN超晶格结构或掺Mg的AlGaN/InGaN超晶格结构，低温P型层7中Mg的掺杂浓度大于或等于1*1020cm-3。***层6为AlN层，***层6、低温P型层7、电子阻挡层8、高温P型层9和P型接触层10的总厚度为40～100nm。
本发明实施例通过在多量子阱层和P型层之间设置一个较薄的AlN层，AlN层能够形成一个较高的势垒能级，阻挡电子的迁移，低温P型层为重掺Mg的AlGaN/GaN或AlGaN/InGaN超晶格结构，采用AlGaN/GaN超晶格结构可以降低晶格失配所产生的应力的影响，同时AlGaN/GaN超晶格结构可以充当缓冲层降低后续生长Al组分高的电子阻挡层产生的晶格失配，降低异质结界面所产生的能带带阶。且低温P型层为重掺Mg层，Mg的掺杂浓度大于或等于1*1020cm-3，可以作为空穴的主要提供层。而对于AlGaN/InGaN超晶格结构，由于AlGaN/InGaN超晶格结构的界面晶格失配更大，因此可以产生一定的二维电子气，更好的提供空穴，则更多的空穴可以在多量子阱层与电子复合发光，提高了LED的内量子发光效率。且通过AlN层和低温P型层相配合，可以形成多导带能级阻挡电子，分担一部分的电子阻挡层的作用，从而可以减薄电子阻挡层的厚度，进而减少材料间的极化和应力作用，降低高Al组分的电子阻挡层在价带异质结界面产生的价带带阶，让空穴更好的注入有源区，进一步提高了LED的内量子发光效率。进一步地，***层、低温P型层、电子阻挡层、高温P型层和P型接触层的总厚度为40～100nm，与传统的***层、低温P型层、电子阻挡层、高温P型层和P型接触层的总厚度为130～180nm相比，减薄了P型层的厚度，提高了LED的外量子发光效率，从而提高了LED的发光效率。
进一步地，低温P型层7的厚度为10～30nm。若低温P型层7的厚度大于30nm，则会造成低温P型层的厚度过厚，导致外延片的整体厚度较大，降低LED的发光效率，且会浪费材料，增加生长时间。若低温P型层7的厚度小于10nm，则无法起到阻挡电子，减薄电子阻挡层的作用。
进一步地，当低温P型层7为AlGaN/GaN超晶格结构时，AlGaN/GaN超晶格结构的周期数为N，4≤N≤10。若N的取值过大，会导致低温P型层7的整体厚度会过大，则外延片的整体厚度较大，降低LED的发光效率，且会浪费材料，增加生长时间，若N的取值过小，则低温P型层无法起到阻挡电子，减薄电子阻挡层的作用。
可选地，AlGaN/GaN超晶格结构中AlGaN子层和GaN子层的厚度均为1～3nm。AlGaN子层和GaN子层的厚度相同便于实际生长，若AlGaN子层和GaN子层的厚度过大，则会导致外延片的整体厚度较大，降低LED的发光效率，且会浪费材料，增加生长时间，若AlGaN子层和GaN子层的厚度过小，则低温P型层无法起到阻挡电子，减薄电子阻挡层的作用。
优选地，AlGaN/GaN超晶格结构中AlGaN子层和GaN子层的厚度均为1.8nm，N＝6，低温P型层7的厚度为21.6nm，***层6的厚度为4mm。此时低温P型层与***层配合，对电子的阻挡效果最好。
进一步地，当低温P型层7为AlGaN/InGaN超晶格结构时，AlGaN/InGaN超晶格结构的周期数为N，4≤N≤10。若N的取值过大，会导致低温P型层7的整体厚度会过大，则外延片的整体厚度较大，降低LED的发光效率，且会浪费材料，增加生长时间，若N的取值过小，则低温P型层无法起到阻挡电子，减薄电子阻挡层的作用。
可选地，AlGaN/InGaN超晶格结构中AlGaN子层和InGaN子层的厚度均为1～3nm。AlGaN子层和InGaN子层的厚度相同便于实际生长，若AlGaN子层和InGaN子层的厚度过大，则会导致外延片的整体厚度较大，降低LED的发光效率，且会浪费材料，增加生长时间，若AlGaN子层和InGaN子层的厚度过小，则低温P型层无法起到阻挡电子，减薄电子阻挡层的作用。
优选地，AlGaN/InGaN超晶格结构中AlGaN子层和InGaN子层的厚度均为1.8nm，N＝6，低温P型层7的厚度为21.6nm，***层6的厚度为4mm。此时低温P型层与***层配合，对电子的阻挡效果最好。
可选地，电子阻挡层8为AlGaN层或AlGaN/GaN、AlGaN/InGaN、AlInGaN/GaN、AlGaN/InAlN超晶格结构中的一种。
在本实施例中，***层6的厚度为2～10nm，低温P型层7的厚度为10～30nm，电子阻挡层8的厚度为10～40nm，高温P型层9的厚度为8～15nm，P型接触层10的厚度为2～5nm，则***层6、低温P型层7、电子阻挡层8、高温P型层9和P型接触层10的总厚度为40～100nm。
优选地，***层6的厚度为4nm，低温P型层7的总厚度为21.6nm，电子阻挡层8的厚度为25nm，高温P型层9的厚度为10nm，P型接触层10的厚度为2.5nm，则***层6、低温P型层7、电子阻挡层8、高温P型层9和P型接触层10的总厚度为63.1nm，此时LED的出光效果好。
需要说明的是，对于正装结构的发光二级管而言，当***层6、低温P型层7、电子阻挡层8、高温P型层9和P型接触层10的总厚度为80～90nm时，发光二极管的出光效果最好。
对于倒装结构的发光二极管而言，当***层6、低温P型层7、电子阻挡层8、高温P型层9和P型接触层10的总厚度为60～70nm时，发光二极管的出光效果最好。
在本实施例中，衬底1可以为蓝宝石衬底，缓冲层2可以为AlN层，N型层4可以为GaN层，多量子阱层5包括InGaN量子阱层和GaN量子垒层。
实施例二
本发明实施例提供了一种发光二极管外延片的制造方法，适用于实施例一提供的发光二极管外延片，图2是本发明实施例提供的一种发光二极管外延片的制造方法的方法流程图，如图2所示，该制造方法包括：
步骤201、对衬底进行预处理。
可选地，衬底为蓝宝石，厚度为630～650um。
在本实施例中，采用Veeco K465i or C4 MOCVD(Metal Organic Chemical VaporDeposition，金属有机化合物化学气相沉淀)设备实现LED的生长方法。采用高纯H2(氢气)或高纯N2(氮气)或高纯H2和高纯N2的混合气体作为载气，高纯NH3作为N源，三甲基镓(TMGa)及三乙基镓(TEGa)作为镓源，三甲基铟(TMIn)作为铟源，硅烷(SiH4)作为N型掺杂剂，三甲基铝(TMAl)作为铝源，二茂镁(CP2Mg)作为P型掺杂剂。反应室压力为100～600torr。
具体地，该步骤201包括：
在氢气气氛下，高温处理衬底5～6min。其中，反应室温度为1000～1100℃，反应室压力控制在200～500torr。
步骤202、在衬底上生长缓冲层。
具体地，缓冲层生长在蓝宝石的面上。
具体地，将蓝宝石衬底在PVD(Physical Vapor Deposition，物理气相沉淀)溅射炉内溅射一层5～40nm厚的AlN缓冲层。
步骤203、在缓冲层上生长未掺杂的GaN层。
在缓冲层生长结束后，将溅射有AlN缓冲层的衬底放入MOCVD设备内，将反应室温度升高至1040°，生长厚度为1um的高温不掺杂的GaN层。
步骤204、在未掺杂的GaN层上生长N型层。
在本实施例中，N型层为掺Si的GaN层，厚度为2um。生长N型层时，反应室温度为1000～1100℃，反应室压力控制在200～300torr。
步骤205、在N型层上生长多量子阱层。
在本实施例中，生长多量子阱层之前可以先生长应力释放层。
具体地，应力释放层包括3个周期交替生长的InGaN阱层和GaN垒层，其中InGaN阱层的厚度为2nm，生长温度为850～900℃，生长压力为250torr。GaN垒层的厚度为30～50nm，生长温度为850～900℃，生长压力为250torr。
应力释放层还包括6个周期交替生长的InGaN阱层和GaN垒层，其中InGaN阱层的厚度为2nm，生长温度为800～850℃，生长压力为250torr。GaN垒层的厚度为10～20nm，生长温度为800～850℃，生长压力为250torr。
具体地，在生长完应力释放层之后生长多量子阱层，多量子阱层包括8～10个周期交替生长的InGaN量子阱层和GaN量子垒层，其中InGaN量子阱层的厚度为2.5nm，生长温度为780～820℃，生长压力为250torr。GaN量子垒层的厚度为12nm，生长温度为780～820℃，生长压力为250torr。
由于多量子阱层中包括InGaN量子阱层和GaN量子垒层，在GaN材料中生长高组分的InGaN量子阱层，会面临较高的晶格失配，从而影响多量子阱层的晶体质量，通过在生长多量子阱层之前生长应力释放层，可以使晶格驰豫到比较适合生长高组分InGaN量子阱层的状态。
步骤206、在多量子阱层上生长***层。
在本实施例中，***层为AlN层，AlN层的厚度为4nm。生长温度为800～900℃，生长压力为150～250torr。AlN层能够形成一个较高的势垒能级，阻挡电子的迁移。
步骤207、在***层上生长低温P型层。
具体地，在生长温度为700～800℃，生长压力为50～600torr的条件下生长低温P型层，低温P型层为掺Mg的AlGaN/GaN超晶格结构，低温P型层中Mg的掺杂浓度为1*1020cm-3。
其中，AlGaN/GaN超晶格结构的周期数为6，厚度为21.6nm。
具体地，生长每个周期的AlGaN/GaN超晶格结构时，包括：
生长厚度为1.8nm的AlGaN子层，生长时间为30s，生长厚度为1.8nm的GaN子层，生长时间为30s。AlGaN子层和GaN子层的生长条件和生长厚度均相同，可以节省AlGaN/GaN超晶格结构的生长时间。
步骤208、在低温P型层上生长电子阻挡层。
在本实施例中，电子阻挡层为掺Mg的AlGaN层，Mg的掺杂浓度小于1*1019cm-3，电子阻挡层的厚度为25nm。生长温度为900～1000℃，生长压力为100～600torr。
步骤209、在电子阻挡层上生长高温P型层。
在本实施例中，高温P型层为重掺杂Mg的GaN层，Mg的掺杂浓度大于或等于1*1020cm-3，高温P型层的厚度为10nm。生长温度为960-980℃，生长压力为100～600torr。
步骤210、在高温P型层上生长P型接触层。
在本实施例中，P型接触层为重掺杂Mg的GaN层，Mg的掺杂浓度大于或等于4*1020cm-3，P型接触层厚度为2.5nm。生长温度为700～800℃，生长压力为300～600torr。
在结束发光二极管外延片的生长之后，将反应室的温度降至600-900℃，在PN2气氛进行退火处理10-30min，而后逐渐降至室温，随后，经过清洗、沉积、光刻和刻蚀后续加工工艺制成单颗9*27mil的芯片。
经过测试后发现，采用本发明实施例提供的制造方法制成的LED芯片与采用现有技术制成的LED芯片相比，发光效率提升了1％。
实施例三
本发明实施例提供了一种发光二极管外延片的制造方法，在本实施例提供的制造方法与实施例二中的制造方法基本相同，不同之处在于，在本实施例中，低温P型层为AlGaN/InGaN超晶格结构，AlGaN/InGaN超晶格结构的周期数为6，厚度为21.6nm。
具体地，生长每个周期的AlGaN/InGaN超晶格结构时，包括：
生长厚度为1.8nm的AlGaN子层，生长时间为30s，生长厚度为1.8nm的InGaN子层，生长时间为30s。
AlGaN/InGaN超晶格结构的生长条件与实施例二中AlGaN/GaN超晶格结构的生长条件相同，本发明在此不再赘述。
在结束发光二极管外延片的生长之后，将反应室的温度降至600-900℃，在PN2气氛进行退火处理10-30min，而后逐渐降至室温，随后，经过清洗、沉积、光刻和刻蚀后续加工工艺制成单颗9*27mil的芯片。
经过测试后发现，采用本发明实施例提供的制造方法制成的LED芯片与采用现有技术制成的LED芯片相比，发光效率提升了1％。
以上仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种发光二极管外延片，所述发光二极管外延片包括衬底、以及依次层叠在所述衬底上的缓冲层、未掺杂的GaN层、N型层、多量子阱层、***层、低温P型层、电子阻挡层、高温P型层和P型接触层，其特征在于，
所述低温P型层为掺Mg的AlGaN/GaN超晶格结构或掺Mg的AlGaN/InGaN超晶格结构，所述低温P型层中Mg的掺杂浓度大于或等于1*1020cm-3；所述***层为AlN层，所述AlN层的厚度为2～10nm，所述***层、低温P型层、电子阻挡层、高温P型层和P型接触层的总厚度为40～100nm。
2.根据权利要求1所述的发光二极管外延片，其特征在于，所述低温P型层的厚度为10～30nm。
3.根据权利要求2所述的发光二极管外延片，其特征在于，所述AlGaN/GaN超晶格结构或所述AlGaN/InGaN超晶格结构的周期数均为N，4≤N≤10。
4.根据权利要求1～3任一项所述的发光二极管外延片，其特征在于，所述AlGaN/GaN超晶格结构中AlGaN子层和GaN子层的厚度均为1～3nm，或者，所述AlGaN/InGaN超晶格结构中AlGaN子层和InGaN子层的厚度均为1～3nm。
5.一种发光二极管外延片的制造方法，其特征在于，所述制造方法包括：
提供一衬底；
在所述衬底上依次生长缓冲层、未掺杂的GaN层、N型层、多量子阱层、***层、低温P型层、电子阻挡层、高温P型层和P型接触层，所述低温P型层为掺Mg的AlGaN/GaN超晶格结构或掺Mg的AlGaN/InGaN超晶格结构，所述低温P型层中Mg的掺杂浓度大于或等于1*1020cm-3；所述***层为AlN层，所述AlN层的厚度为2～10nm，所述***层、低温P型层、电子阻挡层、高温P型层和P型接触层的总厚度为40～100nm。
6.根据权利要求5所述的制造方法，其特征在于，所述低温P型层的生长温度为700～800℃。
7.根据权利要求5或6所述的制造方法，其特征在于，所述低温P型层的厚度为10～30nm。
8.根据权利要求5或6所述的制造方法，其特征在于，所述***层的生长温度为800～900℃。
CN201810159383.5A 2018-02-26 2018-02-26 一种发光二极管外延片及其制造方法 Active CN108461592B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810159383.5A CN108461592B (zh) 2018-02-26 2018-02-26 一种发光二极管外延片及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810159383.5A CN108461592B (zh) 2018-02-26 2018-02-26 一种发光二极管外延片及其制造方法

Publications (2)

Publication Number Publication Date
CN108461592A CN108461592A (zh) 2018-08-28
CN108461592B true CN108461592B (zh) 2019-10-08

Family

ID=63217461

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810159383.5A Active CN108461592B (zh) 2018-02-26 2018-02-26 一种发光二极管外延片及其制造方法

Country Status (1)

Country Link
CN (1) CN108461592B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109802022B (zh) * 2019-01-10 2020-07-07 华灿光电（浙江）有限公司 一种GaN基发光二极管外延片及其制备方法
CN112259651B (zh) * 2020-10-21 2022-02-01 厦门乾照光电股份有限公司 一种具有p型***层的led芯片及制作方法
CN113675303A (zh) * 2021-08-20 2021-11-19 江西兆驰半导体有限公司 一种氮化物发光二极管外延片及其制备方法
CN113990993B (zh) * 2021-09-01 2023-10-13 华灿光电（浙江）有限公司 用于降低欧姆接触电阻的发光二极管外延片及其制造方法
CN114613889A (zh) * 2022-03-24 2022-06-10 淮安澳洋顺昌光电技术有限公司 一种提升抗静电能力的GaN基LED外延结构
CN114613891B (zh) * 2022-03-24 2023-11-14 淮安澳洋顺昌光电技术有限公司 一种具有复合电子阻挡层的发光二极管及其制备方法
CN114649454B (zh) * 2022-05-23 2022-08-23 江西兆驰半导体有限公司 一种发光二极管的外延片结构及其制备方法
CN115036402B (zh) * 2022-08-12 2022-10-25 江苏第三代半导体研究院有限公司 诱导增强型Micro-LED同质外延结构及其制备方法
CN116454184B (zh) * 2023-06-16 2023-09-29 江西兆驰半导体有限公司 一种高光效led外延片及其制备方法、led

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3656456B2 (ja) * 1999-04-21 2005-06-08 日亜化学工業株式会社 窒化物半導体素子
CN104009136B (zh) * 2014-06-16 2017-01-04 湘能华磊光电股份有限公司 提高发光效率的led外延层生长方法及led外延层
CN105304779A (zh) * 2014-07-31 2016-02-03 惠州比亚迪实业有限公司 GaN基LED结构及其形成方法
CN104241468A (zh) * 2014-08-27 2014-12-24 迪源光电股份有限公司 一种高外量子效率GaN基LED外延片及其制作方法
CN106025019B (zh) * 2016-06-16 2018-06-01 厦门乾照光电股份有限公司 一种具有生长过程可调节翘曲的发光二极管外延结构
CN107591466A (zh) * 2017-08-17 2018-01-16 华灿光电（浙江）有限公司 一种发光二极管的外延片及其制备方法

Also Published As

Publication number Publication date
CN108461592A (zh) 2018-08-28

Similar Documents

Publication Publication Date Title
CN108461592B (zh) 一种发光二极管外延片及其制造方法
CN106784210B (zh) 一种发光二极管的外延片及其制作方法
CN106410005B (zh) 一种氮化镓基led外延片及其生长方法
CN108198921B (zh) 一种氮化镓基发光二极管外延片及其制造方法
CN110718612B (zh) 发光二极管外延片及其制造方法
CN108091740A (zh) 一种发光二极管外延片及其制造方法
CN103811601B (zh) 一种以蓝宝石衬底为基板的GaN基LED多阶缓冲层生长方法
CN108336198B (zh) 一种发光二极管外延片及其制造方法
CN109950368A (zh) 氮化镓基发光二极管外延片及其制造方法
CN109119515A (zh) 一种发光二极管外延片及其制造方法
CN106159048B (zh) 一种发光二极管外延片及其生长方法
CN115188863B (zh) 发光二极管外延片及其制备方法
CN109216519A (zh) 一种发光二极管外延片及其制造方法
CN108649109A (zh) 一种发光二极管外延片及其制造方法
CN103413877A (zh) 外延结构量子阱应力释放层的生长方法及其外延结构
CN104465898B (zh) 一种发光二极管外延片的生长方法及发光二极管外延片
CN108831978A (zh) 一种发光二极管外延片及其制造方法
CN108831974A (zh) 一种发光二极管外延片及其制造方法
CN106711299A (zh) 一种发光二极管的外延片及其制作方法
CN116230823A (zh) 一种高效发光二极管外延片及制备方法
CN114551664A (zh) 一种led外延片、外延生长方法及led芯片
CN107919419B (zh) 一种氮化镓基发光二极管外延片及其制造方法
CN109473514A (zh) 一种氮化镓基发光二极管外延片及其制造方法
CN108987544A (zh) 一种发光二极管外延片及其制造方法
CN108281519A (zh) 一种发光二极管外延片及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant