CN115458649A - 发光二极管外延片及其制备方法、发光二极管 - Google Patents
发光二极管外延片及其制备方法、发光二极管 Download PDFInfo
- Publication number
- CN115458649A CN115458649A CN202211298826.1A CN202211298826A CN115458649A CN 115458649 A CN115458649 A CN 115458649A CN 202211298826 A CN202211298826 A CN 202211298826A CN 115458649 A CN115458649 A CN 115458649A
- Authority
- CN
- China
- Prior art keywords
- layer
- quantum well
- deposition
- thickness
- emitting diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 8
- 230000004888 barrier function Effects 0.000 claims abstract description 61
- 238000000034 method Methods 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 238000000151 deposition Methods 0.000 claims description 113
- 230000008021 deposition Effects 0.000 claims description 84
- 230000001276 controlling effect Effects 0.000 claims description 47
- 230000000903 blocking effect Effects 0.000 claims description 16
- 230000001105 regulatory effect Effects 0.000 claims description 9
- 238000003475 lamination Methods 0.000 claims description 8
- 238000009826 distribution Methods 0.000 abstract description 14
- 238000005204 segregation Methods 0.000 abstract description 7
- 235000012431 wafers Nutrition 0.000 description 32
- 230000000052 comparative effect Effects 0.000 description 8
- 230000007547 defect Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 3
- 229910002704 AlGaN Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000011056 performance test Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000005622 photoelectricity Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
- H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明公开了一种发光二极管外延片及其制备方法、发光二极管，所述发光二极管外延片包括衬底及依次层叠于所述衬底上的缓冲层、本征GaN层、N型GaN层、多量子阱层、电子阻挡层、P型GaN层；所述多量子阱层包括In调节层、量子阱层和量子垒层，所述In调节层、量子阱层和量子垒层依次重复层叠形成所述多量子阱层。本发明能够缓解量子阱层中In的偏析，使In分布更均匀，提升了外延片的发光波长均匀性，同时也提升了多量子阱的发光效率。
Description
技术领域
本发明涉及光电技术领域，尤其涉及一种发光二极管外延片及其制备方法、发光二极管。
背景技术
目前，GaN基发光二极管已经大量应用于固态照明领域以及显示领域，吸引着越来越多的人关注。GaN基发光二极管已经实现工业化生产、在背光源、照明、景观灯等方面都有应用。
多量子阱层作为有源区，是发光二极管最核心的结构，受到了研究者的广泛关注。因为通过调节InGaN阱层的In含量，可以使LED的发光波长覆盖从近红外到近紫外极宽的波长范围，所以In组分的分布均匀性对发光波长的均匀性有着至关重要的影响。
但是由于传统的多层量子阱InGaN量子阱层和GaN量子垒层超晶格结构中量子阱层的InN热稳定性偏低，容易造成受热分解的InN空位，从而加剧InGaN层中In会发生偏析和富集现象，而这会造成多层量子阱中InGaN层和GaN层超晶格结构中异质结材料间应力不均匀，从而造成波长均匀性差和发光效率低等问题。不仅如此，由于GaN量子垒层和InGaN量子阱层异质材料之间存在着严重的晶格失配，使得量子阱区应力增大，缺陷增加，加剧了In的偏析，也会造成波长均匀性差和发光效率低等问题。尤其是In组分偏多的长波段发光二极管，比如绿光和黄光，这种现象更为严重。
发明内容
本发明所要解决的技术问题在于，提供一种发光二极管外延片，其能够缓解量子阱层中In的偏析，使In分布更均匀，提升了外延片的发光波长均匀性，同时也提升了多量子阱的发光效率。
本发明所要解决的技术问题还在于，提供一种发光二极管外延片的制备方法，其工艺简单，能够稳定制得发光波长均匀、发光效率良好的发光二极管外延片。
为了解决上述技术问题，本发明提供了一种发光二极管外延片，包括衬底及依次层叠于所述衬底上的缓冲层、本征GaN层、N型GaN层、多量子阱层、电子阻挡层、P型GaN层；
所述多量子阱层包括In调节层、量子阱层和量子垒层，所述In调节层、量子阱层和量子垒层依次重复层叠形成所述多量子阱层。
在一种实施方式中，所述In调节层包括依次层叠的Al层、AlxN1-x三维层，InyN1-y三维层和InzGa1-zN缓冲层，其中，x的取值范围为0.05-0.1，y的取值范围为0.1-0.2，z的取值范围为0.05-0.1。
在一种实施方式中，所述Al层的厚度约0.1nm-1nm；
所述AlxN1-x三维层的厚度约0.5nm-2nm；
所述InyN1-y三维层的厚度约为0.5nm-2nm；
所述InzGa1-zN缓冲层的厚度为0.5nm-2nm。
在一种实施方式中，所述In调节层的厚度为1.5nm-7nm；
所述量子阱层的厚度为2nm-5nm；
所述量子垒层的厚度为3nm-15nm；
所述In调节层、量子阱层和量子垒层的重复层叠周期为3-15。
在一种实施方式中，所述缓冲层的厚度为20nm-100nm；
所述本征GaN层的厚度为300nm-800nm；
所述N型GaN层的厚度为1μm-3μm，所述N型GaN层为Si掺杂，所述Si的掺杂浓度为5×1018-1×1019cm-3；
所述P型GaN层的厚度为200nm-300nm，所述P型GaN层为Mg掺杂，所述Mg的掺杂浓度为5×1017-1×1020cm-3。
在一种实施方式中，所述电子阻挡层包括交替堆叠的AlaGa1-aN层和InbGa1-bN层，堆叠周期数为3-15，其中，a的取值范围为0.05-0.2，b的取值范围为0.1-0.5；
所述AlaGa1-aN层的厚度为5nm-7nm；
所述InbGa1-bN层的厚度为5nm-7nm；
所述电子阻挡层的厚度为20nm-50nm。
为解决上述问题，本发明还提供了一种发光二极管外延片的制备方法，包括以下步骤：
准备衬底；
在所述衬底上依次沉积缓冲层、本征GaN层、N型GaN层、多量子阱层、电子阻挡层、P型GaN层；
所述多量子阱层包括In调节层、量子阱层和量子垒层，所述In调节层、量子阱层和量子垒层依次重复层叠形成所述多量子阱层。
在一种实施方式中，采用下述方法完成所述In调节层的沉积：
依次沉积Al层、AlxN1-x三维层，InyN1-y三维层和InzGa1-zN缓冲层形成所述In调节层，其中，x的取值范围为0.05-0.1，y的取值范围为0.1-0.2，z的取值范围为0.05-0.1。
在一种实施方式中，采用下述方法完成所述Al层的沉积：
将反应室温度控制在800℃-900℃，通入TMAl作为Al源，完成沉积；
和/或，采用下述方法完成所述AlxN1-x三维层的沉积：
将反应室温度控制在700℃-800℃，通入TMAl作为Al源，通入NH3作为N源，完成沉积；
和/或，采用下述方法完成所述InyN1-y三维层的沉积：
将反应室温度控制在700℃-800℃，通入TMIn做In源，通入NH3作为N源，完成沉积；
和/或，采用下述方法完成所述InzGa1-zN的沉积：
将反应室温度控制在800℃-900℃，通入TMIn做In源，通入NH3作为N源，通入TMGa作为Ga源，完成沉积。
在一种实施方式中，采用下述方法完成所述多量子阱层的沉积：
在所述N型GaN层上依次重复层叠In调节层、量子阱层和量子垒层，所述重复层叠周期为3-15；
其中，采用下述方法完成所述量子阱层的沉积：
将反应室温度控制在700℃-800℃，通入TMIn做In源，通入NH3作为N源，通入TMGa作为Ga源，完成沉积。
和/或，采用下述方法完成所述量子垒层的沉积：
将反应室温度控制在800℃-900℃，通入NH3作为N源，通入TMGa作为Ga源，完成沉积。
在一种实施方式中，采用下述方法完成在所述衬底的正面沉积所述缓冲层：
将反应室温度控制在500℃-700℃，通入TMAl作为Al源，通入NH3作为N源，完成在所述衬底的正面沉积缓冲层；
和/或，采用下述方法完成在所述缓冲层上沉积所述本征GaN层：
将反应室温度控制在1100℃-1150℃，通入NH3作为N源，通入TMGa作为Ga源，完成在所述缓冲层上沉积所述本征GaN层；
和/或，采用下述方法完成在所述本征GaN层上沉积所述N型GaN层：
将反应室温度控制在1100℃-1150℃，通入SiN4作为Si源，通入NH3作为N源，通入TMGa作为Ga源，完成在所述本征GaN层上沉积所述N型GaN层；
和/或，采用下述方法完成在所述电子阻挡层上沉积所述P型GaN层：
将反应室温度控制在800℃-1000℃，通入NH3作为N源，通入TMGa作为Ga源，通入CP2Mg作为Mg源，完成在所述电子阻挡层上沉积所述P型GaN层。
在一种实施方式中，采用下述方法完成在所述多量子阱层上沉积所述电子阻挡层：
在所述多量子阱层上交替沉积AlaGa1-aN层和InbGa1-bN层，堆叠层数在3～15，a的取值范围为0.05-0.2，b的取值范围为0.1-0.5；
其中，所述AlaGa1-aN层的沉积步骤包括：
将反应室温度控制在900℃-1000℃，通入TMAL作为Al源，通入NH3作为N源，通入TMGa作为Ga源，完成沉积；
所述InbGa1-bN层的沉积步骤包括：
将反应室温度控制在900℃-1000℃，通入TMIn作为In源，通入NH3作为N源，通入TMGa作为Ga源，完成沉积。
相应地、本发明还提供一种发光二极管，所述发光二极管包括上文所述的发光二极管外延片。
实施本发明，具有如下有益效果：
本发明提供的发光二极管外延片，本发明提出的多量子阱层包括In调节层、量子阱层和量子垒层，所述In调节层、量子阱层和量子垒层依次重复层叠形成所述多量子阱层。所述In组分调节层减缓了量子阱层的应力，减少了量子垒层和量子阱层间的晶格失配，从而避免产生过多的缺陷而成为“In团簇”中心。并且有效的调节了量子阱层中In组分的分布，缓解了量子阱中In的偏析，使其分布更均匀，提升了外延片的发光波长均匀性，同时也提升了多量子阱的发光效率。
附图说明
图1为本发明提供的发光二极管外延片的结构示意图，其中，衬底为1、缓冲层为2、本征GaN层为3、N型GaN层为4、多量子阱层为5、电子阻挡层为6、P型GaN层为7。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面对本发明作进一步地详细描述。
除非另外说明或存在矛盾之处，本文中使用的术语或短语具有以下含义：
本发明中，所使用的“其组合”、“其任意组合”、“其任意组合方式”等中包括所列项目中任两个或任两个以上项目的所有合适的组合方式。
本发明中，“优选”仅为描述效果更好的实施方式或实施例，应当理解，并不构成对本发明保护范围的限制。
本发明中，以开放式描述的技术特征中，包括所列举特征组成的封闭式技术方案，也包括包含所列举特征的开放式技术方案。
本发明中，涉及到数值区间，如无特别说明，则包括数值区间的两个端点。
传统的多层量子阱InGaN量子阱层和GaN量子垒层超晶格结构中存在严重的In偏析，又由于阱垒晶格失配，量子阱层的应力也很大，晶格质量较差，影响波长均匀性和发光效率。
为解决上述问题，本发明提供了一种发光二极管外延片，如图1所示，包括衬底1及依次层叠于所述衬底1上的缓冲层2、本征GaN层3、N型GaN层4、多量子阱层5、电子阻挡层6、P型GaN层7；
所述多量子阱层5包括In调节层、量子阱层和量子垒层，所述In调节层、量子阱层和量子垒层依次重复层叠形成所述多量子阱层。
本发明提供的发光二极管外延片，本发明提出的多量子阱层包括In调节层、量子阱层和量子垒层，所述In调节层、量子阱层和量子垒层依次重复层叠形成所述多量子阱层。所述In组分调节层减缓了量子阱层的应力，减少了量子垒层和量子阱层间的晶格失配，从而避免产生过多的缺陷而成为“In团簇”中心。并且有效的调节了量子阱层中In组分的分布，缓解了量子阱中In的偏析，使其分布更均匀，提升了外延片的发光波长均匀性，同时也提升了多量子阱的发光效率。
所述多量子阱层为发光二极管发光的核心结构。在一种实施方式中，所述In调节层的厚度为1.5nm-7nm；所述量子阱层的厚度为2nm-5nm；所述量子垒层的厚度为3nm-15nm；所述In调节层、量子阱层和量子垒层的重复层叠周期为3-15。
在一种实施方式中，所述In调节层包括依次层叠的Al层、AlxN1-x三维层，InyN1-y三维层和InzGa1-zN缓冲层，其中，x的取值范围为0.05-0.1，y的取值范围为0.1-0.2，z的取值范围为0.05-0.1。在一种实施方式中，所述Al层的厚度约0.1nm-1nm；所述AlxN1-x三维层的厚度约0.5nm-2nm；所述InyN1-y三维层的厚度约为0.5nm-2nm；所述InzGa1-zN缓冲层的厚度为0.5nm-2nm。
需要说明的是，本发明中所述Al层较薄地吸附在外延层表面；所述AlxN1-x三维层在外延层表面生长成均匀分布的小岛形状；所述InyN1-y三维层优先吸附在均匀分布的AlxN1-x小岛上，三维小岛继续长大，此时形成的InyN1-y三维层中In原子分布非常均匀；所述InzGa1-zN缓冲层中的In原子也优先吸附在InyN1-y小岛上，同时InzGa1-zN逐渐填平InyN1-y三维层，In原子的分布也更均匀。一方面，所述InzGa1-zN缓冲层也成为量子阱层生长的准备层，与量子阱层的晶格失配很小，能缓解多量子阱层的应力，减少了量子垒层和量子阱层生长时晶格失配，避免产生过多的缺陷而成为“In团簇”中心，另一方面In原子分布均匀的低In组分的所述InzGa1-zN缓冲层上生长量子阱层，量子阱层的In原子也更容易和In组分调节层上的均匀分布的In组分上吸附生长，从而生长出的量子阱层中In的分布也更均匀。
在一种实施方式中，所述缓冲层为AlGaN缓冲层或AlN缓冲层。所述缓冲层主要用于提供晶种，缓解衬底和外延层的晶格失配，提升外延片晶格质量。在一种实施方式中，所述缓冲层的厚度为20nm-100nm。
所述本征GaN层为未掺杂的GaN层，在一种实施方式中，所述本征GaN层的厚度为300nm-800nm。
所述N型GaN层主要提供电子，在一种实施方式中，所述N型GaN层的厚度为1μm-3μm，所述N型GaN层为Si掺杂，所述Si的掺杂浓度为5×1018-1×1019cm-3；所述P型GaN层主要提供空穴，在一种实施方式中，所述P型GaN层的厚度为200nm-300nm，所述P型GaN层为Mg掺杂，所述Mg的掺杂浓度为5×1017-1×1020cm-3。
所述电子阻挡层主要用来阻挡电子，防止电子溢流，在一种实施方式中，所述电子阻挡层包括交替堆叠的AlaGa1-aN层和InbGa1-bN层，堆叠周期数为3-15，其中，a的取值范围为0.05-0.2，b的取值范围为0.1-0.5；
所述AlaGa1-aN层的厚度为5nm-7nm；
所述InbGa1-bN层的厚度为5nm-7nm；
所述电子阻挡层的厚度为20nm-50nm。
相应地，本发明还提供了上述发光二极管外延片的制备方法，包括以下步骤：
S1、准备衬底；
在一种实施方式中，所述衬底选用蓝宝石衬底。然后，控制反应室温度为1000℃～1200℃，控制反应室压力为200Torr-600Torr，在H2气氛下对衬底进行5min-8min的高温退火，对衬底表面的颗粒和氧化物进行清洁。
S2、在所述衬底上依次沉积缓冲层、本征GaN层、N型GaN层、多量子阱层、电子阻挡层、P型GaN层；
所述多量子阱层包括In调节层、量子阱层和量子垒层，所述In调节层、量子阱层和量子垒层依次重复层叠形成所述多量子阱层。
在一种实施方式中，所述步骤S2包含以下步骤：
S21、采用下述方法完成在所述衬底的正面沉积所述缓冲层：
在一种实施方式中，所述缓冲层为AlGaN缓冲层或AlN缓冲层。优选地，所述缓冲层为AlN缓冲层，所述AlN缓冲层采用下述方法制得：将反应室温度控制在500℃-700℃，通入TMAl作为Al源，通入NH3作为N源，完成在所述衬底的正面沉积缓冲层。
S22、采用下述方法完成在所述缓冲层上沉积所述本征GaN层：
将反应室温度控制在1100℃-1150℃，通入NH3作为N源，通入TMGa作为Ga源，完成在所述缓冲层上沉积所述本征GaN层。
S23、采用下述方法完成在所述本征GaN层上沉积所述N型GaN层：
将反应室温度控制在1100℃-1150℃，通入SiN4作为Si源，通入NH3作为N源，通入TMGa作为Ga源，完成在所述***层上沉积所述N型GaN层；
S24、采用下述方法完成在所述N型GaN层上沉积所述多量子阱层：
在所述N型GaN层上依次重复层叠In调节层、量子阱层和量子垒层，所述重复层叠周期为3-15；
其中，采用下述方法完成所述量子阱层的沉积：
将反应室温度控制在700℃-800℃，通入TMIn做In源，通入NH3作为N源，通入TMGa作为Ga源，完成沉积。
和/或，采用下述方法完成所述量子垒层的沉积：
将反应室温度控制在800℃-900℃，通入NH3作为N源，通入TMGa作为Ga源，完成沉积。
在一种实施方式中，采用下述方法完成所述In调节层的沉积：
依次沉积Al层、AlxN1-x三维层，InyN1-y三维层和InzGa1-zN缓冲层形成所述In调节层，其中，x的取值范围为0.05-0.1，y的取值范围为0.1-0.2，z的取值范围为0.05-0.1。
优选地，采用下述方法完成所述Al层的沉积：
将反应室温度控制在800℃-900℃，通入TMAl作为Al源，完成沉积；
和/或，采用下述方法完成所述AlxN1-x三维层的沉积：
将反应室温度控制在700℃-800℃，通入TMAl作为Al源，通入NH3作为N源，完成沉积；
和/或，采用下述方法完成所述InyN1-y三维层的沉积：
将反应室温度控制在700℃-800℃，通入TMIn做In源，通入NH3作为N源，完成沉积；
和/或，采用下述方法完成所述InzGa1-zN的沉积：
将反应室温度控制在800℃-900℃，通入TMIn做In源，通入NH3作为N源，通入TMGa作为Ga源，完成沉积。
需要说明的是，本发明的所述In调节层首先沉积所述Al层，过程中Al原子通入时间较短，所以暂时吸附在外延层表面；然后生长所述AlxN1-x三维层，向反应室通入Al源和NH3。NH3和所述Al层上的Al原子反应生成AlN形核点，并不断吸收气氛中的AlN而长大成小岛。这样生长出的所述AlxN1-x三维层，AlN小岛分布均匀，大小一致性强。然后在所述AlxN1-x三维层上生长InyN1-y三维层，通入In源和N源后，InN优先吸附在均匀分布的ALN小岛上，三维小岛继续长大，此时形成的InN层In原子分布非常均匀。最后，生长所述InzGa1-zN缓冲层。InGaN材料生长时，In原子也更容易吸附在InN小岛生长，InGaN在逐渐填平三维层时，In原子的分布也更均匀。一方面，所述InzGa1-zN缓冲层成为量子阱层生长的准备层，与InGaN量子阱层的晶格失配很小，能缓解多量子阱层的应力，减少了量子垒层和量子阱层生长时晶格失配，避免产生过多的缺陷而成为“In团簇”中心。另一方面，In原子分布均匀的低In组分的所述InzGa1-zN缓冲层上生长InGaN量子阱层，量子阱层的In原子也更容易和In组分调节层上的均匀分布的In组分上吸附生长，从而生长出的量子阱层中In的分布也更均匀。
另外，所述Al层生长温度为800-900℃，所述AlxN1-x三维层的生长温度为700-800℃，所述InyN1-y三维层的生长温度为700-800℃，所述InzGa1-zN缓冲层的生长温度为800-900℃；所述AlxN1-x三维层和所述InyN1-y三维层的生长温度相对较低，低温有利于三维生长。所述Al层的温度相对较高，主要有利于Al原子在外延片表面的迁移，使得Al原子分布更均匀。所述InzGa1-zN缓冲层的温度相对较高，是为了外延层表面更平整，晶格质量好，形成缺陷较少。
S25、采用下述方法完成在所述多量子阱层上沉积所述电子阻挡层：
在所述多量子阱层上交替沉积AlaGa1-aN层和InbGa1-bN层，堆叠层数在3～15，a的取值范围为0.05-0.2，b的取值范围为0.1-0.5；
其中，所述AlaGa1-aN层的沉积步骤包括：
将反应室温度控制在900℃-1000℃，通入TMAL作为Al源，通入NH3作为N源，通入TMGa作为Ga源，完成沉积；
所述InbGa1-bN层的沉积步骤包括：
将反应室温度控制在900℃-1000℃，通入TMIn作为In源，通入NH3作为N源，通入TMGa作为Ga源，完成沉积。
S26、采用下述方法完成在所述电子阻挡层上沉积所述P型GaN层：
将反应室温度控制在800℃-1000℃，通入NH3作为N源，通入TMGa作为Ga源，通入CP2Mg作为Mg源，完成在所述电子阻挡层上沉积所述P型GaN层。
相应地、本发明还提供一种发光二极管，所述发光二极管包括上文所述的发光二极管外延片。
以上采用MOCVD设备或PVD设备完成沉积过程，本发明对沉积方法不作限定。并且，以上Al源、N源、Ga源、Si源、Mg源、Sc源、In源为示范性说明，不限于上述列举。
下面以具体实施例进一步说明本发明：
实施例1
本实施例提供一种发光二极管外延片，包括衬底及依次层叠于所述衬底上的缓冲层、本征GaN层、N型GaN层、多量子阱层、电子阻挡层、P型GaN层；
所述多量子阱层包括In调节层、量子阱层和量子垒层，所述In调节层、量子阱层和量子垒层依次重复层叠形成所述多量子阱层；
所述In调节层包括依次层叠的Al层、AlxN1-x三维层，InyN1-y三维层和InzGa1-zN缓冲层，其中，x为0.07，y为0.15，z为0.07，所述In调节层、量子阱层和量子垒层的重复层叠周期为10。
上述发光二极管外延片的制备方法，包括以下步骤：
S1、准备衬底；所述衬底选用蓝宝石衬底。
S2、缓冲层、本征GaN层、N型GaN层、多量子阱层、电子阻挡层、P型GaN层；
具体地，S2包括以下步骤：
S21、采用下述方法完成在所述衬底的正面沉积所述缓冲层：
将反应室温度控制在600℃，通入TMAl作为Al源，通入NH3作为N源，在所述衬底的正面沉积缓冲层，完成沉积并控制所沉积的所述缓冲层的厚度为30nm。
S22、采用下述方法完成在所述缓冲层上沉积所述本征GaN层：
将反应室温度控制在1150℃，通入NH3作为N源，通入TMGa作为Ga源，完成沉积并控制沉积厚度为400nm；
S23、采用下述方法完成在所述本征GaN层上沉积所述N型GaN层：
将反应室温度控制在1050℃，通入SiN4作为Si源，通入NH3作为N源，通入TMGa作为Ga源，完成沉积并控制沉积厚度为2μm，Si掺杂浓度为1*1019cm-3；
S24、采用下述方法完成在所述N型GaN层上沉积所述多量子阱层：
在所述N型GaN层上依次重复层叠In调节层、量子阱层和量子垒层，所述重复层叠周期为10；
其中，采用下述方法完成所述In调节层的沉积：
依次沉积Al层、AlxN1-x三维层，InyN1-y三维层和InzGa1-zN缓冲层形成所述In调节层，其中，x为0.07，y为0.15，z为0.07。
采用下述方法完成所述Al层的沉积：
将反应室温度控制在850℃，通入TMAl作为Al源，完成沉积并控制沉积厚度为0.5nm；
采用下述方法完成所述AlxN1-x三维层的沉积：
将反应室温度控制在750℃，通入TMAl作为Al源，通入NH3作为N源，完成沉积并控制沉积厚度为1nm；
采用下述方法完成所述InyN1-y三维层的沉积：
将反应室温度控制在750℃，通入TMIn做In源，通入NH3作为N源，完成沉积并控制沉积厚度为1nm；
采用下述方法完成所述InzGa1-zN的沉积：
将反应室温度控制在850℃，通入TMIn做In源，通入NH3作为N源，通入TMGa作为Ga源，完成沉积并控制沉积厚度为1nm。
然后，采用下述方法完成所述量子阱层的沉积：
将反应室温度控制在750℃，通入TMIn做In源，通入NH3作为N源，通入TMGa作为Ga源，完成沉积并控制沉积厚度为3nm，。
采用下述方法完成所述量子垒层的沉积：
将反应室温度控制在850℃，通入NH3作为N源，通入TMGa作为Ga源，完成沉积并控制沉积厚度为10nm。
S25、采用下述方法完成在所述多量子阱层上沉积所述电子阻挡层：
在所述多量子阱层上交替沉积AlaGa1-aN层和InbGa1-bN层，堆叠层数在3～15，a的取值范围为0.1，b的取值范围为0.3；
其中，所述AlaGa1-aN层的沉积步骤包括：
将反应室温度控制在950℃，通入TMAL作为Al源，通入NH3作为N源，通入TMGa作为Ga源，完成沉积并控制沉积厚度为6nm。；
所述InbGa1-bN层的沉积步骤包括：
将反应室温度控制在950℃，通入TMIn作为In源，通入NH3作为N源，通入TMGa作为Ga源，完成沉积并控制沉积厚度为6nm。。
S26、采用下述方法完成在所述电子阻挡层上沉积所述P型GaN层：
将反应室温度控制在850℃，通入Mg源作为掺杂源，通入NH3作为N源，通入TMGa作为Ga源，完成沉积并控制沉积厚度为4nm，Mg掺杂浓度为5*1019cm-3。
实施例2
本实施例提供一种发光二极管外延片，包括衬底及依次层叠于所述衬底上的缓冲层、本征GaN层、N型GaN层、多量子阱层、电子阻挡层、P型GaN层；
所述多量子阱层包括In调节层、量子阱层和量子垒层，所述In调节层、量子阱层和量子垒层依次重复层叠形成所述多量子阱层；
所述In调节层包括依次层叠的Al层、AlxN1-x三维层，InyN1-y三维层和InzGa1-zN缓冲层，其中，x为0.07，y为0.2，z为0.07，所述In调节层、量子阱层和量子垒层的重复层叠周期为15。
上述发光二极管外延片的制备方法，参照实施例1。
对比例1
本对比例提供一种发光二极管外延片，包括衬底及依次层叠于所述衬底上的缓冲层、本征GaN层、N型GaN层、多量子阱层、电子阻挡层、P型GaN层；
所述多量子阱层包括量子阱层和量子垒层，所述量子阱层和量子垒层依次重复层叠形成所述多量子阱层；
上述发光二极管外延片的制备方法参照实施例1，同时，控制多量子阱层使得发光波长与实施例1相同。
对比例2
本对比例提供一种发光二极管外延片，包括衬底及依次层叠于所述衬底上的缓冲层、本征GaN层、N型GaN层、多量子阱层、电子阻挡层、P型GaN层；
所述多量子阱层包括量子阱层和量子垒层，所述量子阱层和量子垒层依次重复层叠形成所述多量子阱层；
上述发光二极管外延片的制备方法参照实施例1，同时，控制多量子阱层使得发光波长与实施例2相同。
以实施例1-3和对比例1-2制得发光二极管外延片制作芯片进行性能测试，其中将实施例1和对比例1制得的外延片制成10*24mil的芯片，亮度测试电流为120mA，将实施例2和对比例2制得的外延片制成5*7mil的芯片，亮度测试电流为6mA，具体测试结果如表1所示。
表1为实施例1-2和对比例1-2制得发光二极管外延片性能测试结果
由上述结果可知，使用本发明提出的加入In组分调节层的外延结构，由于In组分分布更加均匀，波长均匀性改善明显，尤其是针对In组分更高的长波长发光二极管，波长均匀性改善达到0.3nm，并且发光亮度也表现出很大的优势。
以上所述是发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。
Claims (10)
1.一种发光二极管外延片，其特征在于，包括衬底及依次层叠于所述衬底上的缓冲层、本征GaN层、N型GaN层、多量子阱层、电子阻挡层、P型GaN层；
所述多量子阱层包括In调节层、量子阱层和量子垒层，所述In调节层、量子阱层和量子垒层依次重复层叠形成所述多量子阱层。
2.如权利要求1所述的发光二极管外延片，其特征在于，所述In调节层包括依次层叠的Al层、AlxN1-x三维层，InyN1-y三维层和InzGa1-zN缓冲层，其中，x的取值范围为0.05-0.1，y的取值范围为0.1-0.2，z的取值范围为0.05-0.1。
3.如权利要求2所述的发光二极管外延片，其特征在于，所述Al层的厚度约0.1nm-1nm；
所述AlxN1-x三维层的厚度约0.5nm-2nm；
所述InyN1-y三维层的厚度约为0.5nm-2nm；
所述InzGa1-zN缓冲层的厚度为0.5nm-2nm。
4.如权利要求1所述的发光二极管外延片，其特征在于，所述In调节层的厚度为1.5nm-7nm；
所述量子阱层的厚度为2nm-5nm；
所述量子垒层的厚度为3nm-15nm；
所述In调节层、量子阱层和量子垒层的重复层叠周期为3-15。
5.如权利要求1所述的发光二极管外延片，其特征在于，所述缓冲层的厚度为20nm-100nm；
所述本征GaN层的厚度为300nm-800nm；
所述N型GaN层的厚度为1μm-3μm，所述N型GaN层为Si掺杂，所述Si的掺杂浓度为5×1018-1×1019cm-3；
所述P型GaN层的厚度为200nm-300nm，所述P型GaN层为Mg掺杂，所述Mg的掺杂浓度为5×1017-1×1020cm-3。
6.如权利要求1所述的发光二极管外延片，其特征在于，所述电子阻挡层包括交替堆叠的AlaGa1-aN层和InbGa1-bN层，堆叠周期数为3-15，其中，a的取值范围为0.05-0.2，b的取值范围为0.1-0.5；
所述AlaGa1-aN层的厚度为5nm-7nm；
所述InbGa1-bN层的厚度为5nm-7nm；
所述电子阻挡层的厚度为20nm-50nm。
7.一种如权利要求1～6任一项所述的发光二极管外延片的制备方法，其特征在于，包括以下步骤：
准备衬底；
在所述衬底上依次沉积缓冲层、本征GaN层、N型GaN层、多量子阱层、电子阻挡层、P型GaN层；
所述多量子阱层包括In调节层、量子阱层和量子垒层，所述In调节层、量子阱层和量子垒层依次重复层叠形成所述多量子阱层。
8.如权利要求7所述的发光二极管外延片的制备方法，其特征在于，采用下述方法完成所述In调节层的沉积：
依次沉积Al层、AlxN1-x三维层，InyN1-y三维层和InzGa1-zN缓冲层形成所述In调节层，其中，x的取值范围为0.05-0.1，y的取值范围为0.1-0.2，z的取值范围为0.05-0.1。
9.如权利要求8所述的发光二极管外延片的制备方法，其特征在于，采用下述方法完成所述Al层的沉积：
将反应室温度控制在800℃-900℃，通入TMAl作为Al源，完成沉积；
和/或，采用下述方法完成所述AlxN1-x三维层的沉积：
将反应室温度控制在700℃-800℃，通入TMAl作为Al源，通入NH3作为N源，完成沉积；
和/或，采用下述方法完成所述InyN1-y三维层的沉积：
将反应室温度控制在700℃-800℃，通入TMIn做In源，通入NH3作为N源，完成沉积；
和/或，采用下述方法完成所述InzGa1-zN的沉积：
将反应室温度控制在800℃-900℃，通入TMIn做In源，通入NH3作为N源，通入TMGa作为Ga源，完成沉积。
10.一种发光二极管，其特征在于，所述发光二极管包括如权利要求1-6中任一所述的发光二极管外延片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211298826.1A CN115458649A (zh) | 2022-10-21 | 2022-10-21 | 发光二极管外延片及其制备方法、发光二极管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211298826.1A CN115458649A (zh) | 2022-10-21 | 2022-10-21 | 发光二极管外延片及其制备方法、发光二极管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115458649A true CN115458649A (zh) | 2022-12-09 |
Family
ID=84310363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211298826.1A Pending CN115458649A (zh) | 2022-10-21 | 2022-10-21 | 发光二极管外延片及其制备方法、发光二极管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115458649A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116072780A (zh) * | 2023-03-09 | 2023-05-05 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、发光二极管 |
| CN116344691A (zh) * | 2023-05-25 | 2023-06-27 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、led |
| CN116487493A (zh) * | 2023-06-25 | 2023-07-25 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、led芯片 |
| CN116995166A (zh) * | 2023-09-26 | 2023-11-03 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、led |
-
2022
- 2022-10-21 CN CN202211298826.1A patent/CN115458649A/zh active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116072780A (zh) * | 2023-03-09 | 2023-05-05 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、发光二极管 |
| CN116344691A (zh) * | 2023-05-25 | 2023-06-27 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、led |
| CN116344691B (zh) * | 2023-05-25 | 2023-08-11 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、led |
| CN116487493A (zh) * | 2023-06-25 | 2023-07-25 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、led芯片 |
| CN116995166A (zh) * | 2023-09-26 | 2023-11-03 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、led |
| CN116995166B (zh) * | 2023-09-26 | 2023-12-15 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、led |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110718612B (zh) | 发光二极管外延片及其制造方法 | |
| CN115458650B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN115458649A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN109950372B (zh) | 发光二极管外延片及其制造方法 | |
| CN115472718B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN114975704B (zh) | 一种led外延片及制备方法 | |
| CN114597293B (zh) | 发光二极管外延片及其制备方法 | |
| CN115188863B (zh) | 发光二极管外延片及其制备方法 | |
| CN114824003B (zh) | 一种发光二极管外延片及其制作方法 | |
| CN116093223B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116230825B (zh) | 一种氢杂质调控空穴注入层的led外延片及其制备方法 | |
| CN115241336B (zh) | 外延片、外延片生长工艺及发光二极管 | |
| CN116072780B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN115986018B (zh) | 一种外延片、外延片制备方法及发光二极管 | |
| CN115064622B (zh) | 一种复合N型GaN层、发光二极管外延片及其制备方法 | |
| CN115881865A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN117133841B (zh) | InGaN基绿光发光二极管外延片及其制备方法、LED | |
| CN116845157B (zh) | GaN基绿光发光二极管外延片及其制备方法、发光二极管 | |
| CN117199203A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116682909B (zh) | 一种led外延片、制备方法及led芯片 | |
| CN115939285B (zh) | 基于硅衬底的led外延片及其制备方法、led | |
| CN116435424A (zh) | 一种辐射复合效率高的发光二极管外延片及其制备方法 | |
| CN116314515A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116314513A (zh) | 发光二极管外延片及其制备方法 | |
| CN116722083A (zh) | 高辐射发光二极管制备方法及发光二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |