CN109950165B - 测试结构和测试方法 - Google Patents
测试结构和测试方法 Download PDFInfo
- Publication number
- CN109950165B CN109950165B CN201910122181.8A CN201910122181A CN109950165B CN 109950165 B CN109950165 B CN 109950165B CN 201910122181 A CN201910122181 A CN 201910122181A CN 109950165 B CN109950165 B CN 109950165B
- Authority
- CN
- China
- Prior art keywords
- sub
- measurement
- pattern feature
- mark
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
本申请公开了一种测试结构和测试方法,所述测试结构包括半导体衬底;具有侧边的图案特征,所述图案特征形成在所述半导体衬底上;以及测量标记,所述测量标记位于所述半导体衬底上且与所述图案特征的侧边相邻,其中,所述测量标记为轴对称多边形的形状,包括位于对称轴的两侧的第一子区域和第二子区域,其中,所述测量标记的对称轴与所述图案特征的距离值表征所述图案特征的偏差量,根据所述第一子区域和所述第二子区域垂直于所述对称轴的尺寸作为形状参数判断所述测量标记是否发生变形,从而对所述图案特征的偏差量的测量结果进行校验。该测量标记根据形状参数对测量结果进行校验,从而可以提高偏差量的测量准确性。
Description
技术领域
本发明涉及半导体制造技术领域,更具体地,涉及一种测试结构和测试方法。
背景技术
半导体器件的制备工艺包括多个薄膜沉积步骤和图案化步骤。图案化例如包括在薄膜的表面形成抗蚀剂层,采用光刻和显影将抗蚀剂层形成掩模图案,经由掩模图案蚀刻薄膜,从而薄膜中形成图案特征。
光刻的分辨率是图案特征的临界尺寸的决定因素。深紫外(DUV)光致抗蚀剂曝光于248nm的光下,可以实现的最小临界尺寸为230-250nm。由于光学特性取决于波长,因而曝光光源的波长越小,所获得的图案特征的临界尺寸越小。
在三维存储器件中,对导体层和绝缘层组成的叠层结构的图案化形成的图案特征例如是栅线缝隙和沟道孔,对单个绝缘层或绝缘叠层的图案化形成的图案特征例如是导电通道孔,对单个导体层或导体叠层的图案化形成的图案特征例如是焊盘。
存储器件的存储密度的提高与半导体制造工艺的进步密切相关。随着图案特征的临界尺寸(critical dimension,缩写为CD)越来越小,存储器件的存储密度越来越高。三维存储器件包括沿着垂直方向堆叠的多个存储单元,在单位面积的晶片上可以成倍地提高集成度,并且可以降低成本。
三维存储器件中的大尺寸焊盘(giant block pad,缩写为GB)的尺寸为毫米量级。在制备工艺中需要测量焊盘的偏差量,然而,该偏差量却是纳米量级,直接测量焊盘的尺寸不能起到测量偏差量的作用。替代地,在大尺寸的焊盘附近设置小尺寸的测量标记,采用测量标记的对称轴与焊盘边缘之间的距离作为测量参数以表征偏差量。
发明内容
本发明的目的在于提供一种测试结构和测试方法,其中,测试结构包括特征图案和测量标记,测量标记为轴对称多边形,根据测量标记的形状参数对测量结果进行校验,从而可以提高偏差量的测量准确性。
根据本发明的第一方面,提供一种测试结构,包括:
半导体衬底;
具有侧边的图案特征,所述图案特征形成在所述半导体衬底上;以及
测量标记,所述测量标记位于所述半导体衬底上且与所述图案特征的侧边相邻,
其中,所述测量标记为轴对称多边形的形状,包括位于对称轴的两侧的第一子区域和第二子区域,其中,所述测量标记的对称轴与所述图案特征的距离值表征所述图案特征的偏差量,根据所述第一子区域和所述第二子区域垂直于所述对称轴的尺寸作为形状参数判断所述测量标记是否发生变形,从而对所述图案特征的偏差量的测量结果进行校验。
优选地,所述轴对称多边形为选自四边菱形、五边形、六边形、七边形和八边形中的任一种,所述对称轴经过所述轴对称多边形的顶点或等分所述轴对称多边形的侧边。
优选地,所述第一子区域和所述第二子区域分别为所述轴对称多边形的子图形。
优选地,所述第一子区域和所述第二子区域的形状为选自三角形和梯形中的任一种,所述第一子区域和所述第二子区域垂直于所述对称轴的尺寸为所述三角形或所述梯形的高度。
优选地,采用所述第一子区域和所述第二子区域垂直于所述对称轴的尺寸的比值,对所述距离值进行修正。
优选地,所述测量标记靠近所述图案特征的两条相邻的所述侧边相交形成的顶角。
优选地,所述图案特征的若干顶角中,每个所述顶角所在的两条所述侧边一侧分别形成有所述测量标记,以根据多个所述顶角周围的多个所述测量标记的所述形状参数对所述偏差量的测量结果进行校验。
优选地,所述图案特征为焊盘。
根据本发明的第二方面,提供一种测试方法,包括:
形成与图案特征相邻的测量标记;
测量出所述测量标记的对称轴与所述图案特征的侧边之间的距离值;
根据所述距离值获得所述图案特征的偏差量;
获得所述测量标记的形状参数;以及
根据所述形状参数对所述偏差量的测量结果进行校验,
其中,所述测量标记与所述图案特征相邻并且为轴对称多边形的形状,所述测量标记包括位于对称轴的两侧的第一子区域和第二子区域,根据所述第一子区域和所述第二子区域垂直于所述对称轴的尺寸作为形状参数判断所述测量标记是否发生变形,从而对所述偏差量的测量结果进行校验。
优选地,所述轴对称多边形为选自四边菱形、五边形、六边形、七边形和八边形中的任一种,所述对称轴经过所述轴对称多边形的顶点或等分所述轴对称多边形的侧边。
优选地,所述第一子区域和所述第二子区域的形状为选自三角形和梯形中的任一种,所述第一子区域和所述第二子区域垂直于所述对称轴的尺寸为所述三角形或所述梯形的高度。
优选地,在测量距离值的步骤和获得偏差量的步骤之间,还包括:采用所述第一子区域和所述第二子区域垂直于所述对称轴的尺寸的比值,对所述距离值进行修正。
优选地,所述测量标记靠近所述图案特征的两条相邻的所述侧边相交形成的顶角。
优选地,所述图案特征的若干顶角中,每个所述顶角所在的两条所述侧边一侧分别形成有所述测量标记,以根据多个所述测量标记的所述形状参数对所述偏差量的测量结果进行校验。
根据本发明实施例的测试结构,采用轴对称多边形的测量标记可以提供形状参数用于对测量结果进行校验和修正。例如,在测量标记发生变形时,测量标记的形状不再维持轴对称形状,根据测量标记的形状参数可以判断测量结果是否准确。该测量方法采用轴对称多边形的测量测量标记的对称轴与图案特征的侧边之间的距离表征偏差量。由于测量标记的形状取向与图案特征的形状取向不完全相同,因此,已经发生变形的测量标记如果不再维持轴对称形状,在测量时就可以观察到测量标记的变形,也就可以发现测量数据不准确的问题。进一步地,根据测量标记的形状参数还可以修正距离值,从而获得准确的偏差量测量结果。
附图说明
通过以下参照附图对本发明实施例的描述,本发明的上述以及其他目的、特征和优点将更为清楚,在附图中:
图1示出根据现有技术的半导体器件中的图案特征和测量标记示意图。
图2a和2b示出图1的测量标记在发生变形时对测量结果的影响示意图。
图3a示出根据本发明实施例的半导体器件中的测试结构的示意图。
图3b示出根据图3a所示的测试结构中的测量标记222的放大图。
图3c示出根据图3a所示的测试结构中的测量标记222的另一实施例的示意图。
图4a和4b示出图3a的测试结构中的测量标记在发生变形时对测量结果的影响示意图。
图5示出图3a所示的测量标记在发生变形时的形状参数。
图6示出根据本发明实施例的测试方法的流程图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中,相同的元件采用类似的附图标记来表示。为了清楚起见,附图中的各个部分没有按比例绘制。
图1示出根据现有技术的半导体器件中的图案特征和测量标记示意图。
如图所示,图案特征110形成在半导体衬底100上,该图案特征110例如为矩形形状的大尺寸焊盘(GB pad),长度方向和宽度方向分别沿着x轴和y轴延伸。该图案特征110的侧边两两相交,形成四个顶角。
测量标记也位于半导体衬底100上,且与图案特征110相邻,如图1,在图案特征110的第一顶角附近形成与第一侧边相邻的标记121(测量标记)以及与第二侧边相邻的标记122(测量标记),在图案特征110的第二顶角附近形成第三侧边相邻的标记123(测量标记)以及与第四侧边上相邻的标记124(测量标记)。标记121至124的形状分别为矩形。标记121和123的长度方向分别沿着y方向延伸,与相邻侧边之间的距离分别为x1和x2,该距离表征图案特征110在x轴方向的偏差量。标记122和124的长度方向分别沿着x方向延伸,与相邻侧边之间的距离分别为y1和y2,该距离表征图案特征110在y轴方向的偏差量。
在半导体器件中,大尺寸焊盘(giant block pad,缩写为GB)的尺寸为毫米量级。采用测量标记的对称轴与焊盘边缘之间的距离作为测量参数以表征偏差量,由于测量标记是微米级别的,所以可以表征出毫米级别的偏差量。
图2a和2b示出图1的测量标记在发生变形时对测量结果的影响示意图。在图中,标记121与图案特征110的侧边相邻,且与图案特征110位于同一半导体衬底100上,标记121到图案特征110的距离用于表征x轴方向偏差量x1,以此为例说明测量标记发生变形对测量结果的影响。
本发明人发现,采用矩形形状的标记可以针对堆叠层数较小(例如,堆叠成64层的存储单元)的三维存储器件获得准确的测量结果,标记121的对称轴与图案特征110的相邻侧边之间的距离为x11,如图2a所示。随着三维存储器的堆叠层数的增大至128层,蚀刻工艺中产生的台阶形貌也会逐层堆叠,导致半导体结构的表面平整度差,测量标记自身也会发生变形。标记121沿着y轴方向发生收缩变形从而改变对称轴的位置,标记121的对称轴与图案特征110的相邻侧边之间的距离为x12,如图2b所示。因此,由于对称轴的偏离,该距离的测量值从x11变化为x12,从而导致距离的测量偏离真实值该标记的矩形形状没有提供形状参数用于对测量结果进行校验和修正。
该测量方法采用矩形形状的测量标记的对称轴与图案特征的侧边之间的距离表征偏差量。由于标记的形状取向与图案特征的形状取向相对应,因此,已经发生变形的测量标记仍然维持矩形形状,在测量时难以观察到测量标记的变形,也就难以发现测量数据不准确的问题。
图3a示出根据本发明实施例的半导体器件中的测试结构的示意图。图3b示出根据图3a所示的测试结构中的测量标记222的放大图。
如图3a所示,本实施例的测试结构包括图案特征110和多个测量标记,图案特征110形成于半导体衬底100上,且包括多个侧边,例如为矩形焊盘。根据本实施例的图案特征与图1所示的特征相同,在此不再详述,以下主要描述与测量标记有关的区别特征。本实施例中,测量标记位于半导体衬底100上,且与图案特征110的侧边相邻,测量标记至少部分包围图案特征110的多个侧边,优选地,测量标记靠近图案特征110的两条相邻的侧边相交形成的顶角。例如,在本实施例中,图案特征110包括四条侧边,每条侧边都相邻一个测量标记,在图案特征110的第一顶角附近形成与第一侧边相邻的标记221(测量标记)以及与第二侧边相邻的标记222(测量标记),在图案特征110的第二顶角附近形成第三侧边相邻的标记223(测量标记)以及与第四侧边上相邻的标记224(测量标记)。
标记221至224的形状分别为轴对称多边形,例如四边菱形、五边形、六边形、八边形。对称轴等分多边形的彼此相对的侧边,例如对称轴经过轴对称多边形的顶点或等分轴对称多边形的侧边。
测量标记包括位于对称轴的两侧的第一子区域和第二子区域,第一子区域和第二子区域的形状为选自三角形和梯形中的任一种,三角形或梯形的底边与图案特征的侧边平行,第一子区域和第二子区域的尺寸为三角形或梯形的高度。如图3b所示,以标记222为例说明,标记222为轴对称图形的形状,包括位于对称轴两侧的第一子区域2221和第二子区域2222,第一子区域2221和第二子区域2222均为梯形。第一子区域2221和第二子区域2222之间还有一个矩形,三个子图形共同构成标记222的多边形。当只有梯形的第一子区域2221和第二子区域2222时,第一子区域和第二子区域垂直于对称轴的尺寸为梯形的高度。
标记221和223的对称轴分别沿着y方向延伸,与相邻侧边之间的距离分别为x1和x2,该距离表征图案特征110相对于参考位置在x轴方向的偏差量。标记222和224的对称轴分别沿着x方向延伸,与相邻侧边之间的距离分别为y1和y2,该距离表征图案特征110相对于参考位置在y轴方向的偏差量。
图3c示出根据图3a所示的测试结构中的测量标记222的另一实施例的示意图。
如图3c所示,标记222’为轴对称图形的形状,包括位于对称轴两侧的第一子区域2221’和第二子区域2222’,第一子区域2221’和第二子区域2222’均为三角形,标记222’为六边形。根据第一子区域2221’和第二子区域2222’的形变可以判断测量的偏差量的准确性。
在半导体器件中,大尺寸焊盘(giant block pad,缩写为GB)的尺寸为毫米量级。采用测量微米量级的测量标记的对称轴与焊盘边缘之间的距离作为测量参数以表征偏差量,可以表征纳米量级的偏差量。
图4a和4b示出图3a的测试结构中的测量标记在发生变形时对测量结果的影响示意图。在图中,标记221与图案特征110的侧边相邻,用于表征x轴方向偏差量x1,以此为例说明测量标记发生变形对测量结果的影响。
采用轴对称多边形的标记可以针对堆叠层数较小(例如,堆叠成64层的存储单元)的三维存储器件获得准确的测量结果,标记221的对称轴与图案特征110的相邻侧边之间的距离为x11,如图4a所示。随着三维存储器的堆叠层数的增大,蚀刻工艺中产生的台阶形貌也会逐层堆叠,导致半导体结构的表面平整度差,测量标记自身被刻蚀的次数增多导致其也会发生变形,正常情况下暴露在光阻外面的测量标记和GB会同时被刻蚀,但是由于刻蚀气体接触靠近GB一侧的测量标记与接触完全暴露在外面一侧的测量标记时,在刻蚀程度上存在一定的差异,导致测量标记左右被刻蚀的程度不同。标记221沿着y轴方向发生收缩变形从而改变对称轴的位置,标记221的对称轴与图案特征110的相邻侧边之间的距离为x12,如图4b所示。因此,由于对称轴的偏离,该距离的测量值从x11变化为x12。
与图2所示的现有技术不同,采用轴对称多边形的标记221可以提供形状参数用于对测量结果进行校验和修正。优选地,根据三角形或梯形的高度作为形状参数判断测量标记是否发生变形,从而对偏差量的测量结果进行校验。例如,在标记221发生变形时,标记221形状不再维持轴对称形状。根据标记221的形状参数可以判断测量结果是否准确。优选地,图案特征110的所有顶角的若干顶角中,每个顶角所在的两条侧边一侧分别形成有测量标记,以根据多个顶角周围的多个测量标记的形状参数对偏差量的测量结果进行校验。本实施例中,是选取了两个顶角周围的4个测量标记(标记221至224)进行测量结果的判断。
该测量方法采用轴对称多边形的测量标记的对称轴与图案特征的侧边之间的距离表征偏差量。由于标记的形状取向与图案特征的形状取向不完全相同,因此,已经发生变形的测量标记不再维持轴对称形状,在测量时就可以观察到测量标记的变形,也就可以发现测量数据不准确的问题。进一步地,根据标记221的形状参数还可以修正距离值,从而获得准确的偏差量测量结果。
图5示出图3a所示的测量标记在发生变形时的形状参数。如图所示,标记221例如为轴对称的八边形,其中,对称轴等分八边形的彼此相对的侧边。如上所述,标记221的取向使得对称轴与图案特征110的相邻侧边彼此平行。
标记221用于表征x轴方向的偏差量。在标记221发生变形时,形状不能维持轴对称形状。标记221的变形形状可以理解为沿着x轴方向组合在一起的矩形及两侧的两个梯形。在该实施例中,选择两个梯形的高度a和b作为形状参数。该高度方向沿着x轴方向,因此可以表征沿着x轴方向的变形。例如,在测量时根据a和b是否相等判断测量标记221是否变形,从而对测量结果进行校验。进一步地,根据a/b的比值修正对称轴的位置以修正距离值,从而获得准确的偏差量测量结果。
图6示出根据本发明实施例的图案特征测量方法流程图。该方法包括步骤S01至S06,是基于上述提到的测试结构进行的测试方法。
在步骤S01中,形成与图案特征相邻的测量标记。测量标记的形状为轴对称多边形,例如四边菱形、五边形、六边形、八边形,对称轴等分所述多边形的彼此相对的侧边。测量标记的对称轴例如与图案特征的相邻侧边平行。
在步骤S02中,测量出测量标记的对称轴与图案特征的侧边之间的距离。在该实施例中,测量标记靠近图案特征的两条相邻的侧边相交形成的顶角,且测量标记的中心线为对称轴。测量标记的对称轴与图案特征的侧边平行,二者之间的距离表征沿着与对称轴垂直方向的偏差量。
在步骤S03中,获得测量标记的形状参数。在该实施例中,在测量标记的对称轴两侧选取对称的两个子区域(例如梯形或三角形),采用两个子区域的沿着与对称轴垂直方向的高度a和b作为形状参数。
在步骤S04中,根据测量标记的形状参数判断是否发生变形。在该实施例中,如果测量标记的两个子区域的高度a和b相等,则认为测量标记在与对称轴垂直方向上没有发生变形,进一步执行步骤S06。如果测量标记的两个子区域的高度a和b不相等,则认为测量标记在与对称轴垂直方向上已经发生变形,进步执行步骤S05和S06。因此,根据形状参数可以对测量结果进行校验。
优选地,图案特征的若干顶角中,每个顶角所在的两条侧边一侧分别形成有测量标记,以根据多个顶角周围的多个测量标记的形状参数对偏差量的测量结果进行校验。
在步骤S05中,根据测量标记的形状参数对距离值进行修正。如果测量标记的两个子区域的高度a和b不相等,则根据a/b的比值修正对称轴的位置以修正距离值,从而获得准确的距离值。
在步骤S06中,根据已经校验和修正的距离值,获得准确的偏差量。
在以上的描述中,对于各层的图案化、蚀刻等技术细节并没有做出详细的说明。但是本领域技术人员应当理解,可以通过各种技术手段,来形成所需形状的层、区域等。另外,为了形成同一结构,本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外,尽管在以上分别描述了各实施例,但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本发明的实施例进行了描述。但是,这些实施例仅是为了说明的目的,而并非为了限制本发明的范围。本发明的范围由所附权利要求及其等价物限定。不脱离本发明的范围,本领域技术人员可以做出多种替代和修改,这些替代和修改都应落在本发明的范围之内。
Claims (12)
1.一种测试结构,包括:
半导体衬底;
具有侧边的图案特征,所述图案特征形成在所述半导体衬底上;以及
测量标记,所述测量标记位于所述半导体衬底上且与所述图案特征的侧边相邻,
其中,所述测量标记为轴对称多边形的形状,包括位于对称轴的两侧的第一子区域和第二子区域,其中,所述测量标记的对称轴与所述图案特征的距离值表征所述图案特征的偏差量,根据所述第一子区域和所述第二子区域垂直于所述对称轴的尺寸作为形状参数判断所述测量标记是否发生变形,从而对所述图案特征的偏差量的测量结果进行校验,
其中,所述第一子区域和所述第二子区域的形状为选自三角形和梯形中的任一种。
2.根据权利要求1所述的测试结构,其中,所述轴对称多边形为选自四边菱形、五边形、六边形、七边形和八边形中的任一种,所述对称轴经过所述轴对称多边形的顶点或等分所述轴对称多边形的侧边。
3.根据权利要求1所述的测试结构,其中,所述第一子区域和所述第二子区域垂直于所述对称轴的尺寸为所述三角形或所述梯形的高度。
4.根据权利要求1所述的测试结构,其中,所述测量标记靠近所述图案特征的两条相邻的所述侧边相交形成的顶角。
5.根据权利要求4所述的测试结构,其中,所述图案特征的若干顶角中,每个所述顶角所在的两条所述侧边一侧分别形成有所述测量标记,以根据多个所述顶角周围的多个所述测量标记的所述形状参数对所述偏差量的测量结果进行校验。
6.根据权利要求1所述的测试结构,其中,所述图案特征为焊盘。
7.一种测试方法,包括:
形成与图案特征相邻的测量标记;
测量出所述测量标记的对称轴与所述图案特征的侧边之间的距离值;
根据所述距离值获得所述图案特征的偏差量;
获得所述测量标记的形状参数;以及
根据所述形状参数对所述偏差量的测量结果进行校验,
其中,所述测量标记与所述图案特征相邻并且为轴对称多边形的形状,所述测量标记包括位于对称轴的两侧的第一子区域和第二子区域,根据所述第一子区域和所述第二子区域垂直于所述对称轴的尺寸作为形状参数判断所述测量标记是否发生变形,从而对所述偏差量的测量结果进行校验,所述第一子区域和所述第二子区域的形状为选自三角形和梯形中的任一种。
8.根据权利要求7所述的测试方法,其中,所述轴对称多边形为选自四边菱形、五边形、六边形、七边形和八边形中的任一种,所述对称轴经过所述轴对称多边形的顶点或等分所述轴对称多边形的侧边。
9.根据权利要求7所述的测试方法,其中,所述第一子区域和所述第二子区域垂直于所述对称轴的尺寸为所述三角形或所述梯形的高度。
10.根据权利要求7所述的测试方法,在测量距离值的步骤和获得偏差量的步骤之间,还包括:采用所述第一子区域和所述第二子区域垂直于所述对称轴的尺寸的比值,对所述距离值进行修正。
11.根据权利要求7所述的测试方法,其中,所述测量标记靠近所述图案特征的两条相邻的所述侧边相交形成的顶角。
12.根据权利要求11所述的测试方法,其中,所述图案特征的若干顶角中,每个所述顶角所在的两条所述侧边一侧分别形成有所述测量标记,以根据多个所述测量标记的所述形状参数对所述偏差量的测量结果进行校验。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910122181.8A CN109950165B (zh) | 2019-02-19 | 2019-02-19 | 测试结构和测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910122181.8A CN109950165B (zh) | 2019-02-19 | 2019-02-19 | 测试结构和测试方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109950165A CN109950165A (zh) | 2019-06-28 |
CN109950165B true CN109950165B (zh) | 2021-06-04 |
Family
ID=67006757
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910122181.8A Active CN109950165B (zh) | 2019-02-19 | 2019-02-19 | 测试结构和测试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109950165B (zh) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000188250A (ja) * | 1998-12-21 | 2000-07-04 | Oki Electric Ind Co Ltd | レジストマ−ク及びそれを用いた半導体装置の製造方法 |
US20030090684A1 (en) * | 2001-11-13 | 2003-05-15 | Yasuhiro Mitsui | Micropattern shape measuring system and method |
US20030207519A1 (en) * | 2001-03-30 | 2003-11-06 | Applied Materials, Inc. | Kill index analysis for automatic defect classification in semiconductor wafers |
JP2006275612A (ja) * | 2005-03-28 | 2006-10-12 | Dainippon Screen Mfg Co Ltd | ランドパターン検査方法及び検査装置 |
CN1988147A (zh) * | 2005-12-22 | 2007-06-27 | 上海华虹Nec电子有限公司 | 半导体对准测试结构 |
CN101183655A (zh) * | 2006-11-16 | 2008-05-21 | 奥林巴斯株式会社 | 图形对位方法、图形检查装置及图形检查*** |
WO2011155122A1 (ja) * | 2010-06-07 | 2011-12-15 | 株式会社 日立ハイテクノロジーズ | 回路パターン検査装置およびその検査方法 |
CN204102865U (zh) * | 2014-10-09 | 2015-01-14 | 中芯国际集成电路制造(北京)有限公司 | 一种对准测量结构 |
CN106847822A (zh) * | 2017-03-08 | 2017-06-13 | 长江存储科技有限责任公司 | 3d nand存储器件、制造方法以及台阶校准方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5483286B2 (ja) * | 2010-08-12 | 2014-05-07 | 株式会社日立ハイテクノロジーズ | 検査装置用の標準ウエハ |
-
2019
- 2019-02-19 CN CN201910122181.8A patent/CN109950165B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000188250A (ja) * | 1998-12-21 | 2000-07-04 | Oki Electric Ind Co Ltd | レジストマ−ク及びそれを用いた半導体装置の製造方法 |
US20030207519A1 (en) * | 2001-03-30 | 2003-11-06 | Applied Materials, Inc. | Kill index analysis for automatic defect classification in semiconductor wafers |
US20030090684A1 (en) * | 2001-11-13 | 2003-05-15 | Yasuhiro Mitsui | Micropattern shape measuring system and method |
JP2006275612A (ja) * | 2005-03-28 | 2006-10-12 | Dainippon Screen Mfg Co Ltd | ランドパターン検査方法及び検査装置 |
CN1988147A (zh) * | 2005-12-22 | 2007-06-27 | 上海华虹Nec电子有限公司 | 半导体对准测试结构 |
CN101183655A (zh) * | 2006-11-16 | 2008-05-21 | 奥林巴斯株式会社 | 图形对位方法、图形检查装置及图形检查*** |
WO2011155122A1 (ja) * | 2010-06-07 | 2011-12-15 | 株式会社 日立ハイテクノロジーズ | 回路パターン検査装置およびその検査方法 |
CN204102865U (zh) * | 2014-10-09 | 2015-01-14 | 中芯国际集成电路制造(北京)有限公司 | 一种对准测量结构 |
CN106847822A (zh) * | 2017-03-08 | 2017-06-13 | 长江存储科技有限责任公司 | 3d nand存储器件、制造方法以及台阶校准方法 |
Also Published As
Publication number | Publication date |
---|---|
CN109950165A (zh) | 2019-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6778275B2 (en) | Aberration mark and method for estimating overlay error and optical aberrations | |
US7463367B2 (en) | Estimating overlay error and optical aberrations | |
US8823936B2 (en) | Structure for critical dimension and overlay measurement | |
JP5623033B2 (ja) | 半導体装置、リソグラフィ方法、及び半導体装置の製造方法 | |
US8717539B2 (en) | Calibration of optical line shortening measurements | |
TW388803B (en) | A structure and method of measuring overlapping marks | |
TWI493373B (zh) | 製造積體電路設計佈局的方法、積體電路設計佈局以及於積體電路佈局中定位圖樣的方法 | |
JP2007096239A (ja) | 半導体ウェハ及びそのレイアウト設定方法並びにレチクルレイアウト設定方法 | |
US7427774B1 (en) | Targets for measurements in semiconductor devices | |
JP2009270988A (ja) | 重ね合わせずれ量算出方法及び半導体装置の製造方法 | |
CN109950165B (zh) | 测试结构和测试方法 | |
US20170261317A1 (en) | Alignment mark, method of measuring wafer alignment, and method of manufacturing a semiconductor device using the method of measuring wafer alignment | |
US20030046821A1 (en) | Reticle, and pattern positional accuracy measurement device and method | |
JP2006332177A (ja) | 半導体ウエハ、その製造方法及びマスク | |
US7136520B2 (en) | Method of checking alignment accuracy of patterns on stacked semiconductor layers | |
CN111948919B (zh) | 光刻标记、对准标记及对准方法 | |
CN116203808A (zh) | 套刻误差的量测方法及套刻标记 | |
TWI786554B (zh) | 疊對誤差量測方法及疊對誤差量測結構 | |
KR101970685B1 (ko) | 패터닝 방법, 그 패터닝 방법을 이용한 반도체 소자 제조방법, 및 반도체 소자 제조장치 | |
CN106981435B (zh) | 一种光刻检查图形结构 | |
US20090309192A1 (en) | Integrated circuit system with sub-geometry removal and method of manufacture thereof | |
JPH01272116A (ja) | 半導体装置 | |
CN111965961B (zh) | 用于光刻工艺的定位方法及定位标识 | |
US20100015534A1 (en) | Method for monitoring photolithography process and monitor mark | |
JP2006030466A (ja) | 露光マスク、リファレンスデータ作成方法、フォーカス測定方法、露光装置管理方法および電子デバイス製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |