CN109947006B - 电力门控控制电路 - Google Patents

Abstract

电力门控控制电路可以包括传输控制电路，该传输控制电路被配置为在正常模式下接收第一熔丝信号并基于第一熔丝信号的电平输出第二熔丝信号，或者在断电模式下不论第一熔丝信号的电平如何都输出第二熔丝信号。电力门控控制电路可以包括逻辑电路块，该逻辑电路块包括逻辑门并被配置为将第二熔丝信号施加到逻辑门。

Description

电力门控控制电路

相关申请的交叉引用

本申请要求于2017年12月21日向韩国知识产权局提交的韩国申请第10-2017-0176843号的优先权，该申请通过引用整体并入本文。

技术领域

各种实施例总体而言涉及一种半导体电路，并且更具体地，涉及一种电力门控控制电路。

背景技术

虽然电子设备(例如，便携式电子设备)的尺寸和重量正在减小，但是安装在便携式电子设备中的功能块的数量却不断增加。

特别地，由于便携式电子设备基于有限的电源(即，电池)而运行，因此应当减少在待机状态中(即，在断电模式下)由功能块而导致的不必要的功耗。

为此，将用于在断电模式下防止电力不必要地供应给功能块的电力门控技术应用于这种便携式电子设备。

参考图1，应用了典型锯齿形(zigzag)电力门控的电力门控逻辑电路块可以包括晶体管逻辑11至16。

晶体管11和12在断电模式下关断，以切断其他晶体管逻辑13至16的电源。

虽然电源端子VDD和接地端子VSS是与晶体管11和12无关的电源，但虚拟电源端子Virtual VDD和虚拟接地端子Virtual VSS是能够响应于晶体管11和12的关断来切断电力供应的电源。

因此，晶体管逻辑13至16中的每一个选择性地耦接到电源端子VDD、接地端子VSS、虚拟电源端子Virtual VDD和虚拟接地端子Virtual VSS中的任何一个并执行电力门控，使得其输出在断电模式下具有设定值。

例如，在断电模式下，反相器13的输入被设置为逻辑“1”。反相器13耦接在虚拟电源端子Virtual VDD与接地端子VSS之间。因此，反相器13的输出为逻辑“0”，而反相器14的输出为逻辑“1”。

因为反相器14的输出是逻辑“1”，所以无论晶体管11的关断状态如何，耦接到晶体管逻辑15的接地端子VSS的晶体管都导通，使得反相器16的输出可以保持为与反相器13的输入相同的逻辑“1”。

上述典型的锯齿形电力门控仅能用于在断电模式下逻辑状态被固定并保持在预定电平的逻辑电路块中。

然而，典型的锯齿形电力门控不能用于逻辑状态可以改变的逻辑电路块中，例如，使用与测试模式相关的熔丝电路的信号的逻辑电路块。因此，由于电力门控仅可以施加到电子设备的所有逻辑电路块中的一些逻辑电路块，因此在降低电流消耗方面存在限制。

发明内容

在一个实施例中，可以提供一种电力门控控制电路。所述电力门控控制电路可以包括包含逻辑门的逻辑电路块，所述逻辑电路块被配置为在断电模式下切断到所述逻辑门的电力，以及在正常模式下使用从外部设备提供的熔丝信号用所述逻辑门执行原始预期功能。所述电力门控控制电路可以包括传输控制电路，所述传输控制电路被配置为在所述断电模式下阻止所述熔丝信号被施加到所述逻辑电路块。

在一个实施例中，可以提供一种电力门控控制电路。所述电力门控控制电路可以包括测试模式电路，所述测试模式电路被配置为产生第一熔丝信号。所述电力门控控制电路可以包括逻辑电路块，所述逻辑电路块包括逻辑门并被配置为响应于断电信号切断到所述逻辑门的电力，以及使用第二熔丝信号将所述逻辑门的输出电平固定为与断电模式相对应的电平。所述电力门控控制电路可以包括传输控制电路，所述传输控制电路被配置为基于待机信号产生所述断电信号，以及产生具有与所述第一熔丝信号无关的值的所述第二熔丝信号。

在一个实施例中，可以提供一种电力门控控制电路。所述电力门控控制电路可以包括传输控制电路，所述传输控制电路被配置为在正常模式下接收第一熔丝信号并基于所述第一熔丝信号的电平输出第二熔丝信号，或者在断电模式下不论所述第一熔丝信号的电平如何都输出第二熔丝信号。所述电力门控控制电路可以包括逻辑电路块，所述逻辑电路块包括逻辑门并被配置为将所述第二熔丝信号施加到所述逻辑门。

附图说明

图1是示出应用了典型电力门控的逻辑电路块的配置的图。

图2是示出根据一个实施例的电力门控控制电路的配置的图。

图3是示出图2的测试模式电路的配置的图。

图4是示出图2的传输控制电路的配置的图。

图5是示出图4的传输控制电路的操作的时序图。

图6是示出图2的逻辑电路块的配置的图。

具体实施方式

在下文中，将参考附图通过各种实施例的示例在下面描述电力门控控制电路。

各种实施例可以提供一种能够使电子设备的电流消耗最小化的电力门控控制电路。

此外，信号的逻辑电平可以与所描述的逻辑电平不同或相反。例如，被描述为具有逻辑“高”电平的信号可以替代地具有逻辑“低”电平，并且被描述为具有逻辑“低”电平的信号可以替代地具有逻辑“高”电平。

图2是示出根据一个实施例的电力门控控制电路100的配置的图。

参考图2，根据一个实施例的电力门控控制电路100可以包括逻辑电路块103和传输控制电路102。

根据该实施例的电力门控控制电路100还可以包括被配置为产生第一熔丝信号FD<1:N>的测试模式电路101。

逻辑电路块103可以被配置为响应于断电信号PD/PDB来切断逻辑电路的电力，以及使用由外部设备提供的熔丝信号(即，第一熔丝信号FD<1:N>)在正常模式下执行其原始预期功能。在一个实施例中，逻辑电路块103可以被配置为响应于断电信号PD/PDB通过将源极从漏极或将漏极从源极电断开以将电源端子、虚拟电源端子、接地端子和/或虚拟接地端子与逻辑电路电断开从而切断逻辑电路的电力。例如，参考图6，第一晶体管401可以响应于取反断电信号(power down bar signal)PDB将电源端子VDD从逻辑门和虚拟电源端子Virtual VDD电断开，以及第二晶体管402可以响应于断电信号PD将接地端子VSS从逻辑门和虚拟接地端子Virtual VSS电断开。

逻辑电路块103可以响应于断电信号PD/PDB来切断内部逻辑电路的电力，并使用第二熔丝信号FDC<1:N>将其输出电平固定为预设电平，使得输出电平对应于断电模式。

当断电信号PD/PDB被使能时，逻辑电路块103可以切断内部逻辑电路的电力，并使用第二熔丝信号FDC<1:N>将其输出电平固定为预设电平，使得输出电平对应于断电模式。

当断电信号PD/PDB被禁止时，逻辑电路块103可以将电力供应给内部逻辑电路，并使用第二熔丝信号FDC<1:N>执行其原始预期功能。

传输控制电路102可以响应于待机信号SLP来产生断电信号PD/PDB，并且阻止第一熔丝信号FD<1:N>被输入到逻辑电路块103。

传输控制电路102可以在断电信号PD/PDB被使能之前阻止第一熔丝信号FD<1:N>被输入到逻辑电路块103，并且在断电信号PD/PDB被禁止之后将第一熔丝信号FD<1:N>输入到逻辑电路块103。

传输控制电路102可以响应于待机信号SLP产生断电信号PD/PDB，并输出具有与第一熔丝信号FD<1:N>相对应的值(例如，反相值)的第二熔丝信号FDC<1:N>，或者产生具有与第一熔丝信号FD<1:N>无关的预设值的第二熔丝信号FDC<1:N>。

当待机信号SLP被使能时，传输控制电路102可以将断电信号PD/PDB使能，并将第二熔丝信号FDC<1:N>的逻辑电平改变为与第一熔丝信号FD<1:N>无关的预设电平。

当待机信号SLP被禁止时，传输控制电路102可以禁止断电信号PD/PDB，并将第一熔丝信号FD<1:N>反相并将其输出为第二熔丝信号FDC<1:N>。

测试模式电路101可以产生用于选择性地使能/禁用逻辑电路块103的逻辑电路或改变一些逻辑电路的操作选项的第一熔丝信号FD<1:N>。

图3是示出图2的测试模式电路101的配置的图。

参考图3，测试模式电路101可以包括测试模式控制电路210和多个熔丝220。

测试模式控制电路210可以选择性地对多个熔丝220进行编程，以对应于逻辑电路的选择性使能/禁用或者一些逻辑电路的操作选项的改变。

多个熔丝220可以储存和输出已编程的数据作为第一熔丝信号FD<1:N>。

这里，由于逻辑电路的选择性使能/禁用或一些逻辑电路的操作选项的改变是可变的，因此第一熔丝信号FD<1:N>也可以具有随机值。

图4是示出图2的传输控制电路102的配置的图。

参考图4，传输控制电路102可以包括延迟单元(DLY)310、熔丝切断信号发生电路320、断电信号发生电路330和熔丝切断逻辑电路340。

延迟单元310可以通过将待机信号SLP延迟预定时间来产生延迟待机信号SLPD。

熔丝切断信号发生电路320可以响应于待机信号SLP和延迟待机信号SLPD产生熔丝切断信号TM_CUT。

断电信号发生电路330可以响应于待机信号SLP和延迟待机信号SLPD产生断电信号PD/PDB。

熔丝切断逻辑电路340可以响应于熔丝切断信号TM_CUT通过旁通第一熔丝信号FD<1:N>来产生第二熔丝信号FDC<1:N>，或者输出具有与第一熔丝信号FD<1:N>无关的预设值(例如低电平)的第二熔丝信号FDC<1:N>。

在一个实施例中，熔丝切断信号发生电路320可以包括或非(NOR)门321，所述或非门321被配置为对待机信号SLP和延迟待机信号SLPD执行或非运算，并将所得信号输出为熔丝切断信号TM_CUT。此外，可以对实现与关于熔丝切断信号发生电路320所讨论的功能或操作相同的功能或操作所需的一个逻辑门或更多个逻辑门的配置进行修改。也就是说，一种类型的操作的逻辑门配置和用于相同类型的操作的另一逻辑门配置可以根据具体情况而彼此替换。如果需要，可以应用各种逻辑门以实现配置。

在一个实施例中，断电信号发生电路330可以包括与非(NAND)门331和反相器332，所述与非门331被配置为对待机信号SLP和延迟待机信号SLPD执行与非运算，并将所得信号输出为断电信号PD；所述反相器332被配置为将断电信号PD反相并将其输出为取反断电信号PDB。此外，可以对实现与关于断电信号发生电路330所讨论的功能或操作相同的功能或操作所需的一个逻辑门或更多个逻辑门的配置进行修改。也就是说，一种类型的操作的逻辑门配置和用于相同类型的操作的另一逻辑门配置可以根据具体情况而彼此替换。如果需要，可以应用各种逻辑门以实现配置。

在一个实施例中，熔丝切断逻辑电路340可以包括多个与非门341和多个反相器342。此外，可以对实现与关于熔丝切断逻辑电路340所讨论的功能或操作相同的功能或操作所需的一个逻辑门或更多个逻辑门的配置进行修改。也就是说，一种类型的操作的逻辑门配置和用于相同类型的操作的另一逻辑门配置可以根据具体情况而彼此替换。如果需要，可以应用各种逻辑门以实现配置。

当熔丝切断信号TM_CUT被使能(例如，转变为低电平)时，与非门341中的每个可以不论第一熔丝信号FD<1:N>的电平如何都输出处于低电平的第二熔丝信号FDC<1:N>。

当熔丝切断信号TM_CUT被禁止(例如，转变为高电平)时，与非门341中的每个可以旁通第一熔丝信号FD<1:N>的每个信号比特位并将其输出为第二熔丝信号FDC<1:N>。

图5是示出图4的传输控制电路102的操作的时序图。

将参考图4和图5描述传输控制电路102的操作。

当通过芯片选择信号CS和命令CMD的组合来执行断电模式进入PDM时，待机信号SLP被使能(转变为高电平)。

当待机信号SLP转变为高电平时，熔丝切断信号TM_CUT被使能(转变为低电平)。

当熔丝切断信号TM_CUT转变为低电平时，熔丝切断逻辑电路340不论第一熔丝信号FD<1:N>的电平如何都输出处于低电平的第二熔丝信号FDC<1:N>。

在待机信号SLP已经转变为高电平之后已经过了预定延迟时间之后，延迟待机信号SLPD转变为高电平。

当延迟待机信号SLPD转变为高电平时，断电信号发生电路330使能断电信号PD(转变为低电平)。换言之，断电信号发生电路330使断电信号PD保持在低电平，同时待机信号SLP和延迟待机信号SLPD两者都保持在高电平。

此后，当通过芯片选择信号CS的转变执行断电模式退出PDM EXIT时，即，当正常模式开始时，待机信号SLP被禁止(转变为低电平)。

当待机信号SLP转变为低电平时，断电信号发生电路330禁止断电信号PD(转变为高电平)。

在待机信号SLP已经转变到低电平之后，延迟待机信号SLPD保持在高电平持续预定的延迟时间。

因为，尽管待机信号SLP已经转变为低电平，但延迟待机信号SLPD保持在高电平，所以熔丝切断信号发生电路320将熔丝切断信号TM_CUT保持在低电平。

随后，当延迟待机信号SLPD转变为低电平时，熔丝切断信号发生电路320将熔丝切断信号TM_CUT转变为高电平。

当熔丝切断信号TM_CUT转变为高电平时，熔丝切断逻辑电路340旁通第一熔丝信号FD<1:N>并将其输出为第二熔丝信号FDC<1:N>。

这里，在断电模式进入之后或者在断电模式退出之前将第一熔丝信号FD<1:N>的值施加到逻辑电路的情况下，可以诱发相应的逻辑电路的浮置，然后可能引起逻辑电路的短路电流问题。

因此，在一个实施例中，如上所述，在断电信号PD被使能之前预先使能熔丝切断信号TM_CUT，并且在断电信号PD被禁止之后禁止熔丝切断信号TM_CUT，由此当执行断电模式时，可以防止第一熔丝信号FD<1:0>的值被施加到逻辑电路。

图6是示出图2的逻辑电路块103的配置的图。

参考图6，逻辑电路块103可以包括多个逻辑电路，例如第一逻辑电路400和第二逻辑电路500。

第一逻辑电路400可以包括第一晶体管401和第二晶体管402以及逻辑门403至408。如这里所使用的，词语“逻辑门”可以包括一个或更多个电路。

当断电信号PD/PDB处于禁止电平(低/高电平)时，第一晶体管401和第二晶体管402中的每一个可以被关断，由此可以阻止电源端子(VDD)电平被施加到与虚拟电源端子Virtual VDD和虚拟接地端子Virtual VSS耦接的逻辑门403、405和407。

晶体管逻辑403至408中的每一个选择性地耦接到电源端子VDD、接地端子VSS、虚拟电源端子Virtual VDD和虚拟接地端子Virtual VSS中的任何一个，并且执行电力门控使得其输出在断电模式下具有预设值。

逻辑门403具有输入端子，其中一个输入端子在断电模式下被固定为高电平，另一个输入端子在断电模式下接收第二熔丝信号FDC<1:N>的任何一个(例如，FDC<1>)。

在断电模式下，无论第一熔丝信号FD<1>如何，第二熔丝信号FDC<1>都处于低电平，从而已经通过其他逻辑门404至408的最终输出信号也被固定在低水平。因此，响应于不论第一熔丝信号FD<1>如何都被固定在低电平的第二熔丝信号FDC<1>，第一逻辑电路400可以不执行其原始预期功能。

如果电力门控控制电路进入了正常模式，即退出了断电模式，则第一逻辑电路400可以响应于具有与第一熔丝信号FD<1:N>的逻辑电平相同的逻辑电平的第二熔丝信号FDC<1:N>来执行其原始预期功能。

第二逻辑电路500可以包括第一晶体管501和第二晶体管502以及逻辑门503至508。

当断电信号PD/PDB处于禁止电平(低/高电平)时，第一晶体管501和第二晶体管502中的每一个可以被关断，由此可以阻止电源端子(VDD)电平被施加到与虚拟电源端子Virtual VDD和虚拟接地端子Virtual VSS耦接的逻辑门503、505和507。

晶体管逻辑503至508中的每一个选择性地耦接到电源端子VDD、接地端子VSS、虚拟电源端子Virtual VDD和虚拟接地端子Virtual VSS中的任何一个，并且执行电力门控使得其输出在断电模式下具有预设值。

逻辑门503具有输入端子，其中一个输入端子在断电模式下被固定为高电平，而另一个输入端子在断电模式下接收第二熔丝信号FDC<1:N>中的任何一个(例如，FDC<2>)。

另一逻辑门507具有输入端子，其中一个输入端子在断电模式下接收前一反相器506的输出(低电平)，另一个输入端子在断电模式下接收第二熔丝信号FDC<1:N>中的另一个(例如，FDC<3>)。

在断电模式下，无论第一熔丝信号FD<2,3>如何，第二熔丝信号FDC<2,3>都处于低电平，使得已经通过其他逻辑门504至508的最终输出信号也被固定为低电平。

如果电力门控控制电路进入正常模式，即退出断电模式，则第二逻辑电路400可以响应于具有与第一熔丝信号FD<1:N>的逻辑电平相同的逻辑电平的第二熔丝信号FDC<1:N>来执行其原始预期功能。

选择性地将逻辑电路耦接到电源端子VDD、接地端子VSS、虚拟电源端子VirtualVDD和虚拟接地端子Virtual VSS中的任何一个的锯齿形电力门控可以仅用于在断电模式下逻辑状态被固定并保持在预定电平的逻辑电路块，但不能用于逻辑状态可变的逻辑电路块，例如，使用与测试模式有关的熔丝电路的信号的逻辑电路块。

然而，本公开的一个实施例可以被配置为防止逻辑状态在断电模式下变化，即，防止与测试模式相关的熔丝信号变化。因此，该实施例也可以应用于逻辑状态可变的逻辑电路。因此，可以应用该电力门控的逻辑电路的类型的数量增加，从而可以进一步减少待机电流。

此外，在根据一个实施例的电力门控制电路中使用的电力门控方案，即锯齿形电力门控方案中，不需要在应用该电力门控的逻辑电路块与未应用该电力门控的逻辑电路块之间的边界上设计隔离电路。

虽然上面已经描述了各种实施例，但是本领域技术人员将理解，所描述的实施例仅是示例。因此，不应基于所描述的实施例来限制本文描述的数据储存设备及其操作方法。

Claims (19)

1.一种电力门控控制电路，包括：

逻辑电路块，其包括逻辑门，所述逻辑电路块被配置为响应于断电信号切断到所述逻辑门的电力，以及在正常模式下使用从外部设备提供的熔丝信号用所述逻辑门执行原始预期功能；以及

传输控制电路，被配置为响应于待机信号产生所述断电信号，以及响应于所述待机信号阻止所述熔丝信号被施加到所述逻辑电路块。

2.根据权利要求1所述的电力门控控制电路，其中，所述逻辑电路块包括具有逻辑门的锯齿形电力门控结构，所述逻辑门选择性地耦接到电源端子、虚拟电源端子、接地端子和虚拟接地端子。

3.根据权利要求1所述的电力门控控制电路，

其中，所述逻辑电路块被配置为基于所述断电信号切断到所述逻辑门的所述电力，

其中，所述传输控制电路被配置为基于所述待机信号产生所述断电信号，以及

其中，所述传输控制电路包括：

延迟单元，其被配置为通过将所述待机信号延迟预定时间来产生延迟待机信号；

熔丝切断信号发生电路，其被配置为基于所述待机信号和所述延迟待机信号产生熔丝切断信号；

断电信号发生电路，其被配置为基于所述待机信号和所述延迟待机信号产生所述断电信号；以及

熔丝切断逻辑电路，其被配置为基于所述熔丝切断信号将所述熔丝信号反相并输出反相熔丝信号，或者将所述熔丝信号改变为与所述熔丝信号无关的预设值，并将改变了的熔丝信号输出。

4.根据权利要求3所述的电力门控控制电路，其中，所述熔丝切断信号发生电路被配置为对所述待机信号和所述延迟待机信号执行或非运算，并将所得信号输出为所述熔丝切断信号。

5.根据权利要求3所述的电力门控控制电路，

其中，所述断电信号发生电路被配置为对所述待机信号和所述延迟待机信号执行与非运算，并将所得信号输出为所述断电信号，以及

其中，所述断电信号发生电路被配置为将所述断电信号反相以及将所得信号输出为取反断电信号。

6.根据权利要求1所述的电力门控控制电路，

其中，所述传输控制电路被配置为在正常模式下使用从所述外部设备接收的所述熔丝信号用所述逻辑门将所述原始预期功能执行第一持续期间，以及当在正常模式下时，在进入所述断电模式之前将所述熔丝信号到所述逻辑电路块的输入阻止第二持续期间，以及

其中，所述传输控制电路被配置为在断电信号被禁止之后将所述熔丝信号输入到所述逻辑电路块。

7.一种电力门控控制电路，包括：

测试模式电路，其被配置为产生第一熔丝信号；

逻辑电路块，其包括逻辑门并且被配置为响应于断电信号切断到所述逻辑门的电力，以及使用第二熔丝信号将所述逻辑门的输出电平固定为与断电模式相对应的电平；以及

传输控制电路，其被配置为基于待机信号产生所述断电信号，以及产生具有与所述第一熔丝信号无关的值的所述第二熔丝信号。

8.根据权利要求7所述的电力门控控制电路，其中，所述逻辑电路块包括具有逻辑门的锯齿形电力门控结构，所述逻辑门选择性地耦接到电源端子、虚拟电源端子、接地端子、和虚拟接地端子。

9.根据权利要求7所述的电力门控控制电路，其中，所述逻辑电路块被配置为：

当所述断电信号被使能时，使用所述第二熔丝信号将所述输出电平固定为与所述断电模式相对应的所述电平；以及

当所述断电信号被禁止时，使用所述第二熔丝信号执行所述逻辑电路块的原始预期功能。

10.根据权利要求7所述的电力门控控制电路，其中，所述传输控制电路被配置为：

当所述待机信号被使能时使能所述断电信号，并产生具有与所述第一熔丝信号无关的预设值的所述第二熔丝信号；以及

当所述待机信号被禁止时禁止所述断电信号，并产生具有与所述第一熔丝信号相对应的值的所述第二熔丝信号。

11.根据权利要求7所述的电力门控控制电路，其中，所述传输控制电路包括：

延迟单元，其被配置为通过将所述待机信号延迟预定时间来产生延迟待机信号；

熔丝切断信号发生电路，其被配置为响应于所述待机信号和所述延迟待机信号来产生熔丝切断信号；

断电信号发生电路，其被配置为基于所述待机信号和所述延迟待机信号来产生所述断电信号；以及

熔丝切断逻辑电路，其被配置为基于所述熔丝切断信号通过将所述第一熔丝信号反相来产生所述第二熔丝信号，或者产生具有与所述第一熔丝信号无关的预设值的所述第二熔丝信号。

12.根据权利要求11所述的电力门控控制电路，其中，所述熔丝切断信号发生电路被配置为对所述待机信号和所述延迟待机信号执行或非运算，并将所得信号输出为所述熔丝切断信号。

13.根据权利要求11所述的电力门控控制电路，

其中，所述断电信号发生电路被配置为对所述待机信号和所述延迟待机信号执行与非运算，并将所得信号输出为所述断电信号，以及

其中，所述断电信号发生电路被配置为将所述断电信号反相并将所得信号输出为取反断电信号。

14.根据权利要求7所述的电力门控控制电路，其中，所述传输控制电路被配置为：

在所述断电信号使能之前，产生具有与所述第一熔丝信号无关的预设值的所述第二熔丝信号；以及

在所述断电信号被禁止之后，产生具有与所述第一熔丝信号相对应的值的所述第二熔丝信号。

15.一种电力门控控制电路，包括：

传输控制电路，其被配置为在正常模式下接收第一熔丝信号并基于所述第一熔丝信号的电平输出第二熔丝信号，或者在断电模式下不论所述第一熔丝信号的电平如何都输出第二熔丝信号；以及

逻辑电路块，其包括逻辑门，并被配置为将所述第二熔丝信号施加到所述逻辑门，

其中，所述传输控制电路被配置为在所述断电模式下不论所述第一熔丝信号的电平如何都输出所述第二熔丝信号，并在所述正常模式下持续一持续期间，以及

其中，所述传输控制电路被配置为在经过所述断电模式后不论所述第一熔丝信号的电平如何都继续以一持续期间施加所述第二熔丝信号。

16.根据权利要求15所述的电力门控控制电路，

其中，所述传输控制电路被配置为在所述断电模式下不论所述第一熔丝信号的电平如何都输出所述第二熔丝信号，并在所述正常模式下持续一持续期间，以及

其中，所述传输控制电路被配置为在所述断电模式之前不论所述第一熔丝信号的电平如何都以一持续期间施加所述第二熔丝信号并继续进入所述断电模式。

17.根据权利要求15所述的电力门控控制电路，其中，所述逻辑电路块被配置为在所述正常模式下将所述逻辑电路块的逻辑门选择性地电耦接到电源。

18.根据权利要求15所述的电力门控控制电路，其中，所述逻辑电路块被配置为在所述正常模式下将所述逻辑电路块的逻辑门选择性地电耦接到接地端子。

19.根据权利要求15所述的电力门控控制电路，其中，所述逻辑电路块包括具有逻辑门的锯齿形电力门控结构，所述逻辑门选择性地耦接到电源端子、虚拟电源端子、接地端子、和虚拟接地端子。

Images