KR100559738B1 - 멀티-쓰래쉬홀드 시모스 제어 장치, 멀티-쓰래쉬홀드 시모스 집적 회로 및 멀티-쓰래쉬홀드 시모스 제어 방법 - Google Patents

멀티-쓰래쉬홀드 시모스 제어 장치, 멀티-쓰래쉬홀드 시모스 집적 회로 및 멀티-쓰래쉬홀드 시모스 제어 방법 Download PDF

Info

Publication number
KR100559738B1
KR100559738B1 KR1020050011666A KR20050011666A KR100559738B1 KR 100559738 B1 KR100559738 B1 KR 100559738B1 KR 1020050011666 A KR1020050011666 A KR 1020050011666A KR 20050011666 A KR20050011666 A KR 20050011666A KR 100559738 B1 KR100559738 B1 KR 100559738B1
Authority
KR
South Korea
Prior art keywords
block
mtcmos
signal
control
response
Prior art date
Application number
KR1020050011666A
Other languages
English (en)
Inventor
조성훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050011666A priority Critical patent/KR100559738B1/ko
Priority to US11/294,356 priority patent/US7525371B2/en
Priority to JP2006025943A priority patent/JP2006222952A/ja
Priority to TW095104495A priority patent/TWI377784B/zh
Priority to CN2006100592387A priority patent/CN1822503B/zh
Application granted granted Critical
Publication of KR100559738B1 publication Critical patent/KR100559738B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F24—HEATING; RANGES; VENTILATING
    • F24F—AIR-CONDITIONING; AIR-HUMIDIFICATION; VENTILATION; USE OF AIR CURRENTS FOR SCREENING
    • F24F6/00—Air-humidification, e.g. cooling by humidification
    • F24F6/12—Air-humidification, e.g. cooling by humidification by forming water dispersions in the air
    • F24F6/16—Air-humidification, e.g. cooling by humidification by forming water dispersions in the air using rotating elements

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Dispersion Chemistry (AREA)
  • Combustion & Propulsion (AREA)
  • Mechanical Engineering (AREA)

Abstract

MTCMOS 제어 장치는 MTCMOS 셀을 온/오프하여 복수의 블록의 온/오프 동작을 제어하는 MTCMOS 컨트롤 회로를 포함한다. MTCMOS 컨트롤 회로는 상기 복수의 블록 중 소정의 블록에 상응하는 블록 온/오프 신호에 응답하여 상기 소정의 블록으로 요청 신호를 제공하고, 상기 소정의 블록으로부터 응답 신호를 제공받아 상기 소정의 블록에 상응하는 제1 및 제2 제어 신호를 생성하고, 상기 제1 제어 신호를 기초로 하여 상기 MTCMOS 셀을 온/오프 컨트롤한다. 따라서, 모바일 기기의 동작 상황에 따라서 사용을 하지 않는 블록에 대해서만 스탠드-바이(stand-by) 모드로 전환함으로써 효율적으로 전류 소비를 줄일 수 있다.

Description

멀티-쓰래쉬홀드 시모스 제어 장치, 멀티-쓰래쉬홀드 시모스 집적 회로 및 멀티-쓰래쉬홀드 시모스 제어 방법{MULTI-THRESHOLD CMOS CONTROL APPARATUS, MULTI-THRESHOLD CMOS INTEGRATED CIRCUIT AND MULTI-THRESHOLD CMOS CONTROL METHOD}
도 1은 종래의 MTCMOS 제어 장치를 나타낸 블록도이다.
도 2는 본 발명의 일실시예에 따른 블록별 MTCMOS 로직 회로를 제어하는 MTCMOS 제어 장치를 나타낸 블록도이다.
도 3은 본 발명의 일실시예에 따른 도 2의 블록 컨트롤러의 구체적인 구성을 나타낸 회로도이다.
도 4는 본 발명의 일실시예에 따른 도 2의 블록 컨트롤러의 동작을 설명하기 위한 타이밍도이다.
도 5는 본 발명의 일실시예에 따른 도 2의 MTCMOS 컨트롤러의 구체적인 구성을 나타낸 회로도이다.
도 6은 도 2의 각 블록을 구성하는 MTCMOS 로직 회로 및 기능 블록을 나타낸 블록도이다.
도 7은 본 발명의 일실시예에 따른 도 2의 MTCMOS 컨트롤러의 동작을 설명하기 위한 타이밍도이다.
도 8은 본 발명의 일 실시예에 따른 MTCMOS 컨트롤러를 이용한 각 블록들간의 플로팅 방지 기능을 설명하기 위한 블록도이다.
도 9는 본 발명의 다른 실시예에 따른 블록별 MTCMOS 로직 회로를 제어하는 MTCMOS 제어 장치를 나타낸 블록도이다.
<도면의 주요 부분에 대한 부호의 설명>
10, 220 : 파워 매니저 20, 260 : MTCMOS 컨트롤러
30, 210 : MTCMOS 설계 영역 240 : 블록 컨트롤러
250, 950: MTCMOS 컨트롤 회로
본 발명은 MTCMOS(Multi-Threshold Complementary Metal-Oxide-Silicon)에 관한 것으로, 구체적으로는 MTCMOS를 제어하는 MTCMOS 제어 장치, MTCMOS 집적회로 및 MTCMOS 제어 방법에 관한 것이다.
시스템-온-칩(SOC; System-On-A-Chip)의 누설 전류(leakage current)를 줄이기 위하여 다양한 방법이 적용되고 있다.
모바일 기기에서는 동작을 멈추고 정지하는 시간에서는 배터리의 용량이 한정되어 있어서 전류 소비를 많이 하게 되면 배터리의 수명을 오래도록 보장하지 못 하게 된다.
그러나, 늘어나는 성능과 제한된 배터리 용량으로 인하여 모바일(mobile) 기기에서는 누설 전류를 줄이는 데에는 많은 한계가 있다.
종래에는 SOC의 내부의 파워(power)를 끊는다거나, SOC 제조시 트랜지스터의 문턱 전압(threshold voltage)을 조절함으로써 누설 전류를 줄일 수 있었다. 그러나, 기능적인 측면에서는 절전모드(stand-by mode, 또는 sleep mode)에서 정상모드(또는 활성화모드)로 복귀 시에 복귀 시간(return time)의 증가와 속도가 감소하는 문제점이 발생하였다.
이러한 문제점을 보완하고 누설 전류를 감소시키기 위하여 MTCMOS 기술을 이용하여 전체적인 누설 전류를 감소시키는 방법이 사용되어 왔다.
즉, 절전 모드에서는 누설 전류를 줄이기 위하여 MTCMOS를 기술을 이용하여 내부적으로 문턱 전압이 큰 곳으로 누설 전류가 흐르게 하여 전체적으로 전류 소비를 줄 일 수 있다.
기존의 MTCMOS를 이용한 설계에서는 절전 모드에서는 모든 소정의 동작을 수행하는 기능 블록들의 동작이 정지하고 동작이 필요한 시간에만 인터럽트(interrupt)를 받아서 동작을 개시하게 된다. MTCMOS 기술은 활성모드 보다 스탠드-바이(stand-by) 모드에 해당하는 시간이 긴 시스템에 사용되는 회로의 소비전력을 줄이는데 매우 유용하다.
도 1은 종래의 MTCMOS 제어 장치를 나타낸 블록도이다.
도 1을 참조하면, MTCMOS 제어 장치는 파워 매니저(10), MTCMOS 컨트롤러 (20) 및 MTCMOS 설계 영역(design area, 30)을 포함한다. MTCMOS 설계 영역(30)은 N 개의 복수의 블록들로 이루어지며, 도 1에서는 N 개의 블록들 중 i번째 블록(30-i)만을 나타낸 것이며, 각 블록은 MTCMOS 로직 회로 및 특정 동작을 수행하는 기능 블록(38)을 포함한다. MTCMOS 로직 회로는 플립플롭(F/F, 32), 로직 회로(34) 및 MTCMOS 셀(36)을 포함한다.
플립플롭(F/F, 32) 및 논리회로(34)는 공급 전원(VDD)과 가상 접지 전압(VGND) 사이에 연결되며, MOS 스위치(36)는 가상 접지 전압(VGND)과 접지 전압(GND) 사이에 연결된다. 논리회로(34) 및 플립플롭(32)은 문턱전압이 상대적으로 낮은 MOS 트랜지스터로 구성된다. MOS 스위치(36)는 문턱전압이 상대적으로 높은 MOS 트랜지스터로 구성된다.
MTCMOS 제어 장치는 제1 및 제어 신호(SC) 및 제2 제어 신호(SCB)를 사용하여 전체적인 MTCMOS 설계 영역(30)을 제어한다.
파워 매니저(10)는 MTCMOS 설계 영역(30)의 전체 전력을 제어하기 위한 정지 신호(STOP)를 생성하여 MTCMOS 컨트롤러(20)로 제공하고, 클럭 신호(CLOCK)를 생성하여 MTCMOS 설계 영역(30)으로 제공한다.
MTCMOS 컨트롤러(20)는 스탠드-바이 모드를 지시하는 정지 신호(STOP)에 응답하여 제1 제어 신호(SC) 및 제2 제어신호(SCB)를 생성하여 MTCMOS 로직 회로로 제공한다.
제1 제어 신호(SC)에 응답하여 문턱전압이 상대적으로 높은 MOS 스위치(36)가 개폐되며, MOS 스위치(36)의 개폐 여부에 따라 문턱전압이 상대적으로 낮은 MOS 트랜지스터로 구성된 논리회로(34)에 공급전원(VDD)을 공급시키거나 차단시킴으로서 소모 전력을 줄일 수 있다.
기존의 MTCMOS 기술은 활성모드에서는 모든 블록들의 각각의 MTCMOS 로직 회로의 MOS 스위치(36)들을 온(on)시켜 공급전원(VDD)을 논리회로(34)에 공급하고, 스탠드-바이 모드에서는 모든 블록들의 각각의 MTCMOS 로직 회로의 MOS 스위치(36)를 오프(off)시켜 공급전원(VDD)을 논리회로(34)로부터 차단하여 전체 블록들의 전류 소비를 제어한다.
그러나, 공급전원(VDD)이 차단되었을 때 MTCMOS 로직 회로는 스탠드-바이 모드 시에 가상 접지 전압(VGND) 레벨이 플로팅(floating) 상태가 된다. 가상 접지 전압(VGND)에 연결된 플립플롭의 저장 데이터가 손실되는 것을 방지하기 위하여 제2 제어신호(SCB)에 기초하여 플립플롭(32)을 제어하여 MOS 스위치(36)를 오프(off)시키기 전에 논리 회로(34)의 데이터를 플립플롭(32)에 저장한다.
상기와 같은 기존의 MTCMOS를 이용한 설계에서는 절전 모드는 모든 기능 블록들의 동작을 멈추고 있는 상태에서만 적용이 가능하므로 제한적으로 사용되어 전류 소모를 줄이는데 한계가 있다.
즉, SOC 시스템 전체적으로 스탠드-바이 모드로 진입하는 기존의 MTCMOS 제어 방식, 즉 시스템 전체적으로 동작이 필요 없는 상황에 대하여만 시스템을 정지하는 MTCMOS 방식은 모바일 기기에서 특정 기능에 대응되는 특정 기능 블록별로 제어하고자 하는 경우에는 비효율적이며 전류 소비를 효과적으로 줄일 수 없다.
따라서, 본 발명의 제1 목적은 SOC 시스템의 각 블록별의 동작 상태에 따라 각 블록별로 MTCMOS 로직 회로를 컨트롤하여 전력 소모를 효율적으로 줄일 수 있는 MTCMOS 제어 장치를 제공하는 것이다.
본 발명의 제2 목적은 SOC 시스템의 각 블록별의 동작 상태에 따라 각 블록별로 MTCMOS 로직 회로를 컨트롤하여 전력 소모를 효율적으로 줄일 수 있는 MTCMOS 집적 회로를 제공하는 것이다.
본 발명의 제3 목적은 SOC 시스템의 각 블록별의 동작 상태에 따라 각 블록별로 MTCMOS 로직 회로를 컨트롤하여 전력 소모를 효율적으로 줄일 수 있는 MTCMOS 제어 방법을 제공하는 것이다.
상술한 본 발명의 제1 목적을 달성하기 위한 본 발명의 일측면에 따른 MTCMOS 셀을 포함하는 복수의 블록의 MTCMOS 셀의 온/오프 동작을 제어하는 MTCMOS 제어 장치는 상기 복수의 블록 중 소정의 블록에 상응하는 블록 온/오프 신호에 응답하여 상기 소정의 블록으로 요청 신호를 제공하고, 상기 소정의 블록으로부터 응답 신호를 제공받아 상기 소정의 블록에 상응하는 제1 및 제2 제어 신호를 생성하고, 상기 제1 제어 신호를 기초로 하여 상기 MTCMOS 셀을 온/오프 컨트롤하는 MTCMOS 컨트롤 회로를 포함한다.
또한, 본 발명의 제2 목적을 달성하기 위한 본 발명의 일측면에 따른 MTCMOS 셀을 포함하는 복수의 블록의 MTCMOS 셀의 온/오프 동작을 제어하는 MTCMOS 집적 회로는 상기 복수의 블록 중 소정의 블록으로 요청 신호를 제공하고, 상기 소정의 블록으로부터 응답 신호를 제공받은 경우 상기 소정의 블록에 상응하는 제1 및 제2 제어 신호를 생성하고, 상기 제1 제어 신호를 기초로 하여 상기 MTCMOS 셀을 온/오프 컨트롤하는 MTCMOS 컨트롤 회로를 포함한다.
또한, 본 발명의 제3 목적을 달성하기 위한 본 발명의 일측면에 따른 MTCMOS 셀을 포함하는 복수의 블록의 MTCMOS 셀의 온/오프 동작을 제어하는 MTCMOS 제어 방법은 상기 복수의 블록 중 소정의 블록으로 요청 신호를 제공하는 단계; 상기 소정의 블록으로부터 응답 신호를 제공받은 경우 상기 소정의 블록에 상응하는 제1 및 제2 제어 신호를 생성하는 단계; 및 상기 제1 제어 신호를 기초로 하여 상기 MTCMOS 셀을 온/오프 컨트롤하는 단계를 포함한다.
본 발명의 MTCMOS 제어 장치 및 방법은 개인휴대정보단말기(PDA; Personal Digital Assistant) 및 스마트폰 등과 같은 모바일 기기에 적용할 수 있다.
모바일 기기의 각 기능 블록의 동작 상황에 따라서 사용을 하지 않는 기능 블록에 대해서만 MTCMOS 기술을 적용하여 스탠드-바이 모드로 전환함으로써 모바일 기기의 전류 소모를 효과적으로 줄일 수 있다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 2는 본 발명의 일실시예에 따른 블록별 MTCMOS 로직 회로를 제어하는 MTCMOS 제어 장치를 나타낸 블록도이고, 도 6은 도 2의 각 블록을 구성하는 MTCMOS 로직 회로 및 기능 블록을 나타낸 블록도이다.
도 2를 참조하면, MTCMOS 제어 장치는 파워 매니저(220), MTCMOS 컨트롤 회로(250) 및 MTCMOS 설계 영역(210)을 포함한다. MTCMOS 제어 장치는 반도체 집적 회로로 구현할 수 있다.
MTCMOS 컨트롤 회로(250)는 블록 컨트롤러(240) 및 MTCMOS 컨트롤러(260)를 포함한다. MTCMOS 설계 영역(210)은 N 개의 복수의 블록들(210-1, 210-2, ..., 210-N)로 이루어진다.
도 6을 참조하면, 각 블록은 MTCMOS 로직 회로(212) 및 특정 동작을 수행하는 기능 블록(219)을 포함한다. MTCMOS 로직 회로(212)는 플립플롭(F/F, 211), 로직 회로(215) 및 MOS 스위치(217)를 포함한다. 플립플롭(F/F, 211) 및 논리회로(215)는 공급 전원(VDD)과 가상 접지 전압(VGND) 사이에 연결되며, MOS 스위치(217)는 가상 접지 전압(VGND)과 접지 전압(GND) 사이에 연결된다. 논리회로(215) 및 플립플롭(211)은 문턱전압이 상대적으로 낮은 MOS 트랜지스터로 구성된다. MOS 스위치(217)는 문턱전압이 상대적으로 높은 MOS 트랜지스터로 구성된다. 논리회로(215)는 예를 들어 문턱전압이 상대적으로 낮은 PMOS 및 NMOS 트랜지스터로 구성된 인버터로 이루어진다.
본 발명의 일실시예에 따른 MTCMOS 제어 장치는 각 블록들(210-1, 210-2, ..., 210-N)의 동작 상태에 맞도록 각 블록들의 전류 소모를 제어하기 위하여 종전의 방식과 다르게 제1 제어 신호(SC) 및 제2 제어 신호(SCB)의 개수를 블록의 수에 맞게 설정한다.
파워 매니저(220)는 스탠드-바이 모드(stand-by mode)를 지시하는 정지 신호 (STOP), 복수의 클럭(CLK1, CLK2, ..., CLK N), 블록 온/오프 신호(Block on/off)를 생성한다. 블록 온/오프 신호는 MTCMOS 회로(210)의 각 블록들(210-1, 210-2, ..., 210-N)에 대한 전류를 줄이기 위해 각 블록에 대한 온/오프를 제어하는 신호이다. 예를 들어, 파워 매니저(220)는 외부의 중앙처리 장치(CPU) 코어에 저장된 레지스터 값을 블록 온/오프 커맨드로 받아서 블록 온/오프 신호를 발생한다.
복수의 클럭(CLK1, CLK2, ..., CLK N)은 각각 블록들(210-1, 210-2, ..., 210-N)로 제공된다.
블록 컨트롤러(block controller, 240)는 파워 매니저(220)로부터 수신한 특정 블록에 대한 블록 온/오프 신호에 응답하여 해당되는 특정 블록으로 요청 신호(X_req)를 제공한다. 요청 신호(X_req)를 제공받은 블록은 현재 수행 중인 동작을 완료하는 시점에서 응답 신호(X_ack)를 블록 컨트롤러(240)로 제공한다. 블록 컨트롤러(240)는 상기 특정 블록으로부터의 응답 신호(X_ack)에 응답하여 상기 특정 블록에 대한 블록 선택 신호(MT_SEL)를 MTCMOS 컨트롤러(260)로 제공한다.
MTCMOS 컨트롤러(260)는 웨이크업이벤트(Wake-up event) 신호, 정지 신호(STOP) 및 블록 선택 신호(MT_SEL)에 응답하여 복수의 제1 제어 신호들(SC1, SC2, ..., SCN) 및 복수의 제2 제어 신호들(SCB1, SCB2, ..., SCBN)을 생성하여 각 블록으로 제공한다. 여기서, 개인 휴대 단말기(PDA)의 경우 스탠드-바이 모드에서 정상 모드로 복귀할 때 함께 수행되는 복수의 기능 블록들(예를 들어, 디스플레이 기능 블록 및 버튼 터치시 동작을 처리하는 터치 처리 기능 블록)이 미리 정의되어 함께 온/오프 컨트롤 될 수 있다. 이 경우, 미리 정의된 기능 블록들의 개수에 따라 제1 제어 신호들 및 제2 제어 신호들의 개수도 변경이 가능하다.
구체적으로, MTCMOS 컨트롤러(260)는 블록 컨트롤러(240)로부터 상기 특정 블록에 대한 블록 선택 신호(MT_SEL)를 제공받아 상응하는 제1 제어 신호(SC i) 및 제2 제어 신호(SCB i)를 생성한다.
MTCMOS 컨트롤러(260)는 상기 특정 블록에 대한 블록 선택 신호(MT_SEL)에 상응하는 제1 제어 신호(SC i)에 기초하여 해당되는 특정 블록의 MTCMOS 로직 회로(212)에 공급전원(VDD)을 공급시키거나 차단시킴으로써 전류 소비를 줄인다.
또한, MTCMOS 컨트롤러(260)는 상기 특정 블록에 대한 블록 선택 신호(MT_SEL)에 상응하는 제2 제어 신호(SCB i)에 기초하여 플로팅으로 인한 각 블록들간의 누설 전류를 차단하도록 제어한다.
도 6을 참조하면, 각 블록의 MTCMOS 로직 회로(212)는 제1 제어 신호(SC i)에 응답하여 문턱전압이 상대적으로 높은 MOS 스위치(217)가 개폐되며, MOS 스위치(217)의 개폐 여부에 따라 문턱전압이 상대적으로 낮은 MOS 트랜지스터로 구성된 논리회로(215)에 공급전원(VDD)을 공급시키거나 차단시킴으로서 소모전력을 줄일 수 있다.
제1 제어 신호(SC i)에 응답하여 MOS 스위치(217)가 오프되어 i 번째 블록(210-i)의 가상 접지 전압(VGND)이 플로팅되면 액티브 상태의 다른 블록에 영향을 미처 전류가 흘러 전류 소비가 생길 수 있다. 제2 제어 신호(SCB i)는 i 번째 블록(210-i)의 플로팅으로 인한 누설 전류를 차단하는 역할을 한다.
도 3은 본 발명의 일실시예에 따른 도 2의 블록 컨트롤러의 구체적인 구성을 나타낸 회로도이다.
도 3을 참조하면, 블록 컨트롤러(240)는 복수의 블록 선택 신호 생성부(241)로 이루어진다. 각 블록 선택 신호 생성부(241)는 복수의 논리곱 게이트로 이루어질 수 있다. i 번째 블록 선택 신호 생성부(241)는 인에이블 신호(EN i) 및 i 번째 블록에 대한 블록 온/오프 신호(block i on/off)를 논리곱하여 i 번째 블록에 대한 요청 신호(X_req i)를 생성한다. 인에이블 신호(EN i)는 블록 온/오프 커맨드가 블록 오프를 지시하는 경우 액티브 된다.
i 번째 블록으로부터 응답신호(X_ack i)가 입력되는 경우 i 번째 블록 선택 신호 생성부(241)는 응답신호(X_ack i) 및 블록 온/오프 신호(block i on/off)를 논리곱하여 i 번째 블록에 대한 블록 선택 신호(MT_SEL i)를 생성한다.
도 4는 본 발명의 일실시예에 따른 도 2의 블록 컨트롤러의 동작을 설명하기 위한 타이밍도이다.
도 4를 참조하면, 먼저 스탠드-바이 모드에서 특정 블록을 오프시키기 위한 블록 온/오프 신호(block i on/off)가 제1 논리 레벨로 액티브되고 요청 신호(X_req)가 제1 논리 레벨로 된 후 상기 특정 블록이 현재 수행 중인 동작을 완료하는 시간만큼 지난 후(TD1) 응답 신호(X_ack)가 제1 논리 레벨로 액티브되고, 응답 신호(X_ack)에 응답하여 블록 선택 신호(MT_SEL)가 제1 논리 레벨로 액티브된다. 블록 선택 신호(MT_SEL)가 액티브됨에 따라 MTCMOS 로직 회로(212)의 MTCMOS 셀(217)을 오프시키기 위한 제1 제어 신호(SC)가 활성화된다.
액티브 모드에서 특정 블록에 대한 블록 온/오프 신호(block i on/off)가 제 2 논리 레벨로 변하면, 특정 블록에 대한 요청 신호(X_req), 응답 신호(X_ack) 및 블록 선택 신호(MT_SEL)가 순차적으로 제2 논리 레벨로 되며, 블록 온/오프 신호(block i on/off)가 제2 논리 레벨로 변한 후부터 소정 딜레이(TD2) 후 제1 제어 신호(SC)가 제2 논리 레벨로 비액티브 상태로 된다.
도 5는 본 발명의 일실시예에 따른 도 2의 MTCMOS 컨트롤러의 구체적인 구성을 나타낸 회로도이고, 도 7은 본 발명의 일실시예에 따른 도 2의 MTCMOS 컨트롤러의 동작을 설명하기 위한 타이밍도이다.
도 5를 참조하면, MTCMOS 컨트롤러(260)는 정지 신호(STOP), 웨이크업이벤트 신호(Wake_up Event) 및 복수의 블록 선택 신호(MT_SEL 1, MT_SEL 2, ..., MT_SEL N)를 이용하여 복수의 제1 제어 신호들(SC1, SC2, ..., SCN) 및 복수의 제2 제어 신호들(SCB1, SCB2, ..., SCBN)을 생성한다.
구체적으로, MTCMOS 컨트롤러(260)는 복수의 딜레이 회로, 복수의 AND 게이트 및 NAND 게이트로 구성될 수 있다.
정지 신호(STOP)는 복수의 제1 내지 제3 딜레이 회로(271, 272, 273)를 거치면서 각각 △1, △2, △3만큼 지연되고, 웨이크업이벤트 신호(Wake_up Event)는 인버터(276) 및 제4 딜레이회로(274)를 통해 △4만큼 지연된다. 정지 신호(STOP)와 제1 내지 제3 딜레이 회로(271, 272, 273)의 출력은 제1 내지 제3 AND 게이트(261, 263, 265)에서 논리곱 연산된다. 제1 AND 게이트(261)의 출력과 제4 딜레이 회로(274)의 출력은 제4 AND 게이트(267)에서 논리곱 연산되어 SCB 신호로 출력된다. 제2 AND 게이트(263)의 출력과 웨이크업이벤트 신호(Wake_up Event)는 NAND 게 이트(269)에서 NAND 논리 연산되어 SC 신호로 출력된다. 각각의 블록별 블록 선택 신호(MT_SEL1, MT_SEL2, ..., MT_SELn)와 SCB 신호는 AND 게이트(281-1, 281-2, ..., 281-n)에서 논리곱 연산되어 각각 SCB1, SCB2, ..., SCBn 신호로 출력된다. 각각의 블록별 블록 선택 신호(MT_SEL1, MT_SEL2, ..., MT_SELn)와 SC 신호는 AND 게이트(285-1, 285-2, ..., 285-n)에서 논리곱 연산되어 각각 SC1, SC2, ..., SCn 신호로 출력된다. 제3 AND 게이트(265)의 출력은 웨이크업(Wake_up)신호로 출력된다.
도 7을 참조하면, 웨이크업이벤트 신호(Wake_up Event)가 제1 논리 상태인 동안 정지 신호(STOP)가 T1에서 제1 논리 상태로 액티브되면 소정의 딜레이후 스탠드-바이 모드 상태로 결정된 블록-예를 들어 제1 블록-에 대응하는 제2 제어 신호(SCB1)가 T2에서 제1 논리 레벨로 액티브된다. 제2 제어 신호(SCB1)가 제1 논리 레벨로 액티브된 후 소정의 딜레이 후 T3에서 제1 제어 신호(SC1)가 제2 논리 상태로 되면 상기 해당 블록의 MTCMOS 로직 회로의 MOS 스위치가 오프됨으로써 상기 해당 블록이 스탠드-바이모드 상태로 된다. 여기서, 도 5의 딜레이 회로들(271, 272)의 딜레이 시간 △1 및 △2를 조절하여 제1 제어 신호(SC1)가 제2 논리 상태로 되는 시점을 조절할 수 있다. 나머지 블록들에 대한 제2 제어 신호(SCBi) 및 제1 제어 신호(SCi)도 마찬가지 방식으로 제어된다.
웨이크업이벤트 신호(Wake_up Event)가 T5에서 제2 논리 상태로 액티브되면 상기 스탠드-바이 모드에 있던 해당 블록의 제1 제어 신호(SC1)가 소정의 딜레이후 T6에서 제2 논리 상태로 된다. 제1 제어 신호(SC1)가 제2 논리 레벨로 된 후 소정 의 딜레이(TD4) 후 T7에서 제2 제어 신호(SCB1)가 제1 논리 상태로 된다. 제2 제어 신호(SCB1)가 제1 논리 상태로 된 후 소정의 딜레이후 정지 신호가 제1 논리 레벨로 된다.
해당 블록을 정상 상태(액티브 상태)로 복귀시키는 것은 블록 온/오프 커맨드가 블록 온을 지시하면 바로 제2 제어 신호(SCB1)를 제2 논리 상태로 만들어 해당 블록을 정상 상태로 복귀하도록 할 수 있다. 또한, 웨이크업이벤트 신호(Wake-Up Event)에 의하여서도 미리 정의된 블록들에 대하여 상기 블록 온 동작을 하도록 할 수도 있다. 예를 들어, 개인 휴대 단말기(PDA)의 경우 스탠드-바이 모드에서 정상 모드로 복귀할 때 함께 수행되는 복수의 기능 블록들(예를 들어, 디스플레이 기능 블록 및 버튼 터치시 동작을 처리하는 터치 처리 기능 블록)이 미리 정의되어 함께 온/오프 컨트롤 될 수 있다.
웨이크업(Wake_up) 신호는 제2 제어 신호(SCB1)가 제1 논리 상태로 된 후 제2 논리 상태가 되도록 딜레이 회로(271, 272, 273, 274)의 딜레이값을 조절할 수 있다. 예를 들어, △1+ △2+ △3> △4가 되도록 딜레이값을 조절할 수 있다. 웨이크업(Wake_up) 신호가 액티브되면 파워 매니저(220)에서는 클럭신호를 발생하여 각 블록으로 공급하도록 동작한다.
MTCMOS 로직 회로가 스탠드-바이 모드로 들어갈 때 미리 플립플롭(211)에 데이터를 저장할 수 있도록 제1 제어 신호(SCi)와 제2 제어 신호(SCBi) 사이에 적절한 지연 시간을 두어 타이밍 관계를 조절할 수 있다. 또한, MTCMOS 로직 회로가 활성화 모드로 들어갈 때에도, 플립플롭(211)에 저장된 데이터를 MTCMOS의 논리 회로 (215)에서 적절하게 이용할 수 있도록 제1 제어 신호(SCi)와 제2 제어 신호(SCBi) 사이에 적절한 지연 시간을 두어 타이밍 관계를 조절할 수 있다.
도 8은 본 발명의 일 실시예에 따른 MTCMOS 컨트롤러를 이용한 각 블록들간의 플로팅 방지 기능을 설명하기 위한 블록도이다.
제1 플로팅 방지 회로(830)는 3상 버퍼(tri-state buffer, 810) 및 버스 홀더(bus holder, 820)로 구성되며, 제2 플로팅 방지 회로(840)는 3상 버퍼(tri-state buffer, 812) 및 버스 홀더(bus holder, 822)로 구성된다. 3상 버퍼(810, 822)는 각각 제2 제어 신호 SCB1 또는 SCB2를 제어 단자로 입력으로 받아 3상 버퍼(810, 822)의 입력단자와 출력 단자간을 개폐하는 역할을 한다.
제1 논리 상태의 제2 제어 신호(SCB1)가 3상 버퍼(810)의 제어 단자에 입력되면 3상 버퍼(810)의 출력이 고임피던스 상태가 되어 블록 1(210-1)에서 블록 2(210-2)로의 통로를 차단하며, 버스 홀더(820)는 이전 저장된 값을 유지하도록 동작한다.
그리고, 제1 제어 신호(SC1)가 제2 논리 상태로 되어 블록 1(210-1)이 오프되면 블록 1의 MTCMOS 논리 회로(212)의 가상 접지 전압(VGND)이 플로팅 상태가 되어도 제2 제어 신호(SCB1)를 제1 논리 상태로 고정시킴으로써 MOS 스위치들(217)이 오프되어 플로팅 상태가 되었을 때 블록 1(210-1)에서 블록 2(210-2)로 발생할 수 있는 누설 전류를 보다 분명하게 방지할 수 있다.
제1 논리 상태의 제2 제어 신호(SCB2)가 3상 버퍼(822)의 제어 단자에 입력되면 3상 버퍼(822)의 출력이 고임피던스 상태가 되어 블록 2(210-2)에서 블록 1(210-1)로의 통로를 차단하며, 버스 홀더(812)는 이전 저장된 값을 유지하도록 동작한다.
그리고, 제1 제어 신호(SC2)가 제2 논리 상태로 되어 블록 2(210-2)가 오프되면 블록 2의 MTCMOS 논리 회로(212)의 가상 접지 전압(VGND)이 플로팅 상태가 되어도, 블록 2(210-2)에서 블록 1(210-1)로의 누설 전류를 차단한다.
도 9는 본 발명의 다른 실시예에 따른 블록별 MTCMOS 로직 회로를 제어하는 MTCMOS 제어 장치를 나타낸 블록도이다.
도 9를 참조하면, MTCMOS 제어 장치는 파워 매니저(220), MTCMOS 컨트롤 회로(950) 및 MTCMOS 설계 영역(210)을 포함한다. 파워 매니저(220) 및 MTCMOS 설계 영역(210)의 기능 및 동작은 도 2의 MTCMOS 제어 장치와 동일하므로 설명은 생략한다.
도 9의 MTCMOS 컨트롤 회로(950)는 도 2의 i 번째 블록 선택 신호(M_SEL i)를 별도로 생성하지 않고 각 블록으로부터의 응답 신호(X_ack i)에 응답하여 상응하는 제1 제어 신호(SC i) 및 제2 제어 신호(SCB i)를 생성하여 각 블록 별로 전류 소모를 제어한다.
MTCMOS 컨트롤 회로(950)는 웨이크업이벤트(Wake-up event) 신호, 정지 신호(STOP) 및 응답 신호(X_ack)에 응답하여 복수의 제1 제어 신호들(SC1, SC2, ..., SCN) 및 복수의 제2 제어 신호들(SCB1, SCB2, ..., SCBN)을 생성하여 각 블록으로 제공한다.
MTCMOS 컨트롤 회로(950)는 파워 매니저(220)로부터 수신한 특정 블록에 대 한 블록 온/오프 신호에 응답하여 해당되는 특정 블록으로 요청 신호(X_req)를 제공한다. 요청 신호(X_req)를 제공받은 블록은 현재 수행 중인 동작을 완료하는 시점에서 응답 신호(X_ack)를 MTCMOS 컨트롤 회로(950)로 제공한다. MTCMOS 컨트롤 회로(950)는 상기 특정 블록으로부터의 응답 신호(X_ack)에 응답하여 상기 특정 블록에 상응하는 제1 제어 신호(SC i) 및 제2 제어 신호(SCB i)를 각 블록으로 제공한다.
MTCMOS 컨트롤 회로(950)는 상기 특정 블록에 대한 블록 선택 신호(MT_SEL)에 상응하는 제1 제어 신호(SC i)에 기초하여 해당되는 특정 블록의 MTCMOS 로직 회로(212)에 공급전원(VDD)을 공급시키거나 차단시킴으로써 전류 소비를 줄인다. 또한, MTCMOS 컨트롤 회로(950)는 상기 특정 블록에 대한 블록 선택 신호(MT_SEL)에 상응하는 제2 제어 신호(SCB i)에 기초하여 플로팅으로 인한 각 블록들간의 누설 전류를 차단하도록 제어한다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
상기와 같은 MTCMOS 제어 장치 및 방법에 따르면, 종래 모든 블록이 동작되지 않는 경우에만 시스템을 스탠드-바이 모드로 전환하는 것이 아니라 각 블록의 동작 상태에 기초하여 각 블록 별로 MTCMOS셀을 컨트롤하여 각 블록별로 스탠드-바이 모드로 전환한다.
따라서, 모바일 기기의 동작 상황에 따라서 사용을 하지 않는 블록에 대해서만 스탠드-바이 모드로 전환함으로써 효율적으로 전류 소비를 줄일 수 있다.
또한, 전류 소비를 모바일 기기의 동작 상황에 맞게 제어함으로써 배터리 사용 효율을 높일 수 있다.

Claims (22)

  1. MTCMOS 셀을 포함하는 복수의 블록의 MTCMOS 셀의 온/오프 동작을 제어하는 MTCMOS 제어 장치는,
    상기 복수의 블록 중 소정의 블록에 상응하는 블록 온/오프 신호에 응답하여 상기 소정의 블록으로 요청 신호를 제공하고, 상기 소정의 블록으로부터 응답 신호를 제공받아 상기 소정의 블록에 상응하는 제1 및 제2 제어 신호를 생성하고, 상기 제1 제어 신호를 기초로 하여 상기 MTCMOS 셀을 온/오프 컨트롤하는 MTCMOS 컨트롤 회로를 포함하는 것을 특징으로 하는 MTCMOS 제어 장치.
  2. 제1항에 있어서, 상기 MTCMOS 컨트롤러는 웨이크업이벤트 신호 및 정지 신호를 제공받아 상기 웨이크업이벤트 신호가 비액티브 상태인 동안 상기 정지 신호에 응답하여 상기 MTCMOS 셀을 오프시키기 위한 상기 제1 제어 신호를 생성하는 것을 특징으로 하는 MTCMOS 제어 장치.
  3. 제2항에 있어서, 상기 웨이크업이벤트 신호에 응답하여 미리 정의된 블록들의 MTCMOS 셀을 온시켜 활성화 모드로 복귀시키는 것을 특징으로 하는 MTCMOS 제어 장치.
  4. 제2항에 있어서, 상기 제1 제어 신호는 상기 웨이크업이벤트 신호와 상기 정지 신호를 제1 시간만큼 지연시킨 지연된 정지 신호를 이용하여 생성되는 것을 특징으로 하는 MTCMOS 제어 장치.
  5. 제1항에 있어서, 상기 MTCMOS 컨트롤 회로는
    상기 복수의 블록 중 소정의 블록에 상응하는 블록 온/오프 신호에 응답하여 상기 소정의 블록으로 요청 신호를 제공하고, 상기 소정의 블록으로부터 응답 신호에 응답하여 상기 소정의 블록에 상응하는 블록 선택 신호를 생성하는 블록 컨트롤러; 및
    상기 소정의 블록에 상응하는 블록 선택 신호에 응답하여 상기 소정의 블록에 상응하는 제1 및 제2 제어 신호를 생성하고, 상기 제1 제어 신호를 기초로 하여 상기 MTCMOS 셀을 온/오프 컨트롤하는 MTCMOS 컨트롤러를 포함하는 것을 특징으로 하는 MTCMOS 제어 장치.
  6. 제5항에 있어서, 상기 블록 선택 신호는 상기 소정의 블록에 상응하는 블록 온/오프 신호 및 상기 응답 신호를 이용하여 생성하는 것을 특징으로 하는 MTCMOS 제어 장치.
  7. 제5항에 있어서, 상기 제2 제어 신호는 상기 블록 선택 신호에 응답하여 생성되는 것을 특징으로 하는 MTCMOS 제어 장치.
  8. 제1항에 있어서, 상기 MTCMOS 컨트롤러는 상기 MTCMOS 셀이 오프된 블록의 플로팅 발생시 상기 제2 제어 신호를 기초로 하여 상기 MTCMOS 셀이 오프된 블록의 누설 전류를 차단하는 것을 특징으로 하는 MTCMOS 제어 장치.
  9. 제8항에 있어서,
    상기 제2 제어 신호의 제1 논리 상태에 응답하여 출력이 하이 임피던스로 되어 상기 MTCMOS 셀이 오프된 블록의 누설 전류를 차단하는 3상 버퍼; 및
    상기 3상 버퍼의 출력에 결합된 버스 홀더를 더 포함하는 것을 특징으로 하는 MTCMOS 제어 장치.
  10. 제1항에 있어서, 스탠드-바이 모드를 지시하는 정지 신호 및 상기 복수의 블록에 상응하는 블록 온/오프 신호를 생성하는 파워 매니저를 더 포함하는 것을 특징으로 하는 MTCMOS 제어 장치.
  11. 제1항에 있어서, 상기 요청 신호는 인에이블 신호 및 상기 소정의 블록에 대한 블록 온/오프 신호를 이용하여 생성하는 것을 특징으로 하는 MTCMOS 제어 장치.
  12. MTCMOS 셀을 포함하는 복수의 블록의 MTCMOS 셀의 온/오프 동작을 제어하는 MTCMOS 집적 회로는,
    상기 복수의 블록 중 소정의 블록으로 요청 신호를 제공하고, 상기 소정의 블록으로부터 응답 신호를 제공받은 경우 상기 소정의 블록에 상응하는 제1 및 제2 제어 신호를 생성하고, 상기 제1 제어 신호를 기초로 하여 상기 MTCMOS 셀을 온/오프 컨트롤하는 MTCMOS 컨트롤 회로를 포함하는 것을 특징으로 하는 MTCMOS 집적 회로.
  13. 제12항에 있어서, 상기 요청 신호는 상기 소정의 블록에 상응하는 블록 온/오프 신호에 응답하여 생성하는 것을 특징으로 하는 MTCMOS 집적 회로.
  14. 제12항에 있어서, 상기 MTCMOS 컨트롤 회로는
    상기 복수의 블록 중 소정의 블록에 상응하는 블록 온/오프 신호에 응답하여 상기 소정의 블록으로 상기 요청 신호를 제공하고, 상기 소정의 블록으로부터 응답 신호에 응답하여 상기 소정의 블록에 상응하는 블록 선택 신호를 생성하는 블록 컨트롤러; 및
    상기 소정의 블록에 상응하는 블록 선택 신호에 응답하여 상기 소정의 블록에 상응하는 제1 및 제2 제어 신호를 생성하고, 상기 제1 제어 신호를 기초로 하여 상기 MTCMOS 셀을 온/오프 컨트롤하는 MTCMOS 컨트롤러를 포함하는 것을 특징으로 하는 MTCMOS 집적 회로.
  15. 제14항에 있어서, 상기 블록 선택 신호는 상기 소정의 블록에 상응하는 블록 온/오프 신호 및 상기 응답 신호를 이용하여 생성하는 것을 특징으로 하는 MTCMOS 집적 회로.
  16. 제12항에 있어서, 상기 복수의 블록에 상응하는 블록 온/오프 신호를 생성하는 파워 매니저를 더 포함하는 것을 특징으로 하는 MTCMOS 집적 회로.
  17. MTCMOS 셀을 포함하는 복수의 블록의 MTCMOS 셀의 온/오프 동작을 제어하는 MTCMOS 제어 방법은,
    상기 복수의 블록 중 소정의 블록으로 요청 신호를 제공하는 단계;
    상기 소정의 블록으로부터 응답 신호를 제공받은 경우 상기 소정의 블록에 상응하는 제1 및 제2 제어 신호를 생성하는 단계;
    상기 제1 제어 신호를 기초로 하여 상기 MTCMOS 셀을 온/오프 컨트롤하는 단계를 포함하는 것을 특징으로 하는 MTCMOS 제어 방법.
  18. 제17항에 있어서, 상기 요청 신호는 상기 소정의 블록에 상응하는 블록 온/오프 신호에 응답하여 생성하는 것을 특징으로 하는 MTCMOS 제어 방법.
  19. 제17항에 있어서, 상기 제1 및 제2 제어 신호를 생성하는 단계는
    상기 소정의 블록으로부터 응답 신호에 응답하여 상기 소정의 블록에 상응하는 블록 선택 신호를 생성하는 단계; 및
    상기 소정의 블록에 상응하는 블록 선택 신호에 응답하여 상기 소정의 블록 에 상응하는 제1 및 제2 제어 신호를 생성하는 단계를 포함하는 것을 특징으로 하는 MTCMOS 제어 방법.
  20. 제19항에 있어서, 상기 블록 선택 신호는 상기 소정의 블록에 상응하는 블록 온/오프 신호 및 상기 응답 신호를 이용하여 생성하는 것을 특징으로 하는 MTCMOS 제어 방법.
  21. 제19항에 있어서, 상기 제2 제어 신호는 상기 블록 선택 신호에 응답하여 생성되는 것을 특징으로 하는 MTCMOS 제어 방법.
  22. 제19항에 있어서, 상기 MTCMOS 셀이 오프된 블록의 플로팅 발생시 상기 제2 제어 신호를 기초로 하여 상기 MTCMOS 셀이 오프된 블록의 누설 전류를 차단하는 것을 특징으로 하는 MTCMOS 제어 방법.
KR1020050011666A 2005-02-11 2005-02-11 멀티-쓰래쉬홀드 시모스 제어 장치, 멀티-쓰래쉬홀드 시모스 집적 회로 및 멀티-쓰래쉬홀드 시모스 제어 방법 KR100559738B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050011666A KR100559738B1 (ko) 2005-02-11 2005-02-11 멀티-쓰래쉬홀드 시모스 제어 장치, 멀티-쓰래쉬홀드 시모스 집적 회로 및 멀티-쓰래쉬홀드 시모스 제어 방법
US11/294,356 US7525371B2 (en) 2005-02-11 2005-12-06 Multi-threshold CMOS system and methods for controlling respective blocks
JP2006025943A JP2006222952A (ja) 2005-02-11 2006-02-02 マルチ−しきいｃｍｏｓシステム及び複数個のブロックを制御する方法
TW095104495A TWI377784B (en) 2005-02-11 2006-02-10 Multi-threshold cmos system and methods for controlling respective blocks
CN2006100592387A CN1822503B (zh) 2005-02-11 2006-02-13 多阈值互补金属氧化物半导体***以及控制各模块的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050011666A KR100559738B1 (ko) 2005-02-11 2005-02-11 멀티-쓰래쉬홀드 시모스 제어 장치, 멀티-쓰래쉬홀드 시모스 집적 회로 및 멀티-쓰래쉬홀드 시모스 제어 방법

Publications (1)

Publication Number Publication Date
KR100559738B1 true KR100559738B1 (ko) 2006-03-10

Family

ID=36815047

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050011666A KR100559738B1 (ko) 2005-02-11 2005-02-11 멀티-쓰래쉬홀드 시모스 제어 장치, 멀티-쓰래쉬홀드 시모스 집적 회로 및 멀티-쓰래쉬홀드 시모스 제어 방법

Country Status (4)

Country Link
US (1) US7525371B2 (ko)
KR (1) KR100559738B1 (ko)
CN (1) CN1822503B (ko)
TW (1) TWI377784B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101258530B1 (ko) 2006-09-01 2013-04-30 삼성전자주식회사 딥스탑 모드를 구현하기 위한 시스템 온 칩 및 그 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI662792B (zh) * 2015-01-29 2019-06-11 日商半導體能源研究所股份有限公司 半導體裝置、電子組件及電子裝置
CN104617943B (zh) * 2015-02-06 2016-03-30 中国人民解放军国防科学技术大学 多阈值低功耗d型cr寄存器
CN110310678A (zh) * 2019-06-04 2019-10-08 上海新储集成电路有限公司 一种智能芯片

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5486774A (en) 1991-11-26 1996-01-23 Nippon Telegraph And Telephone Corporation CMOS logic circuits having low and high-threshold voltage transistors
US6169418B1 (en) * 1998-06-24 2001-01-02 S3 Incorporated Efficient routing from multiple sources to embedded DRAM and other large circuit blocks
JP3878431B2 (ja) * 2000-06-16 2007-02-07 株式会社ルネサステクノロジ 半導体集積回路装置
US6501300B2 (en) * 2000-11-21 2002-12-31 Hitachi, Ltd. Semiconductor integrated circuit
KR100564634B1 (ko) * 2004-10-08 2006-03-28 삼성전자주식회사 단락전류 방지회로를 구비한 ｍｔｃｍｏｓ 회로 시스템

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101258530B1 (ko) 2006-09-01 2013-04-30 삼성전자주식회사 딥스탑 모드를 구현하기 위한 시스템 온 칩 및 그 방법

Also Published As

Publication number Publication date
US20060181306A1 (en) 2006-08-17
CN1822503A (zh) 2006-08-23
US7525371B2 (en) 2009-04-28
CN1822503B (zh) 2010-12-01
TW200635221A (en) 2006-10-01
TWI377784B (en) 2012-11-21

Similar Documents

Publication Publication Date Title
US6586982B2 (en) Semiconductor circuit having a combination circuit being switched between an active and inactive state
US7453300B2 (en) MTCMOS flip-flop, circuit including the MTCMOS flip-flop, and method of forming the MTCMOS flip-flop
US6794914B2 (en) Non-volatile multi-threshold CMOS latch with leakage control
JP5010104B2 (ja) Ｍｔｃｍｏｓ装置及びその制御方法
US7098689B1 (en) Disabling unused/inactive resources in programmable logic devices for static power reduction
EP3398254B1 (en) Adjustable power rail multiplexing
US10536139B2 (en) Charge-saving power-gate apparatus and method
JP2007535031A (ja) データ処理システム内における状態保持
KR20190133220A (ko) 능동 부하를 사용한 전력 멀티플렉싱
JP2004021574A (ja) 半導体装置
KR100295042B1 (ko) 대기전류감소기능을갖는동기식디램반도체장치
JP4806417B2 (ja) 論理ブロック制御システム及び論理ブロック制御方法
KR100559738B1 (ko) 멀티-쓰래쉬홀드 시모스 제어 장치, 멀티-쓰래쉬홀드 시모스 집적 회로 및 멀티-쓰래쉬홀드 시모스 제어 방법
US8018247B2 (en) Apparatus and method for reducing power consumption using selective power gating
KR100446303B1 (ko) Ｍｔｃｍｏｓ용 클럭드 스캔 플립플롭
US7917776B2 (en) System-on-chip including deepstop mode to reduce total leakage current and method thereof
JP2006222952A (ja) マルチ−しきいｃｍｏｓシステム及び複数個のブロックを制御する方法
US7313713B2 (en) Sequential/combinational logic transistor segregation for standby power and performance optimization
KR20040044690A (ko) 초기화 기능을 갖는 ｍｔｃｍｏｓ 기술을 이용한 ｃｐ플립플롭 회로
WO2003009300A1 (en) Integrated circuit and battery powered device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170228

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180228

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190228

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20200228

Year of fee payment: 15