CN109600133B - 能够避免过电压的损害的电路 - Google Patents

能够避免过电压的损害的电路 Download PDF

Info

Publication number
CN109600133B
CN109600133B CN201710915197.5A CN201710915197A CN109600133B CN 109600133 B CN109600133 B CN 109600133B CN 201710915197 A CN201710915197 A CN 201710915197A CN 109600133 B CN109600133 B CN 109600133B
Authority
CN
China
Prior art keywords
circuit
protected
signal
protection circuit
protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710915197.5A
Other languages
English (en)
Other versions
CN109600133A (zh
Inventor
余家纬
朱宏镇
陈永泰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN201710915197.5A priority Critical patent/CN109600133B/zh
Publication of CN109600133A publication Critical patent/CN109600133A/zh
Application granted granted Critical
Publication of CN109600133B publication Critical patent/CN109600133B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/007—Fail-safe circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Protection Of Static Devices (AREA)

Abstract

本申请公开了能够避免过电压的损害的电路。具体地，本发明揭露了一种能够避免操作启动和/或停止瞬间的过电压损害的电路，其一实施例包含一受保护电路与一保护电路。所述受保护电路接收一供电电压以运作，并包含：一受保护组件，其中该受保护组件的一耐压小于该供电电压；以及至少一运作开关，用来依据一使能信号使能或禁能该受保护电路。所述保护电路耦接该受保护组件，并于该使能信号的一转变前开始运作，以保护该受保护电路免于一过电压所造成的损害，其中该过电压大于该受保护组件的耐压。

Description

能够避免过电压的损害的电路
技术领域
本发明是关于保护电路，尤其是关于能够避免操作启动和/或停止瞬间的过电压损害的电路。
背景技术
在设计用于电子装置的某一电路(例如运算放大器或偏压电路)时，为了在较低的功耗及较少的电路面积下达到较佳的效能，会在该电路的主要信号路径上采用较低耐压但效能较佳的组件，然而，因为该组件的耐压较低，在电源切换/供应的瞬间或是收到异常的电压干扰时，该组件所接收的电压可能会超过该组件的耐压的上限，从而造成该组件的寿命减少或损坏。为避免上述问题，某些先前技术为不耐压的组件提供一般常见的电压防护电路，然而，这样的电压防护电路可能会降低受保护电路的效能或是造成漏电等问题。
发明内容
本发明的一目的在于提供一种电路，能够避免操作启动和/或停止瞬间的过电压损害，从而保护该电路中的低耐压组件。
本发明揭露了一种能够避免过电压的损害的电路，其一实施例包含一受保护电路与一保护电路。所述受保护电路用来依据至少一输入信号产生至少一输出信号，该受保护电路接收一供电电压以运作，并包含：一受保护组件，用来接收该至少一输入信号，其中该受保护组件的一耐压小于该供电电压；以及至少一运作开关，用来依据一使能信号使能或禁能该受保护电路。所述保护电路耦接于该受保护组件的一第一端与一第二端之间，其中该第一端用来接收该至少一输入信号，该保护电路于该使能信号的一转变前，依据一开关信号开始运作，以保护该受保护组件免于一过电压的损害，上述过电压大于该受保护组件的该耐压。
本发明的能够避免过电压的损害的电路的另一实施例包含一受保护电路与一保护电路。所述受保护电路接收一供电电压以运作，并包含：一受保护组件，其中该受保护组件的一耐压小于该供电电压；以及至少一运作开关，用来依据一使能信号使能或禁能该受保护电路。所述保护电路耦接该受保护组件，该保护电路于该使能信号的一转变前，依据一开关信号开始运作，以保护该受保护组件免于一过电压的损害，其中该过电压大于该受保护组件的该耐压。
在本发明的一实施例中，前述保护电路在该供电电压的供应期间，持续地保护该受保护组件，无论该受保护组件是否被使能。
在本发明的一实施例中，前述保护电路包含至少一保护开关，该至少一保护开关用来依据该开关信号使能或禁能该保护电路，其中在前述使能信号的该转变前，该保护电路先被使能。
有关本发明的特征、实作与功效，兹配合图式作较佳实施例详细说明如下。
附图说明
[图1]显示本发明的能够避免过电压的损害的电路的一实施例；
[图2]显示图1的受保护电路与保护电路的一实施例；
[图3]显示图1的受保护电路与保护电路的另一实施例；
[图4]显示图1的受保护电路与保护电路的另一实施例；
[图5]显示图1的控制电路的一实施例；以及
[图6]显示图5的信号的时序图以及与信号相关联的电路状态。
具体实施方式
以下说明内容的用语是参照本技术领域的习惯用语，如本说明书对部分用语有加以说明或定义，该部分用语的解释是以本说明书的说明或定义为准。
本发明揭露了一种电路，能够于该电路中的一受保护电路被使能和/ 或禁能前，即使能该电路中的一保护电路或维持该保护电路的运作，藉此避免启动和/或禁能瞬间的过电压对该受保护电路中的低耐压组件造成损害。
图1显示本发明的电路的一实施例。如图1所示，本发明的电路100 包含一受保护电路110、一保护电路120与一控制电路130。受保护电路 110接收一供电电压VDD以运作，并包含一受保护组件与至少一运作开关 (如图2至图4的实施例所示)。受保护电路110的受保护组件的耐压小于该供电电压；通常而言，耐压是指一受保护组件所能容忍的电压上限，换言之，超过该电压上限的电压可能损坏此受保护组件或缩短此受保护组件的寿命。受保护电路110的至少一运作开关用来依据一使能信号，使能或禁能受保护电路110，受保护电路110在被使能或禁能的瞬间，可能收到一过电压大于一或多个上述受保护组件的耐压，因此需要保护电路120 的保护。保护电路120耦接受保护电路110的受保护组件，并在该使能信号的一转变前开始运作，以保护该受保护组件免于上述过电压的损害，该使能信号的转变是指从禁能受保护电路110到使能受保护电路110的转变 (或说从一禁能电平到一使能电平的转变)和/或指从使能受保护电路110 到禁能受保护电路110的转变(或说从一使能电平到一禁能电平的转变)；在一实施方式中，保护电路120依据一开关信号(如图1的虚线所示)以开始运作或停止运作，从而在运作时提供保护，该开关信号在此是相依于该使能信号(如图6所示)；在另一实施方式中，保护电路120持续运作以一直提供保护，此时该开关信号即非必要，或者该开关信号是维持不变的而与该使能信号无关。控制电路130用来产生该使能信号，并可选择性地用来产生该开关信号，控制电路130的一实施例包含一时序产生电路(如图5的实施例所示)或其等效电路。
图2显示图1的受保护电路110与保护电路120的一实施例。如图2 所示，受保护电路110是一折叠运算放大器(folded cascade operational amplifier)，用来依据一差动输入信号(VIN+、VIN-)产生一差动输出信号 (VOUT+、VOUT-)，受保护电路110包含：一晶体管对210(图2的PMOS 晶体管M1、M2)，用来接收该差动信号；以及多个运作开关220(图2的 PMOS晶体管M4、M11、M12)，用来接收一使能信号POWDB以使能或禁能受保护电路110。为增进效能，晶体管对210具有高效能但低耐压，因此容易被一过电压损坏，故晶体管对210需要被保护而作为受保护组件。保护电路120包含多个晶体管(图2的PMOS晶体管MP1、MP2)，耦接于晶体管对210的信号输入端(栅极)与信号输出端(漏极)之间；保护电路120于使能信号POWDB的转变前就开始运作(亦即图2的晶体管 MP1、MP2作为保护开关，于使能信号POWDB的转变前就被导通)，以在受保护电路110被使能和/或禁能的瞬间，限制晶体管对210的每一晶体管的跨压，从而保护晶体管对210免于一过电压所造成的损害；另外，保护电路120是依据开关信号POWB_protect被使能或禁能，并于被使能的期间提供保护功能，开关信号POWB_protect可由图5的控制电路130或其等效电路来产生。由于图2的折迭运算放大器的其它电路(亦即晶体管 M3、M5～M10、M13～M16及其连接)的控制与运作属本领域的通常知识，因此相关细节在此省略。
图3显示图1的受保护电路110与保护电路120的另一实施例。相较于图2，图3的保护电路120进一步包含晶体管MD1与晶体管MD2，晶体管MD1与晶体管MD2均为二极管连接式(diode-connected)晶体管，充当限压组件，用来于保护电路120提供保护时，决定晶体管对210的信号输入端与信号输出端之间的一电压差，藉此使该电压差不会大于晶体管对210中的任一晶体管的耐压；此外，在一实施方式中，图3的保护电路 120是依据开关信号POWB_protect被使能或禁能，并于被使能的期间提供保护功能；在另一实施方式中，图3的保护电路120是在受保护电路110 接收供电电压VDD后，依据开关信号POWB_protect来持续提供保护功能 (亦即开关信号POWB_protect维持不变以持续开启晶体管MP1、MP2，无论受保护电路110是否被使能)，直到供电电压VDD不被供应为止，换言之，等效上晶体管MP1、MP2与开关信号在此可以省略。
图4显示图1的受保护电路110与保护电路120的另一实施例。如图 4所示，受保护电路110是一偏压电路，接收一偏压VB，并包含：一晶体管410(图4的PMOS晶体管MB2，作为受保护组件)；以及一运作开关 420(图4的NMOS晶体管MB4)，用来接收一使能信号POWD(其相当于前述使能信号POWDB的反相信号)，以使能或禁能受保护电路110。为增进效能，晶体管410具有高效能但低耐压，因此容易被一过电压损坏，故晶体管410需要被保护而作为受保护组件。保护电路120包含一晶体管 (图4的PMOS晶体管MP1)，耦接于晶体管410的栅极与漏极之间；保护电路120于使能信号POWD的转变前就开始运作(亦即图2的晶体管 MP1作为一保护开关，于使能信号POWD的转变前就被导通)，以在受保护电路110被使能和/或禁能时，保护晶体管410免于一过电压所造成的损害；另外，保护电路120是依据开关信号POWB_protect被使能或禁能，并于被使能的期间提供保护功能，此时开关信号POWB_protect可由图5 的控制电路130或其等效电路来产生。由于图4的偏压电路的其它电路(亦即晶体管MB1、MB3、MB5、MB6及其连接)的控制与运作属本领域的通常知识，因此相关细节在此省略。
值得注意的是，前述实施例中，每个未受保护的晶体管(例如图2与图3的晶体管M3、M5～M10与M13～M16，以及图4的晶体管MB1与 MB3～MB6)的耐压(例如高于供电电压VDD)高于该受保护组件(例如图2与图3的晶体管对210，以及图4的晶体管MB2)的耐压(例如低于供电电压VDD)，然而在实施为可能的前提下，此并非本发明的实施限制。另值得注意的是，虽然图2至图4的实施例中，保护电路120是耦接于该受保护组件的栅极与漏极之间，然而这不是本发明的实施限制；本发明的保护电路可耦接于任何需要被保护的组件/电路的二端，以实现防护效果，举例来说，当该受保护组件是一晶体管时，本发明的保护电路可耦接于该晶体管的漏极与源极之间。
图5显示图1的控制电路130的一实施例。如图5所示，控制电路130 包含一延迟电路510、一第一逻辑门电路520与一第二逻辑门电路530。延迟电路510用来延迟一控制信号POW的输出达一预定时间，以产生一延迟信号DS。第一逻辑门电路520包含：一或门(ORgate)522，用来依据延迟信号DS与控制信号POW产生一反相使能信号POWD；以及一反相器524，用来依据反相使能信号POWD产生前述使能信号POWDB。第二逻辑门电路530包含：一与非门(NAND gate)532，用来依据延迟信号DS与控制信号POW产生一反相开关信号POW_protect；以及一反相器534，用来依据反相开关信号POW_protect产生前述开关信号 POWB_protect。上述各信号的时序图以及与信号相关联的受保护电路110 及保护电路120的状态如图6所示，其中POWB是控制信号POW的反相信号，标记「on」与「off」分别代表电路的状态为「使能」与「禁能」，另外，各信号的波形仅为示意，非用以限制本发明。请注意，视实施需求(例如图2至图4的运作开关和/或保护开关是由NMOS组成时)，图5的反相器524和/或反相器534是可以省略的，此时，该使能信号为POWD 和/或该开关信号为POW_protect。另请注意，本领域具有通常知识者可用等效于控制电路130的已知或自行开发的电路来产生该使能信号和/或该开关信号；或者本领域具有通常知识者可用其它已知或自行开发的电路来产生该使能信号和/或该开关信号，只要该其它电路所产生的开关信号能够在该使能信号的转变前，使能保护电路即可。
请注意，在实施为可能的前提下，本技术领域具有通常知识者可选择性地实施前述任一实施例中部分或全部技术特征，或选择性地实施前述多个实施例中部分或全部技术特征的组合，藉此增加本发明实施时的弹性。另请注意，实施本发明者，可依其需求来决定运作开关与保护电路的晶体管种类(例如PMOS晶体管与NMOS晶体管)。
综上所述，本发明的电路能够避免启动瞬间的过电压对该电路中的低耐压组件造成损害，因此，本发明的电路能通过该低耐压组件达到较佳的电路效能，并确保该低耐压组件的可靠度与使用寿命。另外，受惠于本发明的电路保护设计，本发明的电路的制造可采用一般标准的CMOS制程，无需特别顾虑低耐压组件的耐压程度。
虽然本发明的实施例如上所述，然而该些实施例并非用来限定本发明，本技术领域具有通常知识者可依据本发明的明示或隐含的内容对本发明之技术特征施以变化，凡此种种变化均可能属于本发明所寻求的专利保护范畴，换言之，本发明的专利保护范围须视本说明书的权利要求所界定者为准。
【符号说明】
100 能够避免操作启动与停止瞬间的过电压损害的电路
110 受保护电路
120 保护电路
130 控制电路
VDD 供电电压
210 晶体管对(受保护组件)
220 晶体管(运作开关)
M1～M16 晶体管
MP1、MP2 晶体管(保护开关)
VIN+、VIN- 差动输入信号
VOUT+、VOUT- 差动输出信号
POWDB 使能信号
POWB_protect 开关信号
MD1、MD2 晶体管(限压组件)
410 晶体管(受保护组件)
420 晶体管(运作开关)
MB1～MB6 晶体管
MP1 晶体管(保护开关)
VB 偏压
510 延迟电路
520 第一逻辑门电路
522 或门(OR gate)
524 反相器
530 第二逻辑门电路
532 与非门(NAND gate)
534 反相器
POW 控制信号
DS 延迟信号
POWD 反相使能信号
POW_protect 反相开关信号
on 电路被使能
off 电路被禁能

Claims (10)

1.一种能够避免过电压的损害的电路，包含：
一受保护电路，依据至少一输入信号产生至少一输出信号，该受保护电路接收一供电电压以运作，包含：
一受保护组件，用来接收该至少一输入信号；以及
至少一运作开关，用来依据一使能信号使能或禁能该受保护电路；以及
一保护电路，耦接于该受保护组件的一第一端与一第二端之间，其中该第一端用来接收该至少一输入信号，该保护电路于该使能信号的一转变前，依据一开关信号开始运作，以保护该受保护组件免于一过电压的损害，该过电压大于该受保护组件的一耐压。
2.如权利要求1所述的能够避免过电压的损害的电路，其中，该受保护组件是一晶体管对，该第一端是该晶体管对的二栅极，该第二端是该晶体管对的二漏极或二源极。
3.如权利要求1所述的能够避免过电压的损害的电路，其中，该保护电路包含一保护开关，该保护开关依据该开关信号使能或禁能该保护电路，以在该使能信号的该转变前，使能该保护电路。
4.如权利要求3所述的能够避免过电压的损害的电路，其中，该保护电路进一步包含至少一限压组件，该至少一限压组件用来限制该受保护组件的该第一端与该第二端之间的一电压。
5.如权利要求3所述的能够避免过电压的损害的电路，进一步包含：一控制电路，用来依据一控制信号产生该使能信号与该开关信号。
6.如权利要求5所述的能够避免过电压的损害的电路，其中，该控制电路包含：
一延迟电路，用来依据该控制信号产生一延迟信号；
一第一逻辑门电路，用来依据该延迟信号与该控制信号产生该使能信号；以及
一第二逻辑门电路，用来依据该延迟信号与该控制信号产生该开关信号，其中该第二逻辑门电路不同于该第一逻辑门电路。
7.一种能够避免过电压的损害的电路，包含：
一受保护电路，接收一供电电压以运作，包含：
一受保护组件；以及
至少一运作开关，用来依据一使能信号使能或禁能该受保护电路；以及
一保护电路，耦接该受保护组件，该保护电路于该使能信号的一转变前，依据一开关信号开始运作，以保护该受保护组件免于一过电压的损害，其中该过电压大于该受保护组件的一耐压，该保护电路包含至少一保护开关，该至少一保护开关依据该开关信号使能或禁能该保护电路，该开关信号是于该使能信号的该转变前，使能该保护电路；以及
一控制电路，用来依据一控制信号产生该使能信号与该开关信号。
8.如权利要求7所述的能够避免过电压的损害的电路，其中，该保护电路于该供电电压的一供应期间持续运作。
9.如权利要求7所述的能够避免过电压的损害的电路，其中，该保护电路耦接于该受保护组件的一第一端与一第二端之间，该受保护组件是一晶体管对，该第一端是该晶体管对的二栅极，该第二端是该晶体管对的二漏极或二源极。
10.如权利要求9所述的能够避免过电压的损害的电路，其中该保护电路耦接于该受保护组件的一第一端与一第二端之间，该保护电路进一步包含至少一限压组件，该至少一限压组件用来限制该受保护组件的该第一端与该第二端之间的一电压。
CN201710915197.5A 2017-09-30 2017-09-30 能够避免过电压的损害的电路 Active CN109600133B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710915197.5A CN109600133B (zh) 2017-09-30 2017-09-30 能够避免过电压的损害的电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710915197.5A CN109600133B (zh) 2017-09-30 2017-09-30 能够避免过电压的损害的电路

Publications (2)

Publication Number Publication Date
CN109600133A CN109600133A (zh) 2019-04-09
CN109600133B true CN109600133B (zh) 2023-05-12

Family

ID=65955497

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710915197.5A Active CN109600133B (zh) 2017-09-30 2017-09-30 能够避免过电压的损害的电路

Country Status (1)

Country Link
CN (1) CN109600133B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8325453B2 (en) * 2009-05-28 2012-12-04 Qualcomm, Incorporated Short-circuit protection for switched output stages
JP5863027B2 (ja) * 2011-02-14 2016-02-16 ローム株式会社 半導体装置、スイッチングレギュレータ、テレビ
CN103973237B (zh) * 2014-04-30 2017-02-22 广州钧衡微电子科技有限公司 一种功率放大器的分阶段过压保护电路
TWM500388U (zh) * 2014-12-30 2015-05-01 Universal Global Scient Ind Co 一種過壓保護電路
CN106655109B (zh) * 2017-02-09 2019-03-26 圣邦微电子（北京）股份有限公司 应用于集成电路的输入过压保护电路

Also Published As

Publication number Publication date
CN109600133A (zh) 2019-04-09

Similar Documents

Publication Publication Date Title
US9264034B2 (en) Circuit and method for body biasing
US7755871B2 (en) Power-rail ESD protection circuit with ultra low gate leakage
US7362136B2 (en) Dual voltage single gate oxide I/O circuit with high voltage stress tolerance
US6377075B1 (en) High voltage protection circuit on standard CMOS process
KR20130133678A (ko) 복수의 파워 도메인을 갖는 회로에 대한 esd 보호 디바이스
JP2019012753A (ja) 電源保護回路
US7755392B1 (en) Level shift circuit without high voltage stress of transistors and operating at low voltages
WO2016144482A1 (en) Transistors configured for gate overbiasing and circuits therefrom
US9025289B1 (en) Low-cost electrostatic discharge (ESD) protection device for high-voltage open-drain pad
TWI653799B (zh) 能夠避免過電壓之損害的電路
US10164637B2 (en) Level shifter for voltage conversion
US6538867B1 (en) FET switch with overvoltage protection
KR20100014730A (ko) 3볼트 어시스트를 갖는 5볼트 허용 집적회로 신호 패드
CN109600133B (zh) 能够避免过电压的损害的电路
US10305469B2 (en) Input/output circuit
US9385703B2 (en) Circuit and method for body biasing
KR101863973B1 (ko) 씨모스 아날로그 스위치 회로
US11070206B2 (en) Logic circuit
CN107346769B (zh) 静电放电保护装置
US20140334046A1 (en) Semiconductor circuit
US10601405B2 (en) Buffer circuit
CN113826325A (zh) 电压电平移位器
CN110391808B (zh) 缓冲器电路
CN113708746B (zh) 一种模拟开关电路和多路复用器
JP6398285B2 (ja) 出力回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant