CN114762091B - 蚀刻方法、等离子体处理装置、基板处理***以及存储介质 - Google Patents

蚀刻方法、等离子体处理装置、基板处理***以及存储介质 Download PDF

Info

Publication number
CN114762091B
CN114762091B CN202180006822.9A CN202180006822A CN114762091B CN 114762091 B CN114762091 B CN 114762091B CN 202180006822 A CN202180006822 A CN 202180006822A CN 114762091 B CN114762091 B CN 114762091B
Authority
CN
China
Prior art keywords
region
gas
substrate
processing apparatus
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202180006822.9A
Other languages
English (en)
Other versions
CN114762091A (zh
Inventor
佐藤琢磨
吉村正太
森北信也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to CN202311626120.8A priority Critical patent/CN117577524A/zh
Publication of CN114762091A publication Critical patent/CN114762091A/zh
Application granted granted Critical
Publication of CN114762091B publication Critical patent/CN114762091B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H01J37/3211—Antennas, e.g. particular shapes of coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67196—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

公开的蚀刻方法包括提供基板的工序(a)。基板具有第一区域和第二区域。第二区域包含氧化硅，第一区域由与第二区域不同的材料形成。蚀刻方法还包括工序(b)，在工序(b)中，利用从包含一氧化碳气体的第一处理气体生成的第一等离子体在第一区域上优先地形成沉积物。蚀刻方法还包括对第二区域进行蚀刻的工序(c)。

Description

蚀刻方法、等离子体处理装置、基板处理***以及存储介质
技术领域
本公开的例示性的实施方式涉及一种蚀刻方法、等离子体处理装置、基板处理***以及程序。
背景技术
在电子器件的制造中对基板进行蚀刻。对蚀刻要求选择性。即，要求在保护基板的第一区域的同时选择性地蚀刻第二区域。下述的专利文献1和2公开了一种相对于由氮化硅形成的第一区域选择性地蚀刻由氧化硅形成的第二区域的技术。这些文献中公开的技术使碳氟化合物沉积于基板的第一区域和第二区域上。沉积于第一区域上的碳氟化合物用于保护第一区域，沉积于第二区域上的碳氟化合物用于蚀刻第二区域。
现有技术文献
专利文献
专利文献1：日本特开2015-173240号公报
专利文献2：日本特开2016-111177号公报
发明内容
发明要解决的问题
本公开提供一种在相对于第二区域选择性地保护基板的第一区域的同时对第二区域进行蚀刻的技术。
用于解决问题的方案
在一个例示性的实施方式中，提供一种蚀刻方法。蚀刻方法包括提供基板的工序(a)。基板具有第一区域和第二区域。第二区域包含氧化硅，第一区域由与第二区域不同的材料形成。蚀刻方法还包括工序(b)，在工序(b)中，利用从包含一氧化碳气体的第一处理气体生成的第一等离子体在第一区域上优先地形成沉积物。蚀刻方法还包括对第二区域进行蚀刻的工序(c)。
发明的效果
根据一个例示性的实施方式，能够在相对于第二区域选择性地保护基板的第一区域的同时对第二区域进行蚀刻。
附图说明
图1是一个例示性的实施方式所涉及的蚀刻方法的流程图。
图2是能够应用图1所示的蚀刻方法的一例的基板的局部放大截面图。
图3是能够应用图1所示的蚀刻方法的其它例的基板的局部放大截面图。
图4的(a)～图4的(f)分别是应用了图1所示的蚀刻方法的对应的工序的状态的一例的基板的局部放大截面图。
图5是概要性地表示一个例示性的实施方式所涉及的等离子体处理装置的图。
图6是概要性地表示其它例示性的实施方式所涉及的等离子体处理装置的图。
图7是表示一个例示性的实施方式所涉及的基板处理***的图。
图8的(a)和图8的(b)是表示第一实验的结果的图，图8的(c)和图8的(d)是表示第一比较实验的结果的图。
图9的(a)和图9的(b)是表示第二实验的结果的图，图9的(c)和图9的(d)是表示第二比较实验的结果的图。
图10是表示在第三实验中得到的离子能与开口的宽度之间的关系的曲线图。
图11是说明在第四实验～第六实验中测定出的尺寸的图。
图12的(a)～(f)分别是第七实验～第十二实验中的形成沉积物DP后的样本基板的透射电子显微镜(TEM)图像。
图13是在图1所示的蚀刻方法中能够采用的例示性的实施方式所涉及的工序STc的流程图。
图14的(a)～图14的(e)分别是应用了图1所示的蚀刻方法的对应的工序的状态的一例的基板的局部放大截面图。
图15是其它例示性的实施方式所涉及的蚀刻方法的流程图。
图16是概要性地表示其它例示性的实施方式所涉及的等离子体处理装置的图。
图17的(a)～图17的(d)分别是应用了图15所示的蚀刻方法的对应的工序的状态的一例的基板的局部放大截面图。
图18是能够应用各种例示性的实施方式所涉及的蚀刻方法的另一其它例的基板的局部放大截面图。
图19的(a)和图19的(b)分别是应用了例示性的实施方式所涉及的蚀刻方法的对应的工序的状态的一例的基板的局部放大截面图。
具体实施方式
下面，对各种例示性的实施方式进行说明。
在一个例示性的实施方式中，提供一种蚀刻方法。蚀刻方法包括提供基板的工序(a)。基板具有第一区域和第二区域。第二区域包含氧化硅，第一区域由与第二区域不同的材料形成。蚀刻方法还包括工序(b)，在工序(b)中，利用从包含一氧化碳气体的第一处理气体生成的第一等离子体在第一区域上优先地形成沉积物。蚀刻方法还包括对第二区域进行蚀刻的工序(c)。
在上述实施方式中从第一处理气体形成的碳化学种优先地沉积于第一区域上。在包含氧的第二区域上，从第一处理气体形成的碳化学种的沉积被抑制。因而，在上述实施方式中，在沉积物优先地形成于第一区域上的状态下进行第二区域的蚀刻。因此，根据上述实施方式，能够在相对于第二区域选择性地保护基板的第一区域的同时对第二区域进行蚀刻。
在一个例示性的实施方式中，第二区域可以由氮化硅形成。工序(c)可以包括工序(c1)，在工序(c1)中，通过从包含碳氟化合物气体的第二处理气体生成等离子体，来在基板上形成包含碳氟化合物的其它沉积物。工序(c)还可以包括工序(c2)，在工序(c2)中，通过向在其上形成有其它沉积物的基板供给来自从稀有气体生成的等离子体的离子，来对第二区域进行蚀刻。
在一个例示性的实施方式中，可以交替地重复进行工序(b)和工序(c)。
在一个例示性的实施方式中，第二区域可以被第一区域包围。在工序(c)中，第二区域可以被自对准地蚀刻。
在一个例示性的实施方式中，第一区域可以是形成于第二区域上的光致抗蚀剂掩模。
在一个例示性的实施方式中，可以在同一腔室中执行工序(b)和工序(c)。
在一个例示性的实施方式中，可以在第一腔室中执行工序(b)，可以在第二腔室中执行工序(c)。
在一个例示性的实施方式中，蚀刻方法可以在工序(b)与工序(c)之间还包括在真空环境下从第一腔室向第二腔室搬送基板的工序。
在其它例示性的实施方式中，提供一种等离子体处理装置。等离子体处理装置具备腔室、基板支承器、等离子体生成部以及控制部。基板支承器设置于腔室内。等离子体生成部构成为在腔室内生成等离子体。控制部构成为实现工序(a)，在工序(a)中，利用从包含碳且不包含氟的第一处理气体生成的第一等离子体，在基板的第一区域上优先地形成沉积物。控制部构成为还实现对基板的第二区域进行蚀刻的工序(b)。
在一个例示性的实施方式中，控制部可以构成为还实现交替地重复进行工序(a)和工序(b)的工序(c)。
在一个例示性的实施方式中，可以通过多个循环来执行工序(b)。多个循环的各循环包括工序(b1)，在工序(b1)中，通过从包含碳氟化合物气体的第二处理气体生成等离子体，来在基板上形成包含碳氟化合物的其它沉积物。多个循环的各循环还包括工序(b2)，在工序(b2)中，通过向在其上形成有其它沉积物的基板供给来自从稀有气体生成的等离子体的离子，来对第二区域进行蚀刻。
在一个例示性的实施方式中，第一处理气体可以包含一氧化碳气体或硫化羰气体。
在一个例示性的实施方式中，第一处理气体可以包含一氧化碳气体和氢气体。
在一个例示性的实施方式中，至少在由第一区域和第二区域限定出的凹部的深宽比为4以下时执行工序(a)。
在一个例示性的实施方式中，第一处理气体可以包含第一组分和第二组分。第一组分包含碳且不包含氟。第二组分包含碳和氟或氢。第一组分的流量可以比第二组分的流量多。
在一个例示性的实施方式中，等离子体处理装置还可以具备上部电极，该上部电极设置于基板支承器的上方。上部电极可以包括与腔室的内部空间接触的顶板。顶板可以由含硅材料形成。
在一个例示性的实施方式，控制部可以构成为：在进行工序(a)时，还实现向上部电极施加负的直流电压的工序。
在一个例示性的实施方式中，控制部可以构成为：在工序(a)之后且工序(b)之前，还实现在基板上形成含硅的沉积物的工序。在一个例示性的实施方式中，在基板上形成包含硅的沉积物的工序可以包括：当在腔室内生成等离子体时，向所述上部电极施加负的直流电压。
在另一其它例示性的实施方式中，提供一种对基板进行处理的基板处理***。基板具有第一区域和第二区域。第二区域包含硅和氧。第一区域不包含氧且由与第二区域的材料不同的材料形成。基板处理***具备沉积装置、蚀刻装置以及搬送模块。沉积装置构成为利用从包含碳且不包含氟的第一处理气体生成的第一等离子体在第一区域上优先地形成沉积物。蚀刻装置构成为对第二区域进行蚀刻。搬送模块构成为在沉积装置与蚀刻装置之间在真空环境下搬送基板。
在另一其它例示性的实施方式中，提供一种蚀刻方法。蚀刻方法包括工序(a)，在工序(a)中，在设置于等离子体处理装置的腔室内的基板支承器上准备基板。基板具有第一区域和第二区域。第二区域包含硅和氧。第一区域不包含氧，且由与第二区域的材料不同的材料形成。蚀刻方法还包括工序(b)，在工序(b)中，通过向基板供给来自从包含碳且不包含氟的处理气体生成的等离子体的化学种，来在第一区域上选择性地形成沉积物。蚀刻方法还包括对第二区域进行蚀刻的工序(c)。
在上述实施方式中，从处理气体形成的碳化学种选择性地沉积于第一区域上。在包含氧的第二区域上，从处理气体形成的碳化学种的沉积被抑制。因而，在上述实施方式中，在沉积物选择性地存在于第一区域上的状态下进行第二区域的蚀刻。因此，根据上述实施方式，能够在相对于第二区域选择性地保护基板的第一区域的同时对第二区域进行蚀刻。
在一个例示性的实施方式中，处理气体可以不包含氢。
在一个例示性的实施方式中，处理气体还可以包含氧。处理气体可以包含一氧化碳气体或硫化羰气体。
在一个例示性的实施方式中，在工序(b)中向基板供给的离子的能量可以为0eV以上且70eV以下。
在一个例示性的实施方式中，第一区域可以由氮化硅形成。
在一个例示性的实施方式中，第二区域可以由氧化硅形成并被第一区域包围。在工序(c)中，第二区域可以被自对准地蚀刻。
在一个例示性的实施方式中，第一区域可以设置于第二区域上且构成掩模。第二区域可以包括含硅膜。
在一个例示性的实施方式中，等离子体处理装置可以是电容耦合型的等离子体处理装置。在工序(b)中，可以向等离子体处理装置的上部电极供给高频电力以生成等离子体。
在一个例示性的实施方式中，高频电力的频率可以为60MHz以上。
在一个例示性的实施方式中，等离子体处理装置可以是电感耦合型的等离子体处理装置。
在一个例示性的实施方式中，可以在不从腔室取出基板的情况下在等离子体处理装置中执行工序(b)和工序(c)。
在一个例示性的实施方式中，在工序(b)中使用的等离子体处理装置可以是与在工序(c)中使用的蚀刻装置相分别的装置。可以仅经由真空环境从在工序(b)中使用的等离子体处理装置向在工序(c)中使用的蚀刻装置搬送基板。
在一个例示性的实施方式中，至少在由第一区域和第二区域限定出的凹部的深宽比为4以下时执行工序(b)。
在一个例示性的实施方式中，交替地重复进行工序(b)和工序(c)。
在另一其它例示性的实施方式中，还提供一种蚀刻方法。蚀刻方法包括工序(a)，在工序(a)中，在设置于等离子体处理装置的腔室内的基板支承器上准备基板。基板具有第一区域和第二区域。第二区域包含硅和氧。第一区域不包含氧，且由与第二区域的材料不同的材料形成。蚀刻方法还包括工序(b)，在工序(b)中，通过向基板供给来自从包含第一气体和第二气体的处理气体生成的等离子体的化学种，来在第一区域上选择性地形成沉积物，所述第一气体包含碳且不包含氟，所述第二气体包含碳、以及氟或氢。蚀刻方法还包括对第二区域进行蚀刻的工序(c)。在工序(b)中，第一气体的流量比第二气体的流量多。
在另一例示性的实施方式中，提供一种等离子体处理装置。等离子体处理装置具备腔室、基板支承器、气体供给部、等离子体生成部以及控制部。基板支承器设置于腔室内。气体供给部构成为向腔室内供给气体。等离子体生成部构成为在腔室内从气体生成等离子体。控制部构成为控制气体供给部和等离子体生成部。基板支承器支承具有第一区域和第二区域的基板。第二区域包含硅和氧，第一区域不包含氧，且由与第二区域的材料不同的材料形成。控制部控制气体供给部和等离子体生成部，以在腔室内从包含碳且不包含氟的处理气体生成等离子体，从而在第一区域上选择性地形成沉积物。控制部控制气体供给部和等离子体生成部，以在腔室内从蚀刻气体生成等离子体，从而对第二区域进行蚀刻。
在另一其它例示性的实施方式中，提供一种基板处理***。基板处理***具备等离子体处理装置、蚀刻装置以及搬送模块。等离子体处理装置构成为：向基板供给来自从包含碳且不包含氟的处理气体生成的等离子体的化学种，由此在基板的第一区域上选择性地形成沉积物。基板具有第一区域和第二区域，第二区域包含硅和氧，第一区域不包含氧且由与第二区域不同的材料形成。蚀刻装置构成为对第二区域进行蚀刻。搬送模块构成为在等离子体处理装置与蚀刻装置之间仅经由真空环境搬送基板。
下面，参照附图来详细地说明各种例示性的实施方式。此外，在各附图中，对相同或相当的部分标注相同的附图标记。
图1是一个例示性的实施方式所涉及的蚀刻方法的流程图。图1所示的蚀刻方法(下面称为“方法MT”)通过工序STa开始。在工序STa中，提供基板W。在工序STa中，在等离子体处理装置的基板支承器上准备基板W。基板支承器设置于等离子体处理装置的腔室内。
基板W具有第一区域R1和第二区域R2。第一区域R1由与第二区域R2不同的材料形成。第一区域R1的材料可以不包含氧。第一区域R1的材料可以包含氮化硅。第二区域R2的材料包含硅和氧。第二区域R2的材料可以包含氧化硅。第二区域R2的材料可以包括包含硅、碳、氧以及氢的低介电常数材料。
图2是能够应用图1所示的蚀刻方法的一例的基板的局部放大截面图。图2所示的基板W具有第一区域R1和第二区域R2。基板W还可以具有基底区域UR。图2所示的基板W的第一区域R1包括区域R11和区域R12。区域R11由氮化硅形成，并且形成了凹部。区域R11设置于基底区域UR上。区域R12在区域R11的两侧延伸。区域R12由氮化硅或碳化硅形成。图2所示的基板W的第二区域R2由氧化硅形成，并设置于由区域R11提供的凹部中。即，第二区域R2被第一区域R1包围。在对图2所示的基板W应用方法MT的情况下，第二区域R2被自对准地蚀刻。
图3是能够应用图1所示的蚀刻方法的其它例的基板的局部放大截面图。图3所示的基板WB能够被用作应用方法MT的基板W。基板WB具有第一区域R1和第二区域R2。第一区域R1在基板WB中构成掩模。第一区域R1设置于第二区域R2上。基板WB还可以具有基底区域UR。第二区域R2设置于基底区域UR上。此外，在基板WB中，第一区域R1能够由与图2所示的基板W的第一区域R1的材料相同的材料形成。另外，在基板WB中，第二区域R2能够由与图2所示的基板W的第二区域R2的材料相同的材料形成。
下面，以将其应用于图2所示的基板W的情况为例来说明方法MT的工序STa之后的工序。在以下的说明中，与图1一同参照图4的(a)～图4的(f)。图4的(a)～图4的(f)分别是应用了图1所示的蚀刻方法的对应的工序的状态的一例的基板的局部放大截面图。
在方法MT中，在工序STa之后，依次进行工序STb和工序STc。此外，可以在工序STa之后进行工序STc，然后依次进行工序STb和工序STc。也可以在工序STc之后进行工序STd。另外，可以依次执行各自包括工序STb、工序STc以及工序STd的多个循环。即，可以交替地重复进行工序STb和工序STc。多个循环中的几个循环也可以不包括工序STd。
在工序STb中，在第一区域R1上选择性地或优先地形成沉积物DP。因此，在工序STb中，在等离子体处理装置的腔室内从处理气体、即第一处理气体生成等离子体。第一处理气体包含碳且不包含氟。第一处理气体例如包含一氧化碳气体(CO气体)、硫化羰气体(COS气体)或烃气体来作为包含碳且不包含氟的气体。烃气体例如为C2H2气体、C2H4气体、CH4气体或C2H6气体。第一处理气体可以不包含氢。第一处理气体还可以包含氢气体(H2气体)来作为添加气体。第一处理气体还可以包含如氩气、氦气这样的稀有气体。第一处理气体可以除了稀有气体之外、或者取代稀有气体地包含如氮气体(N2气体)那样的非活性气体。在第一处理气体中，包含碳且不包含氟的气体的流量可以为30sccm以上且200sccm以下。在第一处理气体中，包含碳且不包含氟的气体的流量可以为90sccm以上且130sccm以下。在第一处理气体中，稀有气体的流量可以为0sccm以上且1000sccm以下。在第一处理气体中，稀有气体的流量可以为350sccm以下。第一处理气体中的各气体的流量能够根据腔室10内的内部空间10s的容积等决定。在工序STb中，向基板供给来自等离子体的化学种(碳化学种)。所供给的化学种如图4的(a)所示那样在第一区域R1上选择性地或优先地形成沉积物DP。沉积物DP包含碳。
在工序STb中，第一处理气体可以包括第一气体和第二气体。第一气体是包含碳且不包含氟的气体，例如是CO气体或COS气体。即，第一处理气体可以包含含碳且不含氟的第一组分。第一组分例如为一氧化碳(CO)或硫化羰。第二气体是包含碳、以及氟或氢的气体，例如是氢氟碳化合物气体、氟碳化合物气体或烃气体。即，第一处理气体还可以包含含碳、以及氟或氢的第二组分。第二组分例如是氢氟碳化合物、氟碳化合物或烃。氢氟碳化合物气体例如是CHF3气体、CH3F气体、CH2F2气体等。碳氟化合物气体例如是C4F6气体等。包含碳和氢的第二气体例如是CH4气体。第一气体或第一组分的流速比第二气体或第二组分的流量多。第二气体或第二组分的流量与第一气体或第一组分的流量之比可以为0.2以下。在使用该第一处理气体的工序STb中，除了在第一区域R1上选择性地或优先地形成沉积物DP之外，还在限定出凹部的侧壁上形成薄的保护膜。因而，保护侧壁免受等离子体的影响。
在工序STb中使用的第一处理气体可以是包含CO气体和氢气体(H2气体)的混合气体。根据该第一处理气体，沉积物DP选择性地或优先地在第一区域R1上形成针对工序STc中的蚀刻具有高的耐性的保护膜。第一处理气体中的H2气体的流量相对于CO气体与H2气体的总流量的比例可以为1/19以上且2/17以下。在使用具有该比例的第一处理气体的情况下，形成于第一区域R1上的沉积物DP的侧面的垂直性变高。
在工序STb中，向基板W供给的离子的能量可以为0eV以上且70eV以下。在该情况下，能够抑制由沉积物DP引起的凹部的开口缩小。
在一个实施方式中，在工序STb中使用的等离子体处理装置可以是电容耦合型的等离子体处理装置。在使用电容耦合型的等离子体处理装置的情况下，可以向上部电极供给用于生成等离子体的高频电力。在该情况下，能够在远离基板W的区域形成等离子体。高频电力的频率可以为60MHz以上。在其它实施方式中，在工序STb中使用的等离子体处理装置可以是感应耦合型的等离子体处理装置。
由于在工序STb中能够选择性地或优先地在第一区域R1上形成沉积物DP，因此可以至少在基板W中的由第一区域R1和第二区域R2限定出的凹部的深宽比为4以下时执行工序STb。
在接下来的工序STc中，如图4的(b)所示那样对第二区域R2进行蚀刻。在一个实施方式中，使用来自从蚀刻气体生成的等离子体的化学种来对第二区域R2进行蚀刻。在该情况下，在蚀刻装置的腔室内从蚀刻气体生成等离子体。根据第二区域R2的材料来选择蚀刻气体。蚀刻气体例如包括碳氟化合物气体。蚀刻气体还可以包括如氩气那样的稀有气体和如氧气那样的含氧气体。
在工序STc中使用的蚀刻装置可以是在工序STb中使用的等离子体处理装置。即，可以在同一腔室中进行工序STb和工序STc。在该情况下，在不从等离子体处理装置的腔室取出基板W的情况下进行工序STb和工序STc。或者，在工序STb中使用的等离子体处理装置也可以是与在工序STc中使用的蚀刻装置相分别的装置。即，可以是在第一腔室中进行工序STb，在第二腔室中进行工序STc。在该情况下，在工序STb与工序STc之间，仅经由真空环境从在工序STb中使用的等离子体处理装置向在工序STc中使用的蚀刻装置搬送基板W。即，在工序STb与工序STc之间，在真空环境下从第一腔室向第二腔室搬送基板W。
在接下来的工序STd中，进行灰化。在工序STd中，如图4的(c)所示那样去除沉积物DP。在一个实施方式中，使用来自从灰化气体生成的等离子体的化学质对沉积物DP进行蚀刻。在该情况下，在灰化装置的腔室内从灰化气体生成等离子体。灰化气体包括如氧气体这样的含氧气体。灰化气体可以是包含N2气体和H2气体的混合气体。此外，方法MT也可以不包括工序STd。
在工序STd中使用的灰化装置可以是在工序STc中使用的蚀刻装置。即，可以在同一腔室中进行工序STc和工序STd。在该情况下，在不从蚀刻装置的腔室取出基板W的情况下进行工序STc和工序STd。或者，在工序STc中使用的蚀刻装置可以是与在工序STd中使用的灰化装置相分别的装置。即，在工序STd中利用的腔室可以是与在工序STc中利用的腔室相分别的腔室。在该情况下，在工序STc与工序STd之间，仅经由真空环境从在工序STc中使用的蚀刻装置向在工序STd中使用的灰化装置搬送基板W。即，在工序STc与工序STd之间，在真空环境下从工序STc用的腔室向工序STd用的腔室搬送基板W。此外，在工序STd中使用的灰化装置可以是在工序STb中使用的等离子体处理装置。
当在方法MT中依次执行多个循环的情况下，接着进行工序STJ。在工序STJ中，判定是否满足停止条件。在工序STJ中，在循环的执行次数达到规定次数的情况下，满足停止条件。在通过工序STJ判定为不满足停止条件的情况下，再次执行循环。即，再次执行工序STb，如图4的(d)所示那样在第一区域R1上形成沉积物DP。接着，执行工序STc，如图4的(e)所示那样对第二区域R2进行蚀刻。在方法MT中，如图4的(e)所示，可以通过工序STc在凹部的底部去除第一区域R1。接着，执行工序STd，如图4的(f)所示那样去除沉积物DP。另一方面，当在工序STJ中判定为满足停止条件的情况下，方法MT结束。
在方法MT的工序STb中从第一处理气体形成的碳化学种选择性地或优先地沉积于第一区域R1上。在包含氧的第二区域R2上，从第一处理气体形成的碳化学种的沉积被抑制。因而，在方法MT中，在沉积物DP优先地形成于第一区域R1上的状态下，进行第二区域R2的蚀刻。因此，根据方法MT，能够在相对于第二区域R2选择性地保护第一区域R1的同时对第二区域R2进行蚀刻。另外，在方法MT中，由于在第一区域R1上选择性地或优先地形成沉积物DP，因此能够抑制由第一区域R1和第二区域R2限定出的凹部的开口堵塞。
另外，在工序STb中从CO气体生成的碳化学种是具有离子性的化学种。另一方面，容易从CH4气体或CH3F气体生成CH2或CHF这样的自由基。这样的自由基具有高的反应性，容易具有各向同性地堆积于基板W的表面上。与此相对地，具有离子性的化学种具有各向异性地堆积于基板W上。即，与用于限定凹部的壁面相比，在第一区域R1的上表面附着更多的具有离子性的化学种。此外，一氧化碳容易从基板W的表面脱离。因而，为了使一氧化碳吸附于基板W的表面，需要使离子撞击该表面来从基板W的表面去除氧。另外，一氧化碳具有简单结构，因此难以交联。因而，为了使一氧化碳沉积于基板W的表面上，需要在基板W的表面上形成悬空键。在工序STb中从CO气体生成的碳化学种是具有离子性的化学种，因此能够从第一区域R1的上表面去除氧，在该上表面形成悬空键，从而选择性地沉积于该第一区域R1上。
下面，参照图5。图5是概要性地表示一个例示性的实施方式所涉及的等离子体处理装置的图。能够在方法MT中使用图5所示的等离子体处理装置1。等离子体处理装置1可以在方法MT的所有工序中使用，也可以仅在工序STb中使用。
等离子体处理装置1是电容耦合型的等离子体处理装置。等离子体处理装置1具备腔室10。在腔室10中提供了内部空间10s。
在一个实施方式中，腔室10可以包括腔室主体12。腔室主体12具有大致圆筒形状。在在腔室主体12的内侧提供内部空间10s。腔室主体12由铝之类的导体形成。腔室主体12接地。在腔室主体12的内壁面上设置有具有耐腐蚀性的膜。具有耐腐蚀性的膜可以是由氧化铝、氧化钇这样的陶瓷形成的膜。
腔室主体12的侧壁提供了通路12p。基板W当在内部空间10s与腔室10的外部之间被搬送时，通过通路12p。通路12p能够通过闸阀12g进行开闭。闸阀12g沿腔室主体12的侧壁设置。
等离子体处理装置1还具备基板支承器14。基板支承器14构成为在腔室10内、即内部空间10s中支承基板W。基板支承器14设置于腔室10内。基板支承器14可以被支承部13支承。支承部13由绝缘材料形成。支承部13具有大致圆筒形状。支承部13在内部空间10s中从腔室主体12的底部向上方延伸。
在一个实施方式中，基板支承器14可以具有下部电极18和静电吸盘20。基板支承器14还可以具有电极板16。电极板16由铝之类的导体形成，具有大致圆盘形状。下部电极18设置于电极板16上。下部电极18由铝之类的导体形成，具有大致圆盘形状。下部电极18与电极板16电连接。
静电吸盘20设置于下部电极18上。基板W被载置于静电吸盘20的上表面上。静电吸盘20具有由电介质形成的主体。静电吸盘20的主体具有大致圆盘形状。静电吸盘20还具有电极20e。电极20e设置于静电吸盘20的主体之中。电极20e是膜状的电极。电极20e经由开关20s而与直流电源20p连接。当对静电吸盘20的电极施加来自直流电源20p的电压时，在静电吸盘20与基板W之间产生静电引力。基板W通过所产生的静电引力被吸引于静电吸盘20，并被静电吸盘20保持。
基板支承器14可以支承配置于其上的边缘环ER。边缘环ER并无限定，能够由硅、碳化硅或石英形成。当在腔室10内进行基板W的处理时，基板W在静电吸盘20上配置于被边缘环ER包围的区域内。
在下部电极18的内部提供了流路18f。流路18f接受从冷却装置22经由配管22a供给的热交换介质(例如制冷剂)。冷却装置22设置于腔室10的外部。被供给到流路18f的热交换介质经由配管22b返回到冷却装置22。在等离子体处理装置1中，通过热交换介质与下部电极18之间的热交换来调整被载置于静电吸盘20上的基板W的温度。
可以通过设置于基板支承器14之中的一个以上的加热器来调整基板W的温度。在图5所示的例子中，多个加热器HT设置于静电吸盘20之中。多个加热器HT分别可以是电阻加热元件。多个加热器HT与加热器控制器HC连接。加热器控制器HC构成为向多个加热器HT分别供给被调整后的量的电力。
等离子体处理装置1还可以具备气体供给线路24。气体供给线路24用于向静电吸盘20的上表面与基板W的背面之间的间隙供给传热气体(例如He气体)。从传热气体供给机构向气体供给线路24供给传热气体。
等离子体处理装置1还具备上部电极30。上部电极30设置于基板支承器14的上方。上部电极30经由构件32被支承于腔室主体12的上部。构件32由具有绝缘性的材料形成。上部电极30和构件32将腔室主体12的上部开口封闭。
上部电极30能够包括顶板34和支承体36。顶板34的下表面是靠内部空间10s侧的下表面，限定出内部空间10s。即，顶板34与内部空间10s接触。顶板34能够由含硅材料形成。顶板34例如由硅或碳化硅形成。顶板34提供了多个气体孔34a。多个气体孔34a沿顶板34的板厚方向贯通该顶板34。
支承体36将顶板34以装卸自如的方式支承。支承体36由铝之类的导电性材料形成。在支承体36的其内部提供了气体扩散室36a。支承体36还提供了多个气体孔36b。多个气体孔36b从气体扩散室36a向下方延伸。多个气体孔36b与多个气体孔34a分别连通。支承体36还提供了气体导入口36c。气体导入口36c与气体扩散室36a连接。气体导入口36c与气体供给管38连接。
气体供给管38经由阀组41、流量控制器组42以及阀组43而与气体源组40连接。气体源组40、阀组41、流量控制器组42以及阀组43构成气体供给部GS。
气体源组40包括多个气体源。当在工序STb中使用等离子体处理装置1的情况下，多个气体源包括用于在工序STb中使用的第一处理气体的一个以上的气体源。当在工序STc中使用等离子体处理装置1的情况下，多个气体源包括用于在工序STc中使用的蚀刻气体的一个以上的气体源。当在工序STd中使用等离子体处理装置1的情况下，多个气体源包括用于在工序STd中使用的灰化气体的一个以上的气体源。
阀组41和阀组43分别包括多个开关阀。流量控制器组42包括多个流量控制器。流量控制器组42的多个流量控制器分别是质量流量控制器或压力控制式的流量控制器。气体源组40的多个气体源分别经由阀组41的对应的开闭阀、流量控制器组42的对应的流量控制器以及阀组43的对应的开闭阀而与气体供给管38连接。
等离子体处理装置1还可以具备屏蔽件46。屏蔽件46沿腔室主体12的内壁面以装卸自如的方式设置。屏蔽件46还设置于支承部13的外周。屏蔽件46用于防止等离子体处理的副产物附着于腔室主体12。屏蔽件46例如通过在由铝形成的构件的表面形成具有耐腐蚀性的膜而构成。具有耐腐蚀性的膜能够是由氧化钇之类的陶瓷形成的膜。
等离子体处理装置1还可以具备挡板构件48。挡板构件48设置于支承部13与腔室主体12的侧壁之间。挡板构件48例如是通过在由铝形成的板状构件的表面形成具有耐腐蚀性的膜而构成的。具有耐腐蚀性的膜能够是由氧化钇之类的陶瓷形成的膜。挡板构件48提供了多个贯通孔。在挡板构件48的下方且腔室主体12的底部设置有排气口12e。排气口12e经由排气管52而与排气装置50连接。排气装置50具有压力调整阀和涡轮分子泵之类的真空泵。
等离子体处理装置1还具备高频电源62和偏置电源64。高频电源62构成为产生高频电力(下面称为“高频电力HF”)。高频电力HF具有适于生成等离子体的频率。高频电力HF的频率例如为27MHz以上且100MHz以下。高频电力HF的频率可以为60MHz以上。高频电源62经由匹配器66而与高频电极连接。在一个实施方式中，高频电极为上部电极30。匹配器66具有用于使高频电源62的负载侧(上部电极30侧)的阻抗与高频电源62的输出阻抗匹配的电路。在一个实施方式中，高频电源62能够构成等离子体生成部。此外，高频电源62可以经由匹配器66而与基板支承器14内的电极(例如，下部电极18)连接。即，高频电极可以是基板支承器14内的电极(例如，下部电极18)。
偏置电源64构成为向基板支承器14内的偏置电极(例如，下部电极18)提供电偏压EB。电偏压EB具有适于将离子吸引到基板W的偏置频率。电偏压EB的偏置频率例如为100kHz以上且40.68MHz以下。在与高频电力HF一同使用电偏压EB的情况下，电偏压EB具有比高频电力HF的频率低的频率。
在一个实施方式中，电偏压EB可以是高频偏置电力(以下称为“高频电力LF”)。高频电力LF的波形是具有偏置频率的正弦波形状。在该实施方式中，偏置电源64经由匹配器68及电极板16而与偏置电极(例如，下部电极18)连接。匹配器68具有用于使偏置电源64的负载侧(下部电极18侧)的阻抗与偏置电源64的输出阻抗匹配的电路。在其它实施方式中，电偏压EB可以是电压脉冲。电压脉冲可以是负的电压的脉冲。负的电压的脉冲可以是负的直流电压的脉冲。在该实施方式中，以具有偏置频率的倒数的时间长度的时间间隔(即周期)向下部电极18周期性地施加电压脉冲。
等离子体处理装置1还具备控制部MC。控制部MC能够为具备处理器、存储器之类的存储部、输入装置、显示装置、信号的输入输出接口等的计算机。控制部MC控制等离子体处理装置1的各部。在控制部MC中，操作者能够使用输入装置来进行命令的输入操作等，以管理等离子体处理装置1。另外，在控制部MC中，能够通过显示装置来可视化地显示等离子体处理装置1的运转状况。并且，在控制部MC的存储部中保存有控制程序和制程数据。使控制部MC的处理器执行控制程序，以通过等离子体处理装置1来执行各种处理。控制部MC的处理器执行控制程序，并按照制程数据来控制等离子体处理装置1的各部，由此在等离子体处理装置1中执行方法MT的至少一部分工序或全部工序。
控制部MC可以实现工序STb。在等离子体处理装置1执行工序STb的情况下，控制部MC控制气体供给部GS，以向腔室10内供给第一处理气体。另外，控制部MC控制排气装置50，以将腔室10内的气体的压力设定为指定的压力。另外，控制部MC控制等离子体生成部，以在腔室10内从第一处理气体生成等离子体。具体地说，控制部MC控制高频电源62，以供给高频电力HF。另外，控制部MC可以控制偏置电源64，以供给电偏压EB。
控制部MC还可以实现工序STc。在等离子体处理装置1执行工序STc的情况下，控制部MC控制气体供给部GS，以向腔室10内供给蚀刻气体。另外，控制部MC控制排气装置50，以将腔室10内的气体的压力设定为指定的压力。另外，控制部MC控制等离子体生成部，以在腔室10内从蚀刻气体生成等离子体。具体地说，控制部MC控制高频电源62，以供给高频电力HF。另外，控制部MC可以控制偏置电源64，以供给电偏压EB。
控制部MC还可以实现工序STd。在等离子体处理装置1执行工序STd的情况下，控制部MC控制气体供给部GS，以向腔室10内供给灰化气体。另外，控制部MC控制排气装置50，以将腔室10内的气体的压力设定为指定的压力。另外，控制部MC控制等离子体生成部，以在腔室10内从灰化气体生成等离子体。具体地说，控制部MC控制高频电源62，以供给高频电力HF。另外，控制部MC可以控制偏置电源64，以供给电偏压EB。
控制部MC还可以实现依次执行上述的多个循环。控制部MC还可以实现交替地重复进行工序STb和工序STc。
下面，参照图6。图6是概要性地表示其它例示性的实施方式所涉及的等离子体处理装置的图。在方法MT中使用的等离子体处理装置可以为如图6所示的等离子体处理装置1B那样的电感耦合型的等离子体处理装置。等离子体处理装置1B可以在方法MT的所有工序中使用，也可以仅在工序STb中使用。
等离子体处理装置1B具备腔室110。在腔室110中提供了内部空间110s。在一个实施方式中，腔室110可以包括腔室主体112。腔室主体112具有大致圆筒形状。在腔室主体112的内侧提供内部空间110s。腔室主体112由铝之类的导体形成。腔室主体112接地。在腔室主体112的内壁面上设置有具有耐腐蚀性的膜。具有耐腐蚀性的膜可以是由氧化铝、氧化钇之类的陶瓷形成的膜。
腔室主体112的侧壁提供了通路112p。基板W在内部空间110s与腔室110的外部之间被搬送时，通过通路112p。通路112p能够通过闸阀112g进行开闭。闸阀112g沿腔室主体112的侧壁设置。
等离子体处理装置1B还具备基板支承器114。基板支承器114构成为在腔室110内、即内部空间110s之中支承基板W。基板支承器114设置于腔室110内。基板支承器114可以被支承部113被支承。支承部113由绝缘材料形成。支承部113具有大致圆筒形状。支承部113在内部空间110s之中从腔室主体112的底部向上方延伸。
在一个实施方式中，基板支承器114可以具有下部电极118和静电吸盘120。基板支承器114还可以具有电极板116。电极板116由铝之类的导体形成，具有大致圆盘形状。下部电极118设置于电极板116上。下部电极118由铝之类的导体形成，具有大致圆盘形状。下部电极118与电极板116电连接。
等离子体处理装置1B还具备偏置电源164。偏置电源164经由匹配器166而与基板支承器114内的偏置电极(例如，下部电极18)连接。偏置电源164及匹配器166分别与等离子体处理装置1的偏置电源64及匹配器66同样地构成。
静电吸盘120设置于下部电极118上。静电吸盘120具有主体和电极，与等离子体处理装置1的静电吸盘20同样地构成。静电吸盘120的电极经由开关120s而与直流电源120p连接。当将来自直流电源120p的电压施加于静电吸盘120的电极时，在静电吸盘120与基板W之间产生静电引力。基板W通过所产生的静电引力被吸引到静电吸盘120，并被静电吸盘120保持。
在下部电极118的内部提供了流路118f。与等离子体处理装置1的流路18f同样地，流路118f用于接受从冷却装置经由配管122a供给来的热交换介质。被供给到流路118f的热交换介质经由配管122b返回到冷却装置。
基板支承器114可以与等离子体处理装置1的基板支承器14同样地支承设置于其上的边缘环ER。另外，基板支承器114可以与等离子体处理装置1的基板支承器14同样地具有设置于其中的一个以上的加热器HT。一个以上的加热器HT与加热器控制器HC连接。加热器控制器HC构成为向一个以上的加热器HT供给被调整后的量的电力。
等离子体处理装置1B还可以具备气体供给线路124。与等离子体处理装置1的气体供给线路24同样地，气体供给线路124用于向静电吸盘120的上表面与基板W的背面之间的间隙供给传热气体(例如He气体)。
等离子体处理装置1B还可以具备屏蔽件146。屏蔽件146与等离子体处理装置1的屏蔽件46同样地构成。屏蔽件146沿腔室主体112的内壁面以装卸自如的方式设置。屏蔽件146还设置于支承部113的外周。
另外，等离子体处理装置1B还可以具备挡板构件148。挡板构件148与等离子体处理装置1的挡板构件48同样地构成。挡板构件148设置于支承部113与腔室主体112的侧壁之间。在挡板构件148的下方且腔室主体112的底部设置有排气口112e。排气口112e经由排气管152而与排气装置150连接。排气装置150具有压力调整阀和涡轮分子泵之类的真空泵。
腔室主体112的顶部提供了开口。腔室主体112的顶部的开口被窗构件130关闭。窗构件130由石英之类的电介质形成。窗构件130例如呈板状。作为一例，窗构件130的下表面与被载置于静电吸盘120上的基板W的上表面之间的距离被设定为120mm～180mm。
腔室110或腔室主体112的侧壁提供了气体导入口112i。气体导入口112i经由气体供给管138而与气体供给部GSB连接。气体供给部GSB包括气体源组140、流量控制器组142以及阀组143。气体源组140与等离子体处理装置1的气体源组40同样地构成，包括多个气体源。流量控制器组142与等离子体处理装置1的流量控制器组42同样地构成。阀组143与等离子体处理装置1的阀组43同样地构成。气体源组140的多个气体源分别经由流量控制器组142的对应的流量控制器及阀组143的对应的开闭阀而与气体供给管138连接。此外，气体导入口112i也可以不形成于腔室主体112的侧壁，形成于窗构件130之类的其它部位。
等离子体处理装置1B还具备天线151和屏蔽构件160。天线151和屏蔽构件160设置于腔室110的顶部之上以及窗构件130之上。天线151和屏蔽构件160设置于腔室110的外侧。在一个实施方式中，天线151具有内侧天线元件153a和外侧天线元件153b。内侧天线元件153a是涡旋状的线圈，在窗构件130的中央部之上延伸。外侧天线元件153b是涡旋状的线圈，在窗构件130上且内侧天线元件153a的外侧延伸。内侧天线元件153a和外侧天线元件153b的各天线元件由铜、铝、不锈钢之类的导体形成。
等离子体处理装置1B还可以具备多个夹持体154。内侧天线元件153a和外侧天线元件153b均被多个夹持体154夹持，并被这多个夹持体154支承。多个夹持体154各自具有棒状的形状。多个夹持体154从内侧天线元件153a的中心附近辐射状地延伸至外侧天线元件153b的外侧。
屏蔽构件160覆盖天线151。屏蔽构件160包括内侧屏蔽壁162a和外侧屏蔽壁162b。内侧屏蔽壁162a具有筒形状。内侧屏蔽壁162a以包围内侧天线元件153a的方式设置于内侧天线元件153a与外侧天线元件153b之间。外侧屏蔽壁162b具有筒形状。外侧屏蔽壁162b以包围外侧天线元件153b的方式设置于外侧天线元件153b的外侧。
屏蔽构件160还包括内侧屏蔽板163a和外侧屏蔽板163b。内侧屏蔽板163a具有圆盘形状，以封闭内侧屏蔽壁162a的开口的方式设置于内侧天线元件153a的上方。外侧屏蔽板163b具有环形状，以封闭内侧屏蔽壁162a与外侧屏蔽壁162b之间的开口的方式设置于外侧天线元件153b的上方。
此外，屏蔽构件160的屏蔽壁和屏蔽板的形状不限于上述的形状。屏蔽构件160的屏蔽壁的形状可以是方筒形状之类的其它形状。
等离子体处理装置1B还具备高频电源170a和高频电源170b。高频电源170a和高频电源170b构成等离子体生成部。高频电源170a、高频电源170b分别与内侧天线元件153a、外侧天线元件153b连接。高频电源170a、高频电源170b分别向内侧天线元件153a、外侧天线元件153b供给具有相同频率或不同频率的高频电力。当将来自高频电源170a的高频电力供给到内侧天线元件153a时，在内部空间110s之中产生感应磁场，内部空间110s之中的气体通过该感应磁场被激励。由此，在基板W的中央的区域的上方生成等离子体。当将来自高频电源170b的高频电力供给到外侧天线元件153b时，在内部空间110s之中产生感应磁场，内部空间110s之中的气体通过该感应磁场被激励。由此，在基板W的周缘区域的上方生成环状的等离子体。
此外，可以根据从高频电源170a、高频电源170b分别输出的高频电力来调整内侧天线元件153a、外侧天线元件153b的电长度。因此，可以通过致动器168a、致动器168b来单独调整内侧屏蔽板163a、外侧屏蔽板163b各自的高度方向上的位置。
等离子体处理装置1B还具备控制部MC。等离子体处理装置1B的控制部MC与等离子体处理装置1的控制部MC同样地构成。控制部MC控制等离子体处理装置1B的各部，由此通过等离子体处理装置1B来执行方法MT的至少一部分工序或全部工序。
控制部MC可以实现工序STb。在等离子体处理装置1B执行工序STb的情况下，控制部MC控制气体供给部GSB，以向腔室110内供给第一处理气体。另外，控制部MC控制排气装置150，以将腔室110内的气体的压力设定为指定的压力。另外，控制部MC控制等离子体生成部，以在腔室110内从第一处理气体生成等离子体。具体地说，控制部MC控制高频电源170a和高频电源170b，以供给高频电力。另外，控制部MC可以控制偏置电源164，以供给电偏压EB。
控制部MC还可以实现工序STc。在等离子体处理装置1B执行工序STc的情况下，控制部MC控制气体供给部GSB，以向腔室110内供给蚀刻气体。另外，控制部MC控制排气装置150，以将腔室110内的气体的压力设定为指定的压力。另外，控制部MC控制等离子体生成部，以在腔室110内从蚀刻气体生成等离子体。具体地说，控制部MC控制高频电源170a和高频电源170b，以供给高频电力。另外，控制部MC可以控制偏置电源164，以供给电偏压EB。
控制部MC还可以实现工序STd。在等离子体处理装置1B执行工序STd的情况下，控制部MC控制气体供给部GSB，以向腔室110内供给灰化气体。另外，控制排气装置150，以将腔室110内的气体的压力设定为指定的压力。另外，控制部MC控制等离子体生成部，以在腔室110内由灰化气体生成等离子体。具体地说，控制部MC控制高频电源170a和高频电源170b，以供给高频电力。另外，控制部可以控制偏置电源164，以供给电偏压EB。
在等离子体处理装置1B中，控制部MC可以还实现依次执行上述的多个循环。控制部MC还可以实现交替地重复进行工序STb和工序STc。
下面，参照图7。图7是表示一个例示性的实施方式所涉及的基板处理***的图。图7所示的基板处理***PS能够用于方法MT中。基板处理***PS具备台2a～2d、容器4a～4d、加载模块LM、对准器AN、加载互锁模块LL1、LL2、工艺模块PM1～PM6、搬送模块TM以及控制部MC。此外，基板处理***PS中的台的个数、容器的个数、加载互锁模块的个数可以是一个以上的任意个数。另外，基板处理***PS中的工艺模块的个数可以是一个以上的任意个数。
台2a～2d沿加载模块LM的一边排列。容器4a～4d分别搭载于台2a～2d上。各容器4a～4d例如为被称为FOUP(Front Opening Unified Pod：前开式晶圆传送盒)的容器。各容器4a～4d构成为在其内部收容基板W。
加载模块LM具有腔室。加载模块LM的腔室内的压力被设定为大气压。加载模块LM具有搬送装置TU1。搬送装置TU1例如是搬送机器人，由控制部MC控制。搬送装置TU1构成为经由加载模块LM的腔室搬送基板W。搬送装置TU1能够在各个容器4a～4d与对准器AN之间、对准器AN与各个加载互锁模块LL1、LL2之间、各个加载互锁模块LL1、LL2与各个容器4a～4d之间搬送基板W。对准器AN与加载模块LM连接。对准器AN构成为进行基板W的位置调整(位置校正)。
加载互锁模块LL1和加载互锁模块LL2分别设置于加载模块LM与搬送模块TM之间。加载互锁模块LL1和加载互锁模块LL2分别提供了预备减压室。
搬送模块TM经由闸阀分别与加载互锁模块LL1及加载互锁模块LL2连接。搬送模块TM具有构成为其内部空间能够减压的搬送腔室TC。搬送模块TM具有搬送装置TU2。搬送装置TU2例如是搬送机器人，由控制部MC控制。搬送装置TU2构成为经由搬送腔室TC搬送基板W。搬送装置TU2能够在各个加载互锁模块LL1、LL2与各个工艺模块PM1～PM6之间、以及工艺模块PM1～PM6中的任意两个工艺模块之间搬送基板W。
各工艺模块PM1～PM6是构成为进行专用的基板处理的装置。工艺模块PM1～PM6中的一个工艺模块是在工序STb中使用的等离子体处理装置，例如是等离子体处理装置1或等离子体处理装置1B。在工序STb中使用的基板处理***PS的工艺模块可以使用于工序STd中。
工艺模块PM1～PM6中的另一个工艺模块是在工序STc中使用的蚀刻装置。在工序STc中使用的工艺模块可以与等离子体处理装置1或等离子体处理装置1B同样地构成。在工序STc中使用的基板处理***PS的工艺模块可以使用于工序STd中。
工艺模块PM1～PM6中的又一个工艺模块可以是在工序STd中使用的灰化装置。在工序STd中使用的工艺模块可以与等离子体处理装置1或等离子体处理装置1B同样地构成。
控制部MC构成为控制基板处理***PS的各部。控制部MC能够是具备处理器、存储装置、输入装置、显示装置等的计算机。控制部MC执行存储装置中存储的控制程序，并基于该存储装置中存储的制程数据来控制基板处理***PS的各部。通过控制部MC对基板处理***PS的各部的控制，在基板处理***PS中执行方法MT。
当在基板处理***PS中使用方法MT的情况下，控制部MC控制用于工序STb的工艺模块、即等离子体处理装置或沉积装置，以向基板W供给来自等离子体的化学种，来在第一区域R1上选择性地或优先地形成沉积物DP。
在通过不同的工艺模块来进行工序STb和工序STc的情况下，控制部MC控制搬送模块TM，以将基板W从工序STb用的工艺模块经由搬送腔室TC搬送到工序STc用的工艺模块。因而，仅经由真空环境从工序STb用的工艺模块的腔室(第一腔室)向工序STc用的工艺模块的腔室(第二腔室)搬送基板W。即，在工序STb与工序STc之间，在真空环境下从第一腔室向第二腔室搬送基板W。此外，在通过相同的工艺模块来进行工序STb和工序STc的情况下，基板W继续配置于该工艺模块的腔室内。
接着，控制部MC控制在工序STc中使用的工艺模块、即蚀刻装置，以对第二区域R2进行蚀刻。
在通过不同的工艺模块来进行工序STc和工序STd的情况下，控制部MC控制搬送模块TM，以将从工序STc用的工艺模块的腔室经由搬送腔室TC向工序STd用的工艺模块的腔室搬送基板W。因而，仅经由真空环境从工序STc用的工艺模块的腔室向工序STd用的工艺模块的腔室搬送基板W。即，在工序STc与工序STd之间，在真空环境下从工序STc用的腔室向工序STd用的腔室搬送基板W。此外，在通过相同的工艺模块来进行工序STc和工序STd的情况下，基板W继续配置于该工艺模块内。
接着，控制部MC控制在工序STd中使用的工艺模块、即灰化装置，以去除沉积物DP。
下面，对为了评价方法MT而进行的各种实验进行说明。以下说明的实验并不用于限定本公开。
(第一实验和第一比较实验)
在第一实验和第一比较实验中，准备样本基板SW。样本基板SW具有第一区域R1和第二区域R2，由第一区域R1和第二区域R2限定出凹部RC(参照图8的(b)和图8的(d))。第一区域R1由氮化硅形成，第二区域R2由氧化硅形成。在第一实验的样本基板SW中，凹部RC具有12nm的宽度以及13nm的深度。在第一比较实验的样本基板SW中，凹部RC具有12nm的宽度以及25nm的深度。在第一实验中，在等离子体处理装置1中将CO气体与Ar气体的混合气体用作第一处理气体，来在样本基板SW上形成沉积物DP。在第一比较实验中，在等离子体处理装置1中使用CH3F气体与Ar气体的混合气体来在样本基板SW上形成沉积物DP。下面，示出第一实验和第一比较实验中的沉积物DP的形成条件。
<第一实验和第一比较实验中的沉积物DP的形成条件>
高频电力HF：800W
第一实验中的高频电力LF：0W
第一比较实验中的高频电力LF：0W
处理时间：第一实验120秒，第一比较实验30秒
图8的(a)和图8的(b)中示出第一实验的结果。图8的(a)表示第一实验中的其上形成有沉积物DP的样本基板SW的透射电子显微镜(TEM)图像。图8的(b)图示出图8的(a)的TEM图像中的样本基板SW。另外，在图8的(c)和图8的(d)中示出第一比较实验的结果。图8的(c)表示第一比较实验中的其上形成有沉积物DP的样本基板SW的透射电子显微镜(TEM)图像。图8的(d)图示出图8的(c)的TEM图像中的样本基板SW。如图8的(c)和图8的(d)所示，在使用了CH3F气体的第一比较实验中，沉积物DP形成于第一区域R1和第二区域R2这两方之上，凹部RC的开口的宽度变窄。另一方面，如图8的(a)和图8的(b)所示，在使用了CO气体的第一实验中，沉积物DP选择性地或优先地形成于第一区域R1上，抑制了凹部RC的开口的宽度缩小。
(第二实验和第二比较实验)
在第二实验和第二比较实验中，准备了样本基板SW。所准备的样本基板SW具有第一区域R1和第二区域R2，由第一区域R1和第二区域R2限定出凹部RC。第一区域R1由氮化硅形成，第二区域R2由氧化硅形成。所准备的样本基板具有比在第一实验和第一比较实验中使用的样本基板的凹部RC的深宽比小的深宽比。具体地说，在第二实验的样本基板SW中，凹部RC具有12nm的宽度以及7nm的深度，其深宽比约为0.6。在第二比较实验的样本基板中，凹部RC具有12nm的宽度以及9nm的深度，其深宽比为0.8。在第二实验中，在与第一实验的条件相同的条件下在样本基板SW上形成沉积物DP。在第二比较实验中，在与第一比较实验的条件相同的条件下在样本基板SW上形成沉积物DP。
图9的(a)和图9的(b)表示第二实验的结果。图9的(a)示出第二实验中的其上形成有沉积物DP的样本基板SW的透射电子显微镜(TEM)图像。图9的(b)图示出图9的(a)的TEM图像中的样本基板SW。另外，在图9的(c)和图9的(d)中示出第二比较实验的结果。图9的(c)示出第二比较实验中的其上形成有沉积物DP的样本基板SW的透射电子显微镜(TEM)图像。图9的(d)图示出图9的(c)的TEM图像中的样本基板SW。如图9的(c)和图9的(d)所示，在使用了CH3F气体的第二比较实验中，沉积物DP形成于第一区域R1和第二区域R2这两方之上，凹部RC的开口的宽度变窄。另一方面，如图9的(a)和图9的(b)所示，在使用了CO气体的第二实验中，沉积物DP选择性地形成于第一区域R1上，抑制了凹部RC的开口的宽度缩小。第二实验的结果是确认到：通过使用CO气体，即使凹部RC的深宽比小，沉积物DP也选择性地形成于第一区域R1上。
(第三实验)
在第三实验中，准备了具有与第一实验的样本基板的构造相同的构造的多个样本基板SW。在第三实验中，在等离子体处理装置1中将CO气体与Ar气体的混合气体用作第一处理气体来在多个样本基板SW上形成了沉积物DP。在第三实验中，在形成沉积物DP时被供给到多个样本基板SW的离子的能量(即离子能)互不相同。在第三实验中，通过变更高频电力LF的电力水平来调整了离子能。第三实验的其它条件与第一实验的对应的条件相同。在第三实验中，求出了形成沉积物DP后的多个样本基板SW的凹部RC的开口宽度。而且，求出了离子能与开口宽度的关系。在图10的曲线图中表示其结果。在图10的曲线图中，横轴表示离子能，纵轴表示开口宽度。如图10所示，只要形成沉积物DP时的针对基板W的离子能为70eV以下，就能相当程度上地抑制凹部RC的开口的宽度的缩小。
(第四实验～第六实验)
在第四实验～第六实验的各实验中，准备了具有与第一实验的样本基板的构造相同的构造的样本基板。而且，使用等离子体处理装置1来在样本基板的表面上形成沉积物DP，接着，进行了第二区域R2的蚀刻。在第四实验中，将CO气体与Ar气体的混合气体用作用于形成沉积物DP的第一处理气体。在第五实验中，将CO气体与CH4气体的混合气体用作用于形成沉积物DP的第一处理气体。在第六实验中，将CO气体与H2气体的混合气体用作用于形成沉积物DP的第一处理气体。第四实验～第六实验的各实验中的沉积物DP的其它形成条件与第一实验中的沉积物DP的形成条件相同。下面，示出第四实验～第六实验的各实验中的第二区域R2的蚀刻条件。
<第二区域R2的蚀刻条件>
高频电力HF：100W
高频电力LF：100W
蚀刻气体：NF3气体与Ar气体的混合气体
处理时间：6秒
图11是说明在第四实验～第六实验中测定出的尺寸的图。在第四实验～第六实验的各实验中，求出了第二区域R2的蚀刻前的沉积物DP的膜厚TB、由第二区域R2的蚀刻引起的凹部的深度Ds的增加量、以及由第二区域R2的蚀刻引起的沉积物DP的膜厚TT的减少量。此外，膜厚TB是凹部的底部的沉积物DP的膜厚。膜厚TT是第一区域R1上的沉积物DP的膜厚。
在第四实验～第六实验中测定出的膜厚TB分别为1.8nm、3.0nm、1.6nm。因而，在第一处理气体为CO气体与Ar气体的混合气体或CO气体与H2气体的混合气体的情况下，与第一处理气体包含CH4气体的情况相比，凹部的底部处的沉积物DP的膜厚小。另外，在第四实验～第六实验中测定出的凹部的深度Ds的增加量分别为1.0nm、0.5nm、0.9nm。因而，在第一处理气体为CO气体与Ar气体的混合气体或CO气体与H2气体的混合气体的情况下，与第一处理气体包含CH4气体的情况相比，凹部的底部处的第二区域R2被蚀刻得较多。另外，在第四实验～第六实验中测定出的膜厚TT的减少量分别为3.5nm、1.7nm、1.2nm。因而，在用于形成沉积物DP的第一处理气体为CO气体与H2气体的混合气体的情况下，与使用其它处理气体的情况相比，膜厚TT的减少量显著地得到抑制。由此确认到：通过将CO气体与H2气体的混合气体用作第一处理气体，能够选择性地或优先地在第一区域R1上形成针对第二区域R2的蚀刻具有高的耐性的保护膜。
(第七实验～第十二实验)
在第七实验～第十二实验的各实验中，准备了具有与第一实验的样本基板的构造相同的构造的样本基板。而且，使用等离子体处理装置1来在样本基板的表面上形成了沉积物DP。在第七实验～第十二实验中，用于形成沉积物DP的处理气体包含CO气体和Ar气体。在第八实验～第十二实验中，用于形成沉积物DP的第一处理气体还包含H2气体。第七实验～第十二实验中的第一处理气体中的H2气体的流量相对于CO气体与H2气体的总流量的比例分别为0、1/19、4/49、2/17、1/4、5/14。第七实验～第十二实验的各实验中的沉积物DP的其它形成条件与第一实验中的沉积物DP的形成条件相同。
图12的(a)～(f)分别表示第七实验～第十二实验中的形成沉积物DP后的样本基板的透射电子显微镜(TEM)图像。在第八实验～第十实验中形成于第一区域R1上的沉积物DP的侧面(参照图12的(b)～图12的(d))与在其它实验中形成于第一区域R1上的沉积物DP的侧面(参照图12的(e)～图12的(f))相比具有高的垂直性。因而，确认到：在第一处理气体中的H2气体的流量相对于CO气体与H2气体的总流量的比例为1/19以上且2/17以下的情况下，形成于第一区域R1上的沉积物DP的侧面的垂直性变高。
下面，与图1一同参照图13和图14的(a)～图14的(e)。图13是在图1所示的蚀刻方法中能够采用的例示性的实施方式所涉及的工序STc的流程图。图14的(a)～图14的(e)分别是应用了图1所示的蚀刻方法的对应的工序的状态的一例的基板的局部放大截面图。下面，以将包括图13所示的工序STc的方法MT应用于图2所示的基板W的情况为例来说明该方法MT。
图13所示的工序STc包括工序STc1和工序STc2。在工序STc1中，如图14的(a)所示，沉积物DPC形成于基板W上。沉积物DPC包含碳氟化合物。在工序STc1中，在蚀刻装置的腔室内从第二处理气体生成等离子体，以在基板W上形成沉积物DPC。在工序STc1中使用的第二处理气体包含如C4F6气体这样的碳氟化合物气体。在工序STc1中使用的第二处理气体所包含的碳氟化合物气体可以是C4F6气体以外的碳氟化合物气体。在工序STc1中，自从第二处理气体生成的等离子体向基板W供给碳氟化合物，该碳氟化合物在基板W上形成沉积物DPC。
在工序STc2中，通过向基板W供给稀有气体的离子来对第二区域R2进行蚀刻。在工序STc2中，在蚀刻装置的腔室内形成稀有气体的等离子体。在工序STc2中使用的稀有气体例如为Ar气体。在工序STc2中使用的稀有气体也可以是Ar气体以外的稀有气体。在工序STc2中，从等离子体向基板W供给稀有气体的离子。被供给至基板W的稀有气体的离子使沉积物DPC中包含的碳氟化合物与第二区域R2的材料反应。其结果是，在工序STc2中，如图14的(b)所示那样对第二区域R2进行蚀刻。进行工序STc2，直至第二区域R2上的沉积物DPC实质上消失为止。另一方面，在第一区域R1的上方，沉积物DPC形成于沉积物DP上，因此即使供给稀有气体的离子也不会被去除。
在图13所示的工序STc中，可以交替地重复进行工序STc1和工序STc2，如图14的(c)所示，进一步对第二区域R2进行蚀刻。在该情况下，工序STc包括工序STc3。在工序STc3中，判定是否满足停止条件。在工序STc3中，在工序STc1与工序STc2的交替的重复次数达到规定次数的情况下，满足停止条件。当在工序STc3中判定为不满足停止条件的情况下，再次依次执行工序STc1和工序STc2。另一方面，当在工序STc3中判定为满足停止条件的情况下，工序STc结束。
可以在工序STc结束后进行工序STd。或者，可以在工序STc结束后不进行工序STd，在工序STJ中判定是否满足停止条件。当在工序STJ中判定为不满足停止条件时，再次进行工序STb。在工序STb中，如图14的(d)所示，在第一区域R1上，在沉积物DPC上形成沉积物DP。而且，通过再次执行图13所示的工序STc，如图14的(e)所示那样进一步对第二区域R2进行蚀刻。
根据图13所示的工序STc，形成于第二区域R2上的沉积物DPC被用于蚀刻第二区域R2，并在工序STc2中实质上消失。因而，当在工序STc之后进行工序STb时，第二区域R2露出，因此沉积物DP选择性地或优先地形成于第一区域R1上的沉积物DPC上，不形成于第二区域R2上。因而，能够防止在工序STb之后进行的工序STc中第二区域R2的蚀刻停止。另外，由于在第一区域R1上残留有沉积物DPC的状态下进行工序STb，因此沉积物DP也充分地形成于图2所示的基板W的第一区域R1的肩部之上。因而，根据包括图13所示的工序STc的方法MT，能够更可靠地保护第一区域R1。
在图13所示的工序STc中使用的蚀刻装置能够是等离子体处理装置1或等离子体处理装置1B。无论在使用等离子体处理装置1和等离子体处理装置1B中的哪一方的情况下，控制部MC均通过实现各自包括工序STc1和工序STc2的多个蚀刻循环来实现工序STc。当在图13所示的工序STc中使用的蚀刻装置为等离子体处理装置1的情况下，在工序STc1中，等离子体处理装置1的控制部MC控制气体供给部GS，以向腔室10内供给第二处理气体。另外，在工序STc1中，控制部MC控制排气装置50，以将腔室10内的气体的压力设定为指定的压力。另外，在工序STc1中，控制部MC控制等离子体生成部，以在腔室10内从第二处理气体生成等离子体。具体地说，控制部MC控制高频电源62，以供给高频电力HF。另外，在工序STc1中，控制部MC可以控制偏置电源64，以供给电偏压EB。此外，在工序STc1中，可以不供给电偏压EB。
在工序STc2中，等离子体处理装置1的控制部MC控制气体供给部GS，以向腔室10内供给稀有气体。另外，在工序STc2中，控制部MC控制排气装置50，以将腔室10内的气体的压力设定为指定的压力。另外，在工序STc2中，控制部MC控制等离子体生成部，以在腔室10内从稀有气体生成等离子体。具体地说，控制部MC控制高频电源62，以供给高频电力HF。另外，在工序STc2中，控制部MC控制偏置电源64，以供给电偏压EB。
当在图13所示的工序STc中使用的蚀刻装置为等离子体处理装置1B的情况下，等离子体处理装置1B的控制部MC控制气体供给部GSB，以向腔室110内供给包含碳氟化合物气体的第二处理气体。另外，在工序STc1中，控制部MC控制排气装置150，以将腔室110内的气体的压力设定为指定的压力。另外，在工序STc1中，控制部MC控制等离子体生成部，以在腔室110内从第二处理气体生成等离子体。具体地说，控制部MC控制高频电源170a和高频电源170b，以供给高频电力。另外，在工序STc1中，控制部MC可以控制偏置电源164，以供给电偏压EB。
在工序STc2中，等离子体处理装置1B的控制部MC控制气体供给部GSB，以向腔室110内供给稀有气体。另外，在工序STc2中，控制部MC控制排气装置150，以将腔室110内的气体的压力设定为指定的压力。另外，在工序STc2中，控制部MC控制等离子体生成部，以在腔室110内从稀有气体生成等离子体。具体地说，控制部MC控制高频电源170a和高频电源170b，以供给高频电力。另外，在工序STc2中，控制部MC控制偏置电源164，以供给电偏压EB。
下面，参照图15来说明其它例示性的实施方式所涉及的蚀刻方法。图15是其它例示性的实施方式所涉及的蚀刻方法的流程图。图15所示的蚀刻方法(下面，称为“方法MTB”)包括工序STa、工序Ste以及工序STc。在方法MTB中，可以依次执行各自包括工序STe和工序STc的多个循环。方法MTB还可以包括工序STf。多个循环的各循环可以还包括工序STf。方法MTB还可以包括工序STd。多个循环的各循环还可以包括工序STd。
在方法MTB中，可以使用等离子体处理装置1或等离子体处理装置1B。在方法MTB中，也可以使用其它等离子体处理装置。图16是概要性地表示其它例示性的实施方式所涉及的等离子体处理装置的图。下面，从图16所示的等离子体处理装置1C与等离子体处理装置1的不同点的观点出发来对等离子体处理装置1C进行说明。
等离子体处理装置1C具备至少一个直流电源。至少一个直流电源构成为向上部电极30施加负的直流电压。当在腔室10内生成等离子体时，若对上部电极30施加负的直流电压，则等离子体中的正离子撞击顶板34。其结果是，从顶板34释放出二次电子并供给到基板。另外，从顶板34释放出硅并供给到基板。
在一个实施方式中，上部电极30可以包括内侧部分301和外侧部分302。内侧部分301和外侧部分302彼此电分离。外侧部分302相对于内侧部分301设置于径向外侧，以包围内侧部分301的方式沿周向延伸。内侧部分301包括顶板34的内侧区域341，外侧部分302包括顶板34的外侧区域342。内侧区域341可以具有大致圆盘形状，外侧区域342可以具有环形状。内侧区域341及外侧区域342分别与等离子体处理装置1的顶板34同样地由含硅材料形成。
在等离子体处理装置1C中，高频电源62向内侧部分301和外侧部分302这两方供给高频电力HF。等离子体处理装置1可以具备直流电源71和直流电源72来作为至少一个直流电源。直流电源71和直流电源72均可以为可变直流电源。直流电源71与内侧部分301电连接，以对内侧部分301施加负的直流电压。直流电源72与外侧部分302电连接，以对外侧部分302施加负的直流电压。此外，等离子体处理装置1C的其它结构能够与等离子体处理装置1的对应的结构相同。
再次参照图15。下面，以将方法MTB应用于图2所示的基板W的情况为例来说明该方法MTB。在以下的说明中，还参照图17的(a)～图17的(d)。图17的(a)～图17的(d)分别是应用了图15所示的蚀刻方法的对应的工序的状态的一例的基板的局部放大截面图。
方法MTB通过工序STa开始。方法MTB的工序STa是与方法MT的工序STa相同的工序。
在工序STa之后进行工序STe。在工序STe中，如图17的(a)所示，第一沉积物DP1选择性地或优先地形成于第一区域R1上。
在一个实施方式中，工序STe可以是与工序STb相同的工序。在该情况下，在工序STe中形成的第一沉积物DP1与沉积物DP相同。在该情况下，在工序STe中使用的等离子体处理装置可以是等离子体处理装置1、等离子体处理装置1B或等离子体处理装置1C。
在其它实施方式中，工序STe在进行与工序STb相同的工序时可以包括向上部电极30施加负的直流电压的工序。在该情况下，在工序STe中，使用等离子体处理装置1C。在该情况下，第一沉积物DP1由来自从第一处理气体生成的等离子体的化学种(例如碳)和从顶板34释放出的硅形成，为致密的膜。在该情况下，等离子体处理装置1C的控制部MC在进行工序STb时还实现向上部电极30施加负的直流电压的工序。
在工序STe中，控制部MC控制至少一个直流电源，以对上部电极30施加负的直流电压。具体地说，控制部MC控制直流电源71和直流电源72，以对上部电极30施加负的直流电压。从直流电源71施加于上部电极30的内侧部分301的负的直流电压的绝对值可以比从直流电源72施加于上部电极30的外侧部分302的负的直流电压的绝对值大。在工序STe中，直流电源72可以不对上部电极30的外侧部分302施加电压。
如上述那样，方法MTB还可以包括工序STf。在工序STe之后且工序STc之前进行工序STf。在工序STf中，如图17的(b)所示，第二沉积物DP2形成于基板W上。第二沉积物DP2包含硅。在工序STf中使用的等离子体处理装置的控制部MC构成为实现工序STf。
在工序STf中，可以通过等离子体辅助化学气相沉积(即、PECVD)来形成第二沉积物DP2。在通过PECVD形成第二沉积物DP2的情况下，在工序STf中使用的等离子体处理装置可以是等离子体处理装置1、等离子体处理装置1B、或等离子体处理装置1C。
当在工序STf中使用等离子体处理装置1或1C进行PECVD的情况下，控制部MC控制气体供给部GS，以向腔室10内供给处理气体。处理气体包含如SiCl4气体那样的含硅气体。处理气体还可以包含H2气体。另外，控制部MC控制排气装置50，以将腔室10内的气体的压力设定为指定的压力。另外，控制部MC控制等离子体生成部，以在腔室10内从处理气体生成等离子体。具体地说，控制部MC控制高频电源62，以供给高频电力HF。
在工序STf使用等离子体处理装置1B进行PECVD的情况下，控制部MC控制气体供给部GSB，以向腔室110内供给处理气体。处理气体包含如SiCl4气体这样的含硅气体。处理气体还可以包含H2气体。另外，控制部MC控制排气装置150，以将腔室110内的气体的压力设定为指定的压力。另外，控制部MC控制等离子体生成部，以在腔室110内从处理气体生成等离子体。具体地说，控制部MC控制高频电源170a和高频电源170b，以供给高频电力。
或者，工序STf在通过腔室10生成等离子体时可以包括向上部电极30施加负的直流电压的工序。当在腔室10内生成等离子体时，若对上部电极30施加负的直流电压，额等离子体中的正离子撞击顶板34。其结果是，从顶板34释放出二次电子并供给至基板W。另外，从顶板34释放出硅并供给至基板W。被供给至基板W的硅在基板W上形成第二沉积物DP2。在该情况下的工序STf中，使用等离子体处理装置1C。
在该情况下，等离子体处理装置1C的控制部MC构成为进行工序STf。在工序STf中，控制部MC控制气体供给部GS，以向腔室10内供给气体。在工序STf中向腔室10内供给的气体包含如Ar气体这样的稀有气体。在工序STf中向腔室10内供给的气体还可以包含氢气体(H2气体)。另外，控制部MC控制排气装置50，以将腔室10内的气体的压力设定为指定的压力。另外，控制部MC控制等离子体生成部，以在腔室10内从气体生成等离子体。具体地说，控制部MC控制高频电源62，以供给高频电力HF。
另外，在工序STf中，控制部MC控制至少一个直流电源，以对上部电极30施加负的直流电压。具体地说，控制部MC控制直流电源71和直流电源72，以对上部电极30施加负的直流电压。从直流电源71施加于上部电极30的内侧部分301的负的直流电压的绝对值可以比从直流电源72施加于上部电极30的外侧部分302的负的直流电压的绝对值大。
接着，在方法MTB中，进行工序STc，如图17的(c)所示那样对第二区域R2进行蚀刻。方法MTB的工序STc是与方法MT的工序STc相同的工序。在工序STc中使用的等离子体处理装置可以是等离子体处理装置1、等离子体处理装置1B或等离子体处理装置1C。
在方法MTB中，可以在对第二区域R2进行蚀刻之后执行工序STd，如图17的(d)所示那样去除第一沉积物DP1和第二沉积物DP2。方法MTB的工序STd是与方法MT的工序ST相同的工序。在工序STd中使用的等离子体处理装置可以是等离子体处理装置1、等离子体处理装置1B或等离子体处理装置1C。
根据方法MTB，由于第二沉积物DP2形成于第一沉积物DP1上，因此能进一步抑制基板W的第一区域R1的肩部的蚀刻，从而抑制由第一区域R1提供的凹部的开口扩大。
此外，如上述那样，在方法MT中，可以执行各自包括工序STe、工序STf、工序STc以及工序STd的多个循环。在多个循环中的几个循环中，可以省略工序STe、工序STf以及工序STd中的至少一个工序。另外，包括工序STe的循环的数量可以比包括工序STf的循环的数量少。在该情况下，通过在第一沉积物DP1消耗之前进行工序STf来形成第二沉积物DP2，能够削减工序STe的次数。
下面，参照图18。图18是能够应用各种例示性的实施方式所涉及的蚀刻方法的另一其它例的基板的局部放大截面图。方法MT也能够应用于图18所示的基板WC。
基板WC包括第一区域R1和第二区域R2。基板WC还可以包括第三区域R3和基底区域UR。第三区域R3设置于基底区域UR上。第三区域R3由有机材料形成。第二区域R2形成于第三区域R3上。第二区域R2包含氧化硅。第二区域R2可以包括氧化硅膜、设置于该氧化硅膜上的碳化硅膜。第一区域R1是设置于第二区域R2上的掩模，并被图案化。第二区域R2可以是光致抗蚀剂掩模。第二区域R2可以是超紫外线(EUV)掩模。
图19的(a)和图19的(b)分别是应用了例示性的实施方式所涉及的蚀刻方法的对应的工序的状态的一例的基板的局部放大截面图。在将方法MT应用于基板WC的情况下，在工序STb中，如图19的(a)所示，沉积物DP选择性地或优先地形成于第一区域R1上。而且，在工序STc中，如图19的(b)所示那样对第二区域R2进行蚀刻。此外，可以对图18所示的基板WC应用方法MTB。
以上，对各种例示性的实施方式进行了说明，但并不限定于上述的例示性的实施方式，可以进行各种追加、省略、置换和变更。另外，能够组合不同的实施方式中的要素来形成其它实施方式。
在方法MT和方法MTB中使用的等离子体处理装置可以是与等离子体处理装置1相分别的电容耦合型的等离子体处理装置。另外，在方法MT和方法MTB中使用的等离子体处理装置可以是与等离子体处理装置1B相分别的感应耦合型的等离子体处理装置。在方法MT和方法MTB中使用的等离子体处理装置可以是其它类型的等离子体处理装置。这样的等离子体处理装置可以是电子回旋共振(ECR)等离子体处理装置或者通过微波之类的表面波来生成等离子体的等离子体处理装置。
根据以上的说明应当理解的是，在本说明书中说明本公开的各种实施方式的目的是为了进行说明，在不脱离本公开的范围和主旨的情况下能够进行各种变更。因而，本说明书所公开的各种实施方式并非用于限定，真正的范围和主旨由所附的权利要求书示出。
附图标记说明
W：基板；R1：第一区域；R2：第二区域；1：等离子体处理装置；10：腔室；14：基板支承器；MC：控制部。

Claims (20)

1.一种蚀刻方法，包括以下工序：
工序(a)，提供基板，该基板具有第一区域和第二区域，所述第二区域被所述第一区域包围，所述第二区域包含硅和氧，所述第一区域由与所述第二区域不同的材料形成；
工序(b)，利用从包含一氧化碳气体或硫化羰气体的第一处理气体生成的第一等离子体在所述第一区域上优先地形成沉积物，其中，所述第一处理气体不含氟；以及
工序(c)，对所述第二区域进行蚀刻，
交替地重复进行所述工序(b)和所述工序(c)。
2.根据权利要求1所述的蚀刻方法，其特征在于，
所述第二区域由氧化硅形成，
所述工序(c)包括以下工序：
工序(c1)，通过从包含碳氟化合物气体的第二处理气体生成等离子体，来在所述基板上形成包含碳氟化合物的其它沉积物；以及
工序(c2)，通过向在其上形成有所述其它沉积物的所述基板供给来自从稀有气体生成的等离子体的离子，来对所述第二区域进行蚀刻。
3.根据权利要求2所述的蚀刻方法，其特征在于，
在所述工序(c)中，所述第二区域被自对准地蚀刻。
4.根据权利要求1所述的蚀刻方法，其特征在于，
所述第一区域是形成于所述第二区域上的光致抗蚀剂掩模。
5.根据权利要求1～3中的任一项所述的蚀刻方法，其特征在于，
在同一腔室中执行所述工序(b)和所述工序(c)。
6.根据权利要求1～3中的任一项所述的蚀刻方法，其特征在于，
在第一腔室中执行所述工序(b)，
在第二腔室中执行所述工序(c)。
7.根据权利要求6所述的蚀刻方法，其特征在于，
在所述工序(b)与所述工序(c)之间还包括在真空环境下从所述第一腔室向所述第二腔室搬送所述基板的工序。
8.一种等离子体处理装置，具备：
腔室；
基板支承器，其设置于所述腔室内；
等离子体生成部，其构成为在所述腔室内生成等离子体；以及
控制部，
其中，所述控制部构成为实现以下工序：
工序(a)，利用从包含一氧化碳气体或硫化羰气体的第一处理气体生成的第一等离子体，在基板的第一区域上优先地形成沉积物，其中，所述第一处理气体不含氟；以及
工序(b)，对所述基板的第二区域进行蚀刻，其中，所述第二区域被所述第一区域包围，
所述控制部构成为还实现工序(c)，在所述工序(c)中交替地重复进行所述工序(a)和所述工序(b)。
9.根据权利要求8所述的等离子体处理装置，其特征在于，
通过多个循环来执行所述工序(b)，
所述多个循环的各循环包括以下工序：
工序(b1)，通过从包含碳氟化合物气体的第二处理气体生成等离子体，来在所述基板上形成包含碳氟化合物的其它沉积物；以及
工序(b2)，通过向在其上形成有所述其它沉积物的所述基板供给来自从稀有气体生成的等离子体的离子，来对所述第二区域进行蚀刻。
10.根据权利要求8或9所述的等离子体处理装置，其特征在于，
所述第一处理气体包含一氧化碳气体和氢气体。
11.根据权利要求8或9所述的等离子体处理装置，其特征在于，
所述第一处理气体包含一氧化碳气体和氮气体。
12.根据权利要求8或9所述的等离子体处理装置，其特征在于，
至少在由所述第一区域和所述第二区域限定出的凹部的深宽比为4以下时执行所述工序(a)。
13.根据权利要求8或9所述的等离子体处理装置，其特征在于，
所述等离子体处理装置还具备上部电极，该上部电极设置于所述基板支承器的上方，
所述上部电极包括与所述腔室的内部空间接触的顶板，
所述顶板由含硅材料形成，
所述控制部构成为：在进行所述工序(a)时，还实现向所述上部电极施加负的直流电压的工序。
14.根据权利要求13所述的等离子体处理装置，其特征在于，
所述控制部构成为：在所述工序(a)之后且所述工序(b)之前，还实现在所述基板上形成含硅的沉积物的工序。
15.根据权利要求8或9所述的等离子体处理装置，其特征在于，
所述等离子体处理装置还具备上部电极，该上部电极设置于所述基板支承器的上方，
所述上部电极包括与所述腔室的内部空间接触的顶板，
所述顶板由含硅材料形成，
所述控制部构成为：在所述工序(a)之后且所述工序(b)之前，还实现在所述基板上形成包含硅的沉积物的工序。
16.根据权利要求14所述的等离子体处理装置，其特征在于，
在所述基板上形成包含硅的沉积物的所述工序包括：当在腔室内生成等离子体时，向所述上部电极施加负的直流电压。
17.一种基板处理***，对基板进行处理，该基板具有第一区域和第二区域，所述第二区域被所述第一区域包围，所述第二区域包含硅和氧，所述第一区域不包含氧且由与所述第二区域的材料不同的材料形成，所述基板处理***具备：
沉积装置，其构成为利用从包含一氧化碳气体或硫化羰气体的第一处理气体生成的第一等离子体在所述第一区域上优先地形成沉积物，所述第一处理气体不含氟；
蚀刻装置，其构成为对所述第二区域进行蚀刻；以及
搬送模块，其构成为在所述沉积装置与所述蚀刻装置之间在真空环境下搬送所述基板，
其中，交替地重复进行所述沉积装置的形成沉积物的处理和所述蚀刻装置的蚀刻的处理。
18.一种存储介质，其存储程序，该程序使等离子体处理装置执行根据权利要求1～7中的任一项所记载的蚀刻方法。
19.一种等离子体处理装置，具备：
腔室；
基板支承器，其设置于所述腔室内；
等离子体生成部，其构成为在所述腔室内生成等离子体；以及
控制部，
其中，所述控制部构成为实现以下工序：
工序(a)，利用从包含一氧化碳气体或硫化羰气体的第一处理气体生成的第一等离子体，在基板的第一区域上优先地形成沉积物，其中，所述第一处理气体不含氟，所述第一区域包括氮化硅膜；以及
工序(b)，对所述基板的第二区域进行蚀刻，其中，所述第二区域包括氧化硅膜，所述第二区域被所述第一区域包围，
所述等离子体处理装置还具备上部电极，该上部电极设置于所述基板支承器的上方，
所述上部电极包括与所述腔室的内部空间接触的顶板，
所述顶板由含硅材料形成，
所述控制部构成为：在进行所述工序(a)时，还实现向所述上部电极施加负的直流电压的工序。
20.一种等离子体处理装置，具备：
腔室；
基板支承器，其设置于所述腔室内；
等离子体生成部，其构成为在所述腔室内生成等离子体；以及
控制部，
其中，所述控制部构成为实现以下工序：
工序(a)，利用从包含一氧化碳气体或硫化羰气体的第一处理气体生成的第一等离子体，在基板的第一区域上优先地形成沉积物，其中，所述第一处理气体不含氟，所述第一区域包括氮化硅膜；以及
工序(b)，对所述基板的第二区域进行蚀刻，其中，所述第二区域包括氧化硅膜，所述第二区域被所述第一区域包围，
所述等离子体处理装置还具备上部电极，该上部电极设置于所述基板支承器的上方，
所述上部电极包括与所述腔室的内部空间接触的顶板，
所述顶板由含硅材料形成，
所述控制部构成为：在所述工序(a)之后且所述工序(b)之前，还实现在所述基板上形成包含硅的沉积物的工序。
CN202180006822.9A 2020-09-18 2021-08-24 蚀刻方法、等离子体处理装置、基板处理***以及存储介质 Active CN114762091B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311626120.8A CN117577524A (zh) 2020-09-18 2021-08-24 蚀刻方法和等离子体处理装置

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP2020157290 2020-09-18
JP2020-157290 2020-09-18
JP2020185206 2020-11-05
JP2020-185206 2020-11-05
JP2021-029988 2021-02-26
JP2021029988 2021-02-26
US202163162739P 2021-03-18 2021-03-18
US63/162,739 2021-03-18
PCT/JP2021/031030 WO2022059440A1 (ja) 2020-09-18 2021-08-24 エッチング方法、プラズマ処理装置、及び基板処理システム

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202311626120.8A Division CN117577524A (zh) 2020-09-18 2021-08-24 蚀刻方法和等离子体处理装置

Publications (2)

Publication Number Publication Date
CN114762091A CN114762091A (zh) 2022-07-15
CN114762091B true CN114762091B (zh) 2023-12-15

Family

ID=80776814

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202180006822.9A Active CN114762091B (zh) 2020-09-18 2021-08-24 蚀刻方法、等离子体处理装置、基板处理***以及存储介质
CN202311626120.8A Pending CN117577524A (zh) 2020-09-18 2021-08-24 蚀刻方法和等离子体处理装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202311626120.8A Pending CN117577524A (zh) 2020-09-18 2021-08-24 蚀刻方法和等离子体处理装置

Country Status (6)

Country Link
US (1) US20220351981A1 (zh)
JP (2) JP7123287B1 (zh)
KR (2) KR20230124754A (zh)
CN (2) CN114762091B (zh)
TW (2) TWI797739B (zh)
WO (1) WO2022059440A1 (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164571A (ja) * 1998-11-27 2000-06-16 Sony Corp コンタクトホール形成方法およびプラズマエッチング方法
CN1708837A (zh) * 2002-10-24 2005-12-14 朗姆研究公司 在薄膜的等离子体蚀刻过程中探测终止点的方法和装置
WO2017199946A1 (ja) * 2016-05-19 2017-11-23 東京エレクトロン株式会社 エッチング方法
WO2020040005A1 (ja) * 2018-08-24 2020-02-27 東京エレクトロン株式会社 エッチングする方法及びプラズマ処理装置
CN111463123A (zh) * 2019-01-18 2020-07-28 东京毅力科创株式会社 蚀刻膜的方法
CN112530799A (zh) * 2019-09-17 2021-03-19 东京毅力科创株式会社 蚀刻氧化硅膜的方法及等离子体处理装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW502300B (en) * 2001-09-28 2002-09-11 Macronix Int Co Ltd Method of reducing pattern spacing or opening dimension
US7169695B2 (en) * 2002-10-11 2007-01-30 Lam Research Corporation Method for forming a dual damascene structure
KR100621562B1 (ko) * 2004-07-30 2006-09-14 삼성전자주식회사 Ｃｏ 가스에 의해 형성된 선택적 폴리머 마스크를사용하는 건식 식각 방법
KR20090038151A (ko) * 2007-10-15 2009-04-20 주식회사 하이닉스반도체 반도체 소자의 콘택홀 제조방법
KR101662702B1 (ko) * 2009-12-31 2016-10-06 삼성전자 주식회사 반도체 소자의 제조 방법
JP5674375B2 (ja) * 2010-08-03 2015-02-25 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP5694022B2 (ja) * 2011-03-22 2015-04-01 東京エレクトロン株式会社 基板処理方法及び記憶媒体
JP5981106B2 (ja) * 2011-07-12 2016-08-31 東京エレクトロン株式会社 プラズマエッチング方法
JP2014082228A (ja) * 2012-10-12 2014-05-08 Tokyo Electron Ltd プラズマエッチング方法
JP6396699B2 (ja) 2014-02-24 2018-09-26 東京エレクトロン株式会社 エッチング方法
KR101675219B1 (ko) 2015-03-16 2016-11-10 김성직 모터용 페라이트 마그네틱 길이 가공장치
JP2017092376A (ja) * 2015-11-16 2017-05-25 東京エレクトロン株式会社 エッチング方法
JP7071884B2 (ja) * 2018-06-15 2022-05-19 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164571A (ja) * 1998-11-27 2000-06-16 Sony Corp コンタクトホール形成方法およびプラズマエッチング方法
CN1708837A (zh) * 2002-10-24 2005-12-14 朗姆研究公司 在薄膜的等离子体蚀刻过程中探测终止点的方法和装置
WO2017199946A1 (ja) * 2016-05-19 2017-11-23 東京エレクトロン株式会社 エッチング方法
CN109196624A (zh) * 2016-05-19 2019-01-11 东京毅力科创株式会社 蚀刻方法
WO2020040005A1 (ja) * 2018-08-24 2020-02-27 東京エレクトロン株式会社 エッチングする方法及びプラズマ処理装置
CN111463123A (zh) * 2019-01-18 2020-07-28 东京毅力科创株式会社 蚀刻膜的方法
JP2020119918A (ja) * 2019-01-18 2020-08-06 東京エレクトロン株式会社 膜をエッチングする方法
CN112530799A (zh) * 2019-09-17 2021-03-19 东京毅力科创株式会社 蚀刻氧化硅膜的方法及等离子体处理装置

Also Published As

Publication number Publication date
TW202324534A (zh) 2023-06-16
TW202215530A (zh) 2022-04-16
KR20220103120A (ko) 2022-07-21
TWI797739B (zh) 2023-04-01
WO2022059440A1 (ja) 2022-03-24
TW202407804A (zh) 2024-02-16
CN114762091A (zh) 2022-07-15
JPWO2022059440A1 (zh) 2022-03-24
JP2022161940A (ja) 2022-10-21
US20220351981A1 (en) 2022-11-03
KR20230124754A (ko) 2023-08-25
TWI824939B (zh) 2023-12-01
JP7123287B1 (ja) 2022-08-22
CN117577524A (zh) 2024-02-20
KR102568003B1 (ko) 2023-08-16

Similar Documents

Publication Publication Date Title
TWI760555B (zh) 蝕刻方法
CN111463123B (zh) 蚀刻膜的方法
TWI823889B (zh) 電漿處理裝置之零件之清潔方法
JP2023118883A (ja) プラズマ処理装置
TWI830129B (zh) 蝕刻裝置及蝕刻方法
CN114762091B (zh) 蚀刻方法、等离子体处理装置、基板处理***以及存储介质
TW202133252A (zh) 蝕刻方法、基板處理裝置及基板處理系統
CN112530799A (zh) 蚀刻氧化硅膜的方法及等离子体处理装置
CN113270315A (zh) 蚀刻方法、基片处理装置和基片处理***
CN111725062B (zh) 膜的蚀刻方法和等离子体处理装置
CN111508831A (zh) 蚀刻方法、等离子体处理装置和处理***
TWI840524B (zh) 蝕刻基板之膜之方法及電漿處理裝置
US20220068629A1 (en) Substrate processing method and plasma processing apparatus
JP7309799B2 (ja) エッチング方法及びプラズマ処理装置
JP2022039910A (ja) 基板処理方法及びプラズマ処理装置
CN112786442A (zh) 等离子体处理方法及等离子体处理装置
CN112599414A (zh) 基片处理方法、半导体器件的制造方法和等离子体处理装置
JP2022074000A5 (zh)

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant