TWI774836B - 被加工物之處理方法 - Google Patents

被加工物之處理方法 Download PDF

Info

Publication number
TWI774836B
TWI774836B TW107130756A TW107130756A TWI774836B TW I774836 B TWI774836 B TW I774836B TW 107130756 A TW107130756 A TW 107130756A TW 107130756 A TW107130756 A TW 107130756A TW I774836 B TWI774836 B TW I774836B
Authority
TW
Taiwan
Prior art keywords
film
tungsten
mask
workpiece
plasma etching
Prior art date
Application number
TW107130756A
Other languages
English (en)
Other versions
TW201921458A (zh
Inventor
長友優
木原嘉英
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW201921458A publication Critical patent/TW201921458A/zh
Application granted granted Critical
Publication of TWI774836B publication Critical patent/TWI774836B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本發明旨在提供一種方法，其除了調整遮罩的開口寛度之外，更提供對於電漿蝕刻更為堅固的遮罩。於一實施形態的方法中，於被加工物上形成鎢膜。被加工物具有底膜及設於該底膜上之遮罩。鎢膜包含：沿著劃定開口之遮罩的側壁面延伸之第1區、及於底膜上延伸之第2區。接著，以第1區留下的方式，執行鎢膜的電漿蝕刻。於鎢膜的形成中，將含有鎢的前驅物氣體供給至被加工物。接著，為了對被加工物上的前驅物供給氫的活性物種，而產生氫氣的電漿。

Description

被加工物之處理方法
本發明的實施形態，係關於被加工物之處理方法。
於電子元件的製造中，為了將遮罩的圖案轉印至底膜而進行電漿蝕刻。遮罩一般係使用光罩。光罩係利用光微影技術而形成。因此，形成於被蝕刻層之圖案的極限尺寸，與利用光微影技術所形成之光罩的解像極限相關。
隨著近年來電子元件的高積體化，而要求形成尺寸小於光罩的解像極限之圖案。因此，吾人提出如下技術：藉由使矽氧化膜沉積於光罩上，而調整由該光罩所劃定的開口的寛度。此技術記載於專利文獻1。
於記載於專利文獻1之技術中，藉由原子層沉積法(Atomic Layer Deposition，ALD法)而於光罩上形成矽氧化膜。具體而言，對於具有光罩之被加工物，交替提供給胺基矽烷氣體及經活化的氧物質。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開2011－82560號公報
[發明欲解決之問題]
對於電漿蝕刻，要求於膜上形成高深寬比的開口，及／或於膜上形成深的開口。因此，除了調整遮罩的開口寛度之外，還要求對於電漿蝕刻提供更堅固的遮罩。 [解決問題之方法]
於一態樣中，提供被加工物之處理方法。被加工物具有底膜及遮罩。遮罩設於底膜上。遮罩提供開口。此方法包含：(i)鎢膜形成步驟，於被加工物上形成鎢膜，鎢膜包含沿著劃定開口之遮罩的側壁面延伸之第1區、及於底膜上延伸之第2區；及(ii)鎢膜電漿蝕刻步驟，以留下第1區而去除第2區的方式，執行鎢膜的電漿蝕刻。鎢膜形成步驟包含：(iii)前驅物氣體供給步驟，為了使含鎢之前驅物沉積於被加工物上，而對被加工物供給含鎢之前驅物氣體；及(iv)氫氣電漿產生步驟，為了對被加工物上的前驅物供給氫的活性物種，而產生氫氣的電漿。
於一態樣之方法中，藉由執行前驅物的沉積、及利用氫的活性物種所進行之前驅物中的雜質去除，而於遮罩及底膜的表面上，形成鎢膜。接著，以留下第1區的方式蝕刻鎢膜。藉此，調整遮罩的開口寛度。再者，因鎢製的第1區係沿著遮罩的側壁面設置，故可提供對底膜電漿蝕刻更為堅固的遮罩。另外，於利用不使用電漿之原子層沉積法而形成鎢膜時，為了使產生用以去除前驅物中之雜質的反應，通常將被加工物的溫度設定成250℃以上的溫度。另一方面，於一態樣之方法中，因藉由來自氫氣電漿之氫的活性物種將前驅物中的雜質去除而形成鎢膜，故可將形成鎢膜的步驟的執行中的被加工物的溫度設定成低的溫度。
於一實施形態之形成鎢膜之步驟中，執行複數次循環，該循環各自包含前驅物氣體供給步驟與氫氣電漿產生步驟。
於一實施形態中，前驅物氣體係鹵化鎢氣體。於一實施形態中，前驅物氣體亦可為六氟化鎢氣體。
於一實施形態中，方法更包含：取得被加工物的複數區域的各區域的遮罩的開口寛度的測量值之步驟；計算複數區域的各區域的開口寛度的測量值與基準值間之正的差分值之步驟；及於鎢膜形成步驟中，以於被加工物的複數區域的各區域形成具有對應差分值之膜厚之鎢膜的方式，調整被加工物的複數區域的各區域的溫度之步驟。鎢膜形成步驟，係於被加工物的複數區域的各區域的溫度被調整的狀態下執行。
於一實施形態中，被加工物具有：含矽膜、設於該含矽膜上之有機膜、設於該有機膜上之含矽之抗反射膜、及設於該抗反射膜上之光罩。含矽膜具有：由矽所形成之第1膜、及設於該第1膜上且由氧化矽所形成之第2膜。
於一實施形態中，底膜係抗反射膜，而設於底膜上之遮罩係光罩。於此實施形態中，方法更包含：抗反射膜電漿蝕刻步驟，於鎢膜電漿蝕刻步驟的執行後，執行抗反射膜的電漿蝕刻；有機膜電漿蝕刻步驟，執行有機膜的電漿蝕刻，從該有機膜形成有機遮罩；第2膜電漿蝕刻步驟，執行第2膜的電漿蝕刻；有機遮罩去除步驟，去除有機遮罩；及第1膜電漿蝕刻步驟，執行第1膜的電漿蝕刻。
於一實施形態中，底膜係第1膜，而遮罩係由第2膜所形成之遮罩。於此實施形態中，方法更包含：抗反射膜電漿蝕刻步驟，執行抗反射膜的電漿蝕刻；有機膜電漿蝕刻步驟，執行有機膜的電漿蝕刻，從該有機膜形成有機遮罩；第2膜電漿蝕刻步驟，執行第2膜的電漿蝕刻；有機遮罩去除步驟，去除有機遮罩；及第1膜電漿蝕刻步驟，執行第1膜的電漿蝕刻。鎢膜形成步驟及鎢膜電漿蝕刻步驟，於有機遮罩去除步驟與第1膜電漿蝕刻步驟之間執行。 [發明效果]
如以上所述，可調整遮罩的開口寛度，且可對電漿蝕刻提供更堅固的遮罩。
以下，參考圖式詳細說明各種實施形態。又，各圖式中，對於相同或相當部分賦予相同符號。
圖1係一實施形態之被加工物之處理方法的流程圖。圖1所示方法MT，包含調整遮罩的開口寛度之步驟STR。步驟STR係執行用以調整遮罩的開口寛度，該遮罩係用於步驟ST2、步驟ST3、步驟ST4及步驟ST6中之至少一步驟中之電漿蝕刻。
圖2係可應用圖1所示方法之一例之被加工物之部分放大剖面圖。圖2所示被加工物W，可具有大致圓盤狀。於一實施形態中，被加工物W具有：含矽膜SF、有機膜OF、抗反射膜BF及光罩RM。含矽膜SF設於基層BL上。於一實施形態中，含矽膜SF包含第1膜F1及第2膜F2。第1膜F1設於基層BL上，第2膜F2設於第1膜F1上。第1膜F1與第2膜F2含有矽，且彼此由不同材料所形成。第1膜F1例如由矽所形成。第1膜F1可為多結晶矽膜或非晶矽膜。第2膜F2例如由氧化矽所形成。
有機膜OF設於含矽膜SF上。抗反射膜BF設於有機膜OF上。抗反射膜BF含有矽。光罩RM設於抗反射膜BF上。光罩RM具有可藉由電漿蝕刻轉印至抗反射膜BF之圖案。亦即，光罩RM提供開口ORM。開口ORM為溝槽或孔洞，使抗反射膜BF表面露出一部分。光罩RM可藉由採用光微影技術所進行之光阻膜之圖案化而形成。
如圖1所示，方法MT包含步驟ST1～步驟ST6及步驟STR。步驟ST1～步驟ST6及步驟STR的執行，係使用一個以上之電漿處理裝置。亦即，步驟ST1～步驟ST6及步驟STR可使用單一電漿處理裝置而執行。或者，步驟ST1～步驟ST6及步驟STR的各步驟，可使用與於此等步驟中之其他步驟所使用之電漿處理裝置不同之電漿處理裝置而執行。或者，步驟ST1～步驟ST6及步驟STR中之數個步驟，可使用一個電漿處理裝置而執行，而此等步驟中之一個以上之其他步驟，可使用一個以上之其他電漿處理裝置而執行。
圖3係可用於圖1所示方法的執行中之電漿處理裝置之概略圖。圖3所示之電漿處理裝置10，係電容耦合型電漿處理裝置。電漿處理裝置10具備腔室本體12。腔室本體12具有大致圓筒形狀，提供內部空間12s。腔室本體12例如由鋁所形成。對腔室本體12的內壁面，施加陽極氧化處理。腔室本體12為接地。
於腔室本體12的底部上，設置大致圓筒狀的支撐部13。支撐部13例如由絕緣材料所構成。構成支撐部13的絕緣材料，例如為石英。支撐部13於腔室本體12內，從腔室本體12的底部於鉛直方向延伸。於腔室本體12的內部空間中，設有平台14。平台14由支撐部13所支撐。
平台14構成為可支撐載置於其上的被加工物W。平台14具有電極板16、下部電極18及靜電吸盤20。電極板16及下部電極18為導體，可由如鋁等金屬所形成。電極板16及下部電極18具有大致圓盤狀。下部電極18設於電極板16上，並電性連接於電極板16。
靜電吸盤20設於下部電極18上。靜電吸盤20具有將導電膜亦即電極配置於一對絕緣層間或一對絕緣片間而成的構造。於靜電吸盤20的電極，透過開關23電性連接著直流電源22。於將被加工物W載置於靜電吸盤20上之狀態下，若將來自直流電源22的電壓施加於靜電吸盤20，則於被加工物W與靜電吸盤20之間產生靜電吸力。藉由所產生的靜電吸力，將被加工物W固持於靜電吸盤20。
於平台14的周緣部上，以圍住被加工物W邊緣及靜電吸盤20的方式，設置對焦環FR。對焦環FR係設置用以提升電漿處理的均勻性。對焦環FR例如由含矽材料所形成。
於下部電極18的內部，設置流路18p。流路18p可於平台14的中心軸線的周圍延伸成漩渦狀。將冷媒從設於腔室本體12外部的急冷器單元經由配管26a供給至對於流路18p。使供給至流路18p的冷媒，經由配管26b返回至急冷器單元。亦即，冷媒循環於流路18p與急冷器單元之間。藉由控制此冷媒的溫度，可控制搭載於靜電吸盤20上之被加工物W的溫度。
於電漿處理裝置10，設置氣體供給管線28。氣體供給管線28將來自熱傳氣體供給機構的熱傳氣體(例如He氣體)，供給至靜電吸盤20頂面與被加工物W背面之間。
於電漿處理裝置10，設置用以調節被加工物W溫度的溫度調整部HT。溫度調整部HT設於靜電吸盤20內。溫度調整部HT連接著加熱器控制器HC。藉由使電力從加熱器控制器HC供給至溫度調整部HT，而調整靜電吸盤20的溫度，並調整載置於靜電吸盤20上之被加工物W的溫度。又，溫度調整部HT亦可設於下部電極18內。
於一實施形態中，溫度調整部HT具有複數加熱器(複數發熱阻抗元件)及複數溫度感測器。複數溫度感測器，分別檢測複數加熱器各自周圍的溫度。複數加熱器，分別設於平台14的複數區域內。於將被加工物W載置於靜電吸盤20上的狀態下，平台14之該複數區域係位於被加工物W的複數區域ER(後述)各自的正下方。於電漿處理裝置10中，依據由複數溫度感測器所測量之被加工物W的複數區域ER的溫度，進行複數加熱器所得之複數區域ER各自的溫度調整。
電漿處理裝置10具備上部電極30。上部電極30設於平台14的上方。上部電極30透過構件32而支撐於腔室本體12的上部。構件32由絕緣材料所形成。上部電極30可包含頂板34及支撐體36。頂板34面向內部空間12s。於頂板34設有複數氣體噴出孔34a。於一實施形態中，頂板34含有矽。於另一實施形態中，頂板34可含有氧化矽。
支撐體36構成為可自由裝卸地支撐頂板34。支撐體36為導體，由如鋁等金屬所形成。支撐體36可具有水冷構造。於支撐體36的內部，設有氣體擴散室36a。複數氣體流通孔36b從氣體擴散室36a往下方延伸。複數氣體流通孔36b分別連通至複數氣體噴出孔34a。於支撐體36，形成將處理氣體導引至氣體擴散室36a的氣體導入口36c。氣體導入口36c連接著氣體供給管38。
氣體供給管38透過閥組42及流量控制器組44，連接著氣源組40。氣源組40具有複數氣體源。複數氣體源係方法MT中所使用之複數氣體的來源。閥組42包含複數閥，流量控制器組44包含如質量流量控制器等之複數流量控制器。氣源組40的複數氣體源，分別透過閥組42對應的閥及流量控制器組44對應的流量控制器，而連接至氣體供給管38。
於電漿處理裝置10中，沿著腔室本體12的內壁可自由裝卸地設置遮蔽件46。遮蔽件46亦可設於支撐部13的外周。遮蔽件46係用以防止電漿處理的副產物(例如蝕刻副產物)附著於腔室本體12。遮蔽件46例如可藉由以Y2 O3 等陶瓷覆蓋鋁製底材表面而構成。
於腔室本體12的底部側且於支撐部13與腔室本體12側壁之間，設置擋板48。擋板48例如可藉由以Y2 O3 等陶瓷覆蓋鋁製底材表面而構成。於擋板48下方且於腔室本體12，設置排氣口12e。排氣口12e透過排氣管52連接著排氣裝置50。排氣裝置50構成為可將腔室本體12內的空間減壓至期望的真空度。於一例中，排氣裝置50具有自動壓力控制閥及真空泵。真空泵例如包含渦輪分子泵。於腔室本體12的側壁，形成通路12p。於內部空間12s與腔室本體12的外部間搬運被加工物W時，通過通路12p。通路12p可藉由閘閥12g開閉。閘閥12g沿著腔室本體12的側壁設置。
電漿處理裝置10更具備第1射頻電源62及第2射頻電源64。第1射頻電源62係產生第1射頻的電源。第1射頻係主要用於產生電漿的射頻。第1射頻具有27～100［MHz］範圍內的頻率。第1射頻的頻率為例如60［MHz］。第1射頻電源62透過匹配器66連接至上部電極30。匹配器66具有用以將第1射頻電源62的輸出阻抗與負載側(上部電極30側)的阻抗進行匹配之電路。又，第1射頻電源62亦可透過匹配器66連接至下部電極18。
第2射頻電源64係產生第2射頻的電源。第2射頻具有適合將離子引入被加工物W的頻率。第2射頻具有400［kHz］～40.68［MHz］範圍內的頻率。第2射頻的頻率為例如13.56［MHz］。第2射頻電源64透過匹配器68連接至下部電極18。匹配器68具有用以將第2射頻電源64的輸出阻抗與負載側(下部電極18側)的阻抗進行匹配之電路。
電漿處理裝置10更具備電源70。電源70連接至上部電極30。電源70對上部電極30施加電壓。於一例中，電源70係產生負直流電壓的直流電源。當將來自電源70的電壓施加於上部電極30，則內部空間12s中所存在的正離子衝擊於頂板34。結果，使二次電子及／或矽從頂板34釋出。
電漿處理裝置10更具備控制部Cnt。控制部Cnt可為電腦裝置。控制部Cnt例如具備處理器、記憶體等記憶裝置、鍵盤、滑鼠及／或觸控面板等輸入裝置、及顯示器等。控制部Cnt的處理器執行記憶於記憶裝置的控制程式，依據記憶於記憶裝置的配方資料，控制電漿處理裝置10的各部。控制部Cnt於方法MT的執行中控制電漿處理裝置10的各部。
再次參考圖1，說明方法MT。以下，以方法MT使用電漿處理裝置10而應用於圖2所示之被加工物W的情形為例，說明方法MT。然而，方法MT可使用電漿處理裝置10以外的一個以上的電漿處理裝置而執行。又，應用方法MT的被加工物，不限於圖2所示之被加工物W。以下，同時參考圖1與圖4。圖4(a)、圖4(b)、圖4(c)及圖4(d)係方法MT執行中所得之被加工物的部分放大剖面圖，圖4(e)係方法MT執行後狀態之被加工物的部分放大剖面圖。
如圖1所示，於方法MT中，執行步驟ST1。步驟ST1中，使光罩RM改質。具體而言，於步驟ST1中，於將圖2所示之被加工物W載置於平台14上的狀態下，將處理氣體供給至內部空間12s。步驟ST1所使用的處理氣體，例如可為氫氣與惰性氣體的混合氣體。又，於步驟ST1中，藉由排氣裝置50將內部空間12s的壓力設定成指定的壓力。又，於步驟ST1中，將來自第1射頻電源62的第1射頻供給至上部電極30。再者，於步驟ST1中，將來自電源70的電壓施加於上部電極30。又，於步驟ST1中，可將來自第2射頻電源64的第2射頻供給至下部電極18，亦可不供給至下部電極18。藉由步驟ST1的執行，於內部空間12s中產生處理氣體的電漿。電漿中的正離子衝擊於上部電極30的頂板34。結果，二次電子從頂板34釋出。藉由釋出的二次電子，使光罩RM改質。
於方法MT中，於步驟ST1的執行後，執行步驟ST2。於步驟ST2中，為了將遮罩MK1的圖案轉印至抗反射膜BF，而執行電漿蝕刻。遮罩MK1為光罩RM、或可藉由在步驟STR中調整RM的開口寛度而得之遮罩。
於步驟ST2中，於將具有遮罩MK1的被加工物W載置於平台14上之狀態下，將處理氣體供給至內部空間12s。於步驟ST2所使用的處理氣體，例如可包含氟碳化合物氣體。又，於步驟ST2中，藉由排氣裝置50將內部空間12s的壓力設定成指定的壓力。又，於步驟ST2中，將來自第1射頻電源62的第1射頻供給至上部電極30。又，於步驟ST2中，將來自第2射頻電源64的第2射頻供給至下部電極18。藉由步驟ST2的執行，於內部空間12s中產生處理氣體的電漿。接著，藉由電漿中的離子及／或自由基等活性物種，蝕刻抗反射膜BF。結果，如圖4(a)所示，遮罩MK1的圖案被轉印至抗反射膜BF。於步驟ST2執行後，亦可去除遮罩MK1。
於方法MT中，於步驟ST2的執行後，執行步驟ST3。於步驟ST3中，為了將遮罩MK2的圖案轉印至有機膜OF，而執行電漿蝕刻。遮罩MK2為可藉由步驟ST2的電漿蝕刻而從抗反射膜BF所得之遮罩、或可藉由在步驟STR中調整從抗反射膜BF所得之該遮罩的開口寛度而得之遮罩。
於步驟ST3中，於將具有遮罩MK2的被加工物W載置於平台14上之狀態下，將處理氣體供給至內部空間12s。於步驟ST3所使用的處理氣體，包含含氧氣體(例如氧氣)。或者，於步驟ST3所使用的處理氣體，包含氫氣及氮氣。又，於步驟ST3中，藉由排氣裝置50將內部空間12s的壓力設定成指定的壓力。又，於步驟ST3中，將來自第1射頻電源62的第1射頻供給至上部電極30。又，於步驟ST3中，將來自第2射頻電源64的第2射頻供給至下部電極18。藉由步驟ST3的執行，於內部空間12s中產生處理氣體的電漿。接著，藉由電漿中的離子及／或自由基等活性物種，蝕刻有機膜OF。結果，如圖4(b)所示，遮罩MK2的圖案被轉印至有機膜OF，可從有機膜OF得到有機遮罩OFM。於步驟ST3的執行後，亦可去除遮罩MK2。
於方法MT中，於步驟ST3的執行後，執行步驟ST4。於步驟ST4中，為了將遮罩MK3的圖案轉印至第2膜F2，而執行電漿蝕刻。遮罩MK3為有機遮罩OFM、或可藉由在步驟STR中調整有機遮罩OFM的開口寛度而得之遮罩。
於步驟ST4中，於將具有遮罩MK3的被加工物W載置於平台14上之狀態下，將處理氣體供給至內部空間12s。於步驟ST4所使用的處理氣體，可包含氟碳化合物氣體。又，於步驟ST4中，藉由排氣裝置50將內部空間12s的壓力設定成指定的壓力。又，於步驟ST4中，將來自第1射頻電源62的第1射頻供給至上部電極30。又，於步驟ST4中，將來自第2射頻電源64的第2射頻供給至下部電極18。藉由步驟ST4的執行，於內部空間12s中產生處理氣體的電漿。接著，藉由電漿中的離子及／或自由基等活性物種，蝕刻第2膜F2。結果，如圖4(c)所示，遮罩MK3的圖案被轉印至第2膜F2。
於方法MT中，接著，執行步驟ST5。於步驟ST5中，將遮罩MK3去除。於步驟ST5中，於將圖4(c)所示之被加工物W載置於平台14上之狀態下，將處理氣體供給至內部空間12s。於步驟ST5所使用的處理氣體，包含含氧氣體(例如氧氣)。或者，於步驟ST5所使用的處理氣體，包含氫氣及氮氣。又，於步驟ST5中，藉由排氣裝置50將內部空間12s的壓力設定成指定的壓力。又，於步驟ST5中，將來自第1射頻電源62的第1射頻供給至上部電極30。又，於步驟ST5中，可將來自第2射頻電源64的第2射頻供給至下部電極18，亦可不供給至下部電極18。藉由步驟ST5的執行，於內部空間12s中產生處理氣體的電漿。接著，藉由電漿中的離子及／或自由基等活性物種，將遮罩MK3，亦即有機遮罩OFM本身或包含該有機遮罩OFM之遮罩予以去除。結果，可得到如圖4(d)所示之被加工物W。
於方法MT中，於步驟ST5的執行後，執行步驟ST6。於步驟ST6中，為了將遮罩MK4的圖案轉印至第1膜F1，而執行電漿蝕刻。遮罩MK4為可藉由步驟ST4的電漿蝕刻而從第2膜F2所得之遮罩、或可藉由於步驟STR中調整從第2膜F2所得之該遮罩的開口寛度而得之遮罩。
於步驟ST6中，於將具有遮罩MK4的被加工物W載置於平台14上之狀態下，將處理氣體供給至內部空間12s。於步驟ST6所使用的處理氣體，可包含鹵素系的氣體。於步驟ST6所使用的處理氣體，例如，可包含氯氣及溴化氫中之一種以上的氣體。又，於步驟ST6中，藉由排氣裝置50將內部空間12s的壓力設定成指定的壓力。又，於步驟ST6中，將來自第1射頻電源62的第1射頻供給至上部電極30。又，於步驟ST6中，將來自第2射頻電源64的第2射頻供給至下部電極18。藉由步驟ST6的執行，於內部空間12s中產生處理氣體的電漿。接著，藉由電漿中的離子及／或自由基等活性物種，蝕刻第1膜F1。結果，如圖4(e)所示，遮罩MK4的圖案被轉印至第1膜F1。又，於步驟ST6的執行前，為了去除第1膜F1表面上所形成的氧化膜，亦可執行電漿蝕刻。用以去除氧化膜的電漿蝕刻，可使用氟碳化合物氣體。
以下，參考圖5、圖6、圖7(a)及圖7(b)，說明步驟STR。圖5係圖1所示之步驟STR的一實施形態的流程圖。圖6係關於鎢膜形成處理的時序圖。圖6中，橫軸表示時間。又，圖6中，縱軸表示載體氣體流量、前驅物氣體流量、氫氣的流量、及射頻的狀態。圖6中，射頻為ON，係表示為了產生電漿至少供給第1射頻；射頻為OFF，係表示停止第1射頻及第2射頻的供給。圖7(a)係鎢膜形成後狀態的被加工物的部分放大剖面圖，圖7(b)係鎢膜蝕刻後狀態的被加工物的部分放大剖面圖。
如上所述，步驟STR係用以調整遮罩的開口寛度，該遮罩係用於步驟ST2、步驟ST3、步驟ST4及步驟ST6中至少一步驟中之電漿蝕刻。亦即，步驟STR係於下述期間中至少任一期間執行：步驟ST1執行期間與步驟ST2執行期間之間的期間、步驟ST2執行期間與步驟ST3執行期間之間的期間、步驟ST3執行期間與步驟ST4執行期間之間的期間、及步驟ST5執行期間與步驟ST6執行期間之間的期間。
於步驟STR中，執行步驟ST11。於步驟ST11的一實施形態中，為了於被加工物W上形成鎢膜，而執行成膜處理DPA。藉由步驟ST11的執行，如圖7(a)所示，於被加工物W的表面，亦即，於遮罩MK的表面及底膜UF的表面上，形成鎢膜WF。遮罩MK為光罩RM、藉由步驟ST2的執行從抗反射膜BF所形成之遮罩、有機遮罩OFM、或藉由步驟ST4的執行從第2膜F2所形成之遮罩。於遮罩MK為光罩RM的情形時，底膜UF係抗反射膜BF；於遮罩MK為藉由步驟ST2的執行從抗反射膜BF所形成之遮罩的情形時，底膜UF係有機膜OF；於遮罩MK為有機遮罩OFM的情形時，底膜UF係第2膜F2；於遮罩MK為藉由步驟ST4的執行從第2膜F2所形成之遮罩的情形時，底膜UF係第1膜F1。
於成膜處理DPA中，為了形成鎢膜WF，循環CY執行一次以上。各循環CY包含步驟ST21及步驟ST23。成膜處理DPA中，於循環CY執行複數次的情形時，交替執行步驟ST21與步驟ST23。於一實施形態中，各循環CY包含於步驟ST21與步驟ST23之間執行之步驟ST22。又，各循環CY包含於步驟ST23之後執行之步驟ST24。
於步驟ST21中，為了使含鎢的前驅物沉積於被加工物W上，而對被加工物W供給前驅物氣體。亦即，對腔室本體12的內部空間12s供給前驅物氣體。前驅物氣體含有鎢。前驅物氣體可為鹵化鎢氣體。一例之前驅物氣體為六氟化鎢(WF6 )氣體。前驅物氣體亦可為六氯化鎢氣體等其他鹵化鎢氣體，或者，亦可為其他含鎢氣體。於步驟ST21中，未產生電漿。亦即，於步驟ST21中，停止第1射頻及第2射頻的供給。
於步驟ST21中，亦可將載體氣體與前驅物氣體一起供給至內部空間12s。載體氣體可為He氣體、Ne氣體、Ar氣體、Xe氣體、Kr氣體等惰性氣體。於一實施形態中，如圖6所示，載體氣體亦可長達整個成膜處理DPA的執行期間供給至內部空間12s。於步驟ST21中，前驅物氣體流量可設定為100sccm以上、300sccm以下的流量。於步驟ST21中，載體氣體流量可設定為0sccm以上、3000sccm以下的流量。又，於步驟ST21中，內部空間12s的壓力可設定為0.02Torr(2.6Pa)以上、3Torr(400Pa)以下的壓力。
於後續的步驟ST22中，執行內部空間12s的吹除。具體而言，於步驟ST22中，執行內部空間12s的排氣。於步驟ST22中，亦可將載體氣體作為吹除氣體供給至內部空間12s。藉由步驟ST22的執行，將內部空間12s中的前驅物氣體排出，並將被加工物W上沉積過多的前驅物予以去除。
於後續的步驟ST23中，為了對被加工物W上的前驅物供給氫的活性物種，而使於內部空間12s中產生氫氣(H2 氣體)的電漿。為了於步驟ST23中產生氫氣的電漿，如圖6所示，於步驟ST22的執行後且步驟ST23的執行前，開始進行氫氣往內部空間12s的供給。從氫氣的供給開始經過既定時間之後，開始執行步驟ST23。氫氣的供給持續直至步驟ST23結束時。於將氫氣供給至內部空間12s時，亦可將載體氣體供給至內部空間12s。
於步驟ST23中，於將氫氣供給至內部空間12s之狀態下，將第1射頻供給至下部電極18(或上部電極30)。藉此，於內部空間12s中產生氫氣的電漿。於步驟ST23中，亦可將第2射頻供給至下部電極18。於步驟ST23中，藉由來自電漿的氫的活性物種，亦即氫的離子及／或自由基，將前驅物中的雜質去除。於前驅物氣體為鹵化鎢氣體的情形時，藉由前驅物中的鹵素元素與氫的反應，而將鹵素元素從前驅物去除。
於步驟ST23中，氫氣的流量可設定成100sccm以上、3000sccm以下的流量。於步驟ST23中，載體氣體流量可設定成0sccm以上、3000sccm以下的流量。於步驟ST23中，內部空間12s的壓力可設定成0.02Torr(2.6Pa)以上、3Torr(400Pa)以下的壓力。於步驟ST23中，第1射頻的電力可設定成20W以上、3000W以下的電力。又，於步驟ST23中，第2射頻的電力可設定成0W以上、200W以下的電力。
於後續的步驟ST24中，執行內部空間12s的吹除。具體而言，於步驟ST24中，執行內部空間12s的排氣。於步驟ST24中，亦可將載體氣體作為吹除氣體供給至內部空間12s。藉由步驟ST24的執行，將內部空間12s的中的氫氣排出。
於後續的步驟ST25中，判定是否滿足停止條件。停止條件為：於循環CY的執行次數達到既定次數時，判定為滿足停止條件。既定次數為1次以上的次數。於步驟ST25中，當判定未滿足停止條件，則再次執行循環CY。另一方面，於步驟ST25中，當判定滿足停止條件，則停止成膜處理DPA的執行。如圖7(a)所示，藉由成膜處理DPA的執行，於被加工物W的表面上形成鎢膜WF。鎢膜WF包含第1區R1及第2區R2。第1區R1沿著劃定開口OMK之遮罩MK的側壁面SW延伸。第2區R2於底膜UF上延伸。
於一實施形態中，步驟ST11的成膜處理DPA執行中之被加工物W的溫度，於該被加工物W全區中為大致均勻，例如，設定成0℃以下的溫度。於其他實施形態中，步驟ST11的成膜處理DPA執行中之被加工物W的溫度，設定成－20℃以下的溫度。
如圖5所示，於步驟STR中，接著，執行步驟ST12。於步驟ST12中，以留下第1區R1而去除2區R2的方式，進行鎢膜WF的電漿蝕刻。於步驟ST12中，於將圖7(a)所示狀態之被加工物W載置於平台14上之狀態下，將處理氣體供給至內部空間12s。步驟ST12所使用的處理氣體，可包含氟碳化合物氣體。又，於步驟ST12中，藉由排氣裝置50將內部空間12s的壓力設定成指定的壓力。又，於步驟ST12中，將來自第1射頻電源62的第1射頻供給至上部電極30。於步驟ST12中，為了相對於第1區R1選擇性地去除第2區R2，而進行異向性的電漿蝕刻。因此，於步驟ST12中，將來自第2射頻電源64的第2射頻供給至下部電極18。藉由步驟ST12的執行，於內部空間12s中產生處理氣體的電漿。接著，電漿中的離子被吸入至被加工物W，而第2區R2被蝕刻。結果，如圖7(b)所示，鎢膜WF的第1區R1被留下，而第2區R2被蝕刻。又，於遮罩MK的頂面上延伸的鎢膜WF被去除或其膜厚變小。
於上述之一實施形態的方法MT中，藉由執行前驅物的沉積(步驟ST21)、及利用氫的活性物種所進行之前驅物中的雜質的去除(步驟ST23)，而於遮罩MK及底膜UF的表面上，形成鎢膜WF。接著，於步驟ST12中，以使第1區R1留下的方式，蝕刻鎢膜WF。藉此，調整遮罩MK的開口OMK的寛度。又，因鎢製的第1區R1係沿著遮罩MK的側壁面SW設置，故提供對於底膜UF的電漿蝕刻更為堅固的遮罩MKi(i為1～4中之任一整數)。再者，藉由鎢製的第1區R1，可改善遮罩MK的側壁面的粗糙度。另外，於利用不使用電漿之原子層沉積法而形成鎢膜時，為了使產生用以去除前驅物中之雜質的反應，通常將被加工物的溫度設定成250℃以上的溫度。另一方面，於方法MT中，因藉由來自氫氣電漿之氫的活性物種將前驅物中的雜質去除而形成鎢膜WF，故可將步驟ST11的成膜處理DPA的執行中的被加工物W的溫度設定成低的溫度。
以下，說明於步驟ST11中可執行之另一處理。圖8係可於圖5所示之步驟ST11中執行之另一處理的流程圖。圖9係圖8所示之處理所包含之步驟ST35的流程圖。圖10係於圖1所示之方法中於執行圖8所示之處理時可利用之處理系統的概略圖。於將圖8所示之處理PRC於步驟ST11執行時，於方法MT中，可使用圖10所示之處理系統1。
處理系統1具備：台122a、台122b、台122c、台122d、容器124a、容器124b、容器124c、容器124d、載入模組LM、裝載鎖定模組LL1、裝載鎖定模組LL2、轉移模組121及上述電漿處理裝置10。
台122a～122d沿著載入模組LM的一邊緣排列。於各台122a～122d上，分別設置容器124a～124d。於各容器124a～124d之中，可收容被加工物W。容器124a～124d，分別為例如稱為FOUP(Front-Opening Unified Pod，前開式晶圓傳送盒)之容器。
載入模組LM提供腔室。於載入模組LM的腔室中，設有搬運機器人Rb1。搬運機器人Rb1構成為：於容器124a～124d中任意容器與裝載鎖定模組LL1及裝載鎖定模組LL2中任意裝載鎖定模組的預備減壓室之間、任意裝載鎖定模組的預備減壓室與光學觀察裝置OC之間、光學觀察裝置OC與容器124a～124d中任意容器之間，搬運被加工物W。
裝載鎖定模組LL1及裝載鎖定模組LL2係沿著載入模組LM的另一邊緣設置，並連接於載入模組LM。裝載鎖定模組LL1及裝載鎖定模組LL2，分別提供預備減壓室。裝載鎖定模組LL1及裝載鎖定模組LL2，分別連接於轉移模組121。
轉移模組121提供可減壓的腔室。於轉移模組121的腔室中，設置搬運機器人Rb2。轉移模組121連接著電漿處理裝置10。搬運機器人Rb2構成為：於裝載鎖定模組LL1及裝載鎖定模組LL2中任意裝載鎖定模組的預備減壓室與內部空間12s之間，搬運被加工物W。
處理系統1更具備光學觀察裝置OC。藉由搬運機器人Rb1及搬運機器人Rb2，可使被加工物W於光學觀察裝置OC與電漿處理裝置10之間移動。於藉由搬運機器人Rb1將被加工物W收容於光學觀察裝置OC內並於光學觀察裝置OC內進行被加工物W的位置對準之後，光學觀察裝置OC測量被加工物W的遮罩的開口寛度。具體而言，光學觀察裝置OC測量被加工物W的複數區域ER之各區域中之遮罩的開口寛度，並將遮罩的開口寛度的測量值，發送至控制部Cnt。控制部Cnt除了控制電漿處理裝置10的各部之外，也控制處理系統1的各部。於控制部Cnt的記憶裝置，可任意讀取地儲存著後述之對應資料DT。
再次參考圖8及圖9。處理PRC包含步驟ST31～ST35。步驟ST35依照步驟ST33及步驟ST34的判定結果，可執行複數次。於步驟ST31中，藉由處理系統1的光學觀察裝置OC，可取得被加工物W的複數區域ER之各區域中之遮罩MK的開口寛度的測量值。圖11係被加工物的複數區域的部分例示圖。複數區域ER劃定被加工物W的主面WMS。主面WMS包含遮罩MK的表面、及從遮罩MK露出之底膜UF的頂面。複數區域ER彼此不重疊。複數區域ER可包含相對於被加工物W的中心軸線為同心之複數區的各區中的一個以上的區域。或者，複數區域ER可為將被加工物W的主面區分成格子狀之複數區域。複數區域ER的配置並無限定。
於步驟ST31後續的步驟ST32中，計算於步驟ST31所取得之複數區域的各區域的測量值與基準值間之正的差分值。於後續的步驟ST33，判定遮罩MK的開口寛度的調整是否已進行。具體而言，於在處理PRC內已執行步驟ST35的情形時，則判定遮罩MK的開口寛度的調整已進行過一次。於步驟ST33中，於判定遮罩MK的開口寛度的調整尚未進行的情形時，則處理移至步驟ST35。於步驟ST33中，於判定遮罩MK的開口寛度的調整已進行的情形時，則處理移至步驟ST34。
於步驟ST34中，根據於步驟ST32所算出的差分值，判定遮罩MK的開口寛度的再調整是否為必要。於步驟ST34中，於各差分值大於既定值的情形時，判定遮罩MK的開口寛度的再調整為必要。於步驟ST34中，於判定遮罩MK的開口寛度的調整為必要的情形時，則處理移至步驟ST35。於步驟ST34中，於判定遮罩MK的開口寛度的再調整非為必要的情形時，處理PRC結束。
於步驟ST35中，調整遮罩MK的開口寛度。具體而言，於步驟ST35中，藉由搬運機器人Rb1及搬運機器人Rb2，將被加工物W從光學觀察裝置OC搬入至電漿處理裝置10的內部空間12s中。接著，以使複數區域ER之各區域中之遮罩MK的開口寛度與上述基準值一致或接近的方式，於複數區域ER的各表面上形成鎢膜WF。針對步驟ST35中之鎢膜的形成，於後說明。接著，藉由搬運機器人Rb1及搬運機器人Rb2，使被加工物W從內部空間12s移動至光學觀察裝置OC內。接著，再次執行從步驟ST31的處理。
如圖9所示，於步驟ST35的鎢膜的形成中，可執行步驟ST351。於步驟ST351中，可執行上述的成膜處理DPA。藉由成膜處理DPA，可較保形地形成鎢膜。又，亦可不執行步驟ST351。
於後續的步驟ST352中，使用溫度調整部HT(上述之複數加熱器)，於複數區域ER分別調整被加工物W的溫度。於步驟ST352中，使用對應資料DT。對應資料DT，係將被加工物W的溫度與沉積於該被加工物W上之鎢膜膜厚的關係予以特定的資料，係事先取得的資料。於步驟ST352中，藉由參考對應資料DT，針對複數區域ER的各區域，特定出與上述差分值對應之膜厚相關的溫度。於步驟ST35中未執行成膜處理DPA的情形時，於步驟ST352中，藉由參考對應資料DT，針對複數區域ER的各區域，特定出與上述差分值之一半膜厚相關的溫度。於步驟ST35中執行成膜處理DPA的情形時，於步驟ST352中，藉由參考對應資料DT，針對複數區域ER的各區域，特定出與藉由從上述差分值的一半膜厚減去於步驟ST35的成膜處理DPA所形成的鎢膜膜厚所得之膜厚相關的溫度。將各區域ER的溫度，調整成特定的溫度。
步驟ST35中，接著，執行成膜處理DPB。成膜處理DPB中，執行一次以上包含步驟ST41～步驟ST44的循環。步驟ST41～步驟ST44分別為與步驟ST21～步驟ST24相同的步驟。但是，步驟ST21(亦即，成膜處理DPA)中，被加工物的複數區域ER的溫度係彼此大致相同的溫度，但步驟ST41(亦即，成膜處理DPB)中複數區域ER的溫度，係於步驟ST352中個別調整的溫度。各區域ER的溫度越低，則藉由成膜處理DPB而於其上所形成的鎢膜的膜厚越厚。又，步驟ST41的處理時間長度，係位於在步驟ST41中形成於被加工物W上之前驅物的膜的厚度成為依照被加工物W的溫度而增減的狀態之時間長度的範圍內。如此的處理時間長度，係較原子層沉積法的自我侷限(self-limited)區域所含的時間長度為短的時間。又，自我侷限區域所含的處理時間長度中，所形成的膜的厚度與被加工物W的溫度無關。
成膜處理DPB中，接續於步驟ST44之後，執行步驟ST45。於步驟ST45中，判定是否滿足停止條件。於步驟ST45中，於包含步驟ST41～步驟ST44之循環執行次數已達到既定次數的情形時，判定為滿足停止條件。於未滿足停止條件的情形時，則再次執行包含步驟ST41～步驟ST44的循環。另一方面，於滿足停止條件的情形時，則處理移至步驟ST354。於步驟ST354中，執行上述的成膜處理DPA。亦可不執行步驟ST354的成膜處理DPA。
依據此處理PRC，即使複數區域ER的遮罩MK的開口寛度彼此不同，亦可調整遮罩MK的開口寛度，以減少或消除複數區域ER的遮罩MK的開口寛度差。
以上，針對各種實施形態進行說明，但不限於上述實施形態而可構成各種變形態樣。例如，於方法MT的執行所使用之電漿處理裝置，亦可為電感耦合型的電漿處理裝置、為了產生電漿而利用如微波等表面波的電漿處理裝置等之任意的電漿處理裝置。又，處理系統1亦可除了電漿處理裝置10之外，更具備一個以上的電漿處理裝置。亦即，處理系統1亦可具備連接於轉移模組121的複數電漿處理裝置。步驟ST1～步驟ST6及步驟STR，亦可分別使用與於此等步驟中之其他步驟所使用之處理系統1的電漿處理裝置不同之處理系統1的電漿處理裝置而執行。或者，步驟ST1～步驟ST6及步驟STR中之幾個步驟，亦可使用處理系統1的一個電漿處理裝置而執行，而此等步驟中之一個以上的其他步驟，使用處理系統1的一個以上的其他電漿處理裝置而執行。
以下，說明為了方法MT的成膜處理的評價所進行之實驗。於實驗中，藉由使用電漿處理裝置10執行成膜處理DPA，而於複數樣本的底膜上形成鎢膜。於實驗中，將步驟ST21的處理時間及成膜處理DPA中的循環執行次數作為可變參數而使其相異。以下為實驗條件。 ＜實驗條件＞ 步驟ST21 內部空間12s的壓力：800mTorr(107Pa) WF6 氣體的流量：170sccm 載體氣體(Ar氣體)的流量：600sccm 處理時間：10秒或30秒 步驟ST22 內部空間12s的壓力：800mTorr(107Pa) 載體氣體(Ar氣體)的流量：800sccm 處理時間：30秒 步驟ST23 內部空間12s的壓力：800mTorr(107Pa) H2 氣體流量：500sccm 載體氣體(Ar氣體)的流量：600sccm 第1射頻：100MHz、500W 第2射頻：0W 處理時間：3秒 步驟ST24 內部空間12s的壓力：800mTorr(107Pa) 載體氣體(Ar氣體)的流量：800sccm 處理時間：30秒
於實驗中，測量於複數樣本之各底膜的上所形成之鎢膜的膜厚。結果示於圖12。於圖12的圖表中，橫軸顯示循環CY的執行次數；縱軸顯示鎢膜的膜厚。如圖12所示，鎢膜的膜厚依照循環的執行次數而增加。從此結果可知，依照包含含鎢之前驅物氣體與氫的活性物種的交替供給之循環的執行次數，可控制鎢膜的膜厚。因此可知，依據方法MT，可任意調整遮罩MK的開口寛度。
1‧‧‧處理系統 10‧‧‧電漿處理裝置 12‧‧‧腔室本體 12e‧‧‧排氣口 12g‧‧‧閘閥 12p‧‧‧通路 12s‧‧‧內部空間 13‧‧‧支撐部 14‧‧‧平台 16‧‧‧電極板 18‧‧‧下部電極 18p‧‧‧流路 20‧‧‧靜電吸盤 22‧‧‧直流電源 23‧‧‧開關 26a、26b‧‧‧配管 28‧‧‧氣體供給管線 30‧‧‧上部電極 32‧‧‧構件 34‧‧‧頂板 34a‧‧‧氣體噴出孔 36‧‧‧支撐體 36a‧‧‧氣體擴散室 36b‧‧‧氣體流通孔 36c‧‧‧氣體導入口 38‧‧‧氣體供給管 40‧‧‧氣源組 42‧‧‧閥組 44‧‧‧流量控制器組 46‧‧‧遮蔽件 48‧‧‧擋板 50‧‧‧排氣裝置 52‧‧‧排氣管 62‧‧‧第1射頻電源 64‧‧‧第2射頻電源 66、68‧‧‧匹配器 70‧‧‧電源 121‧‧‧轉移模組 122a～122d‧‧‧台 124a～124d‧‧‧容器 BF‧‧‧抗反射膜 BL‧‧‧基層 Cnt‧‧‧控制部 CY‧‧‧循環 DPA、DPB‧‧‧成膜處理 DT‧‧‧對應資料 ER‧‧‧區域 F1‧‧‧第1膜 F2‧‧‧第2膜 FR‧‧‧對焦環 HC‧‧‧加熱器控制器 HT‧‧‧溫度調整部 LL1〜LL2‧‧‧裝載鎖定模組 LM‧‧‧載入模組 MK、MK1〜MK4‧‧‧遮罩 MT‧‧‧方法 OC‧‧‧光學觀察裝置 OF‧‧‧有機膜 OFM‧‧‧有機遮罩 OMK‧‧‧開口 ORM‧‧‧開口 PRC‧‧‧處理 R1‧‧‧第1區 R2‧‧‧第2區 Rb1〜Rb2‧‧‧搬運機器人 RM‧‧‧光罩 SF‧‧‧含矽膜 ST1〜ST6、ST11〜ST12、ST21〜ST24、ST31〜ST35、ST351〜ST352、ST354、ST41〜ST45、STR‧‧‧步驟 SW‧‧‧側壁面 UF‧‧‧底膜 W‧‧‧被加工物 WF‧‧‧鎢膜 WMS‧‧‧主面
【圖1】一實施形態之被加工物之處理方法的流程圖。 【圖2】圖2係可應用圖1所示方法之一例之被加工物之部分放大剖面圖。 【圖3】可用於圖1所示方法之執行中之電漿處理裝置之概略圖。 【圖4】圖4(a)、圖4(b)、圖4(c)及圖4(d)係方法MT執行中所得之被加工物之部分放大剖面圖；圖4(e)係方法MT執行後狀態之被加工物之部分放大剖面圖。 【圖5】圖1所示步驟STR之一實施形態的流程圖。 【圖6】鎢膜的形成處理的時序圖。 【圖7】圖7(a)係鎢膜形成後狀態之被加工物之部分放大剖面圖；圖7(b)係鎢膜蝕刻後狀態之被加工物之部分放大剖面圖。 【圖8】圖5所示步驟ST11中可執行之另一處理的流程圖。 【圖9】圖8之處理中所含之步驟ST35的流程圖。 【圖10】圖1所示方法中，於執行圖8所示處理時可利用之處理系統之概略圖。 【圖11】被加工物之複數區域之部分例示圖。 【圖12】實驗結果圖。
MT‧‧‧方法
ST1~ST6、STR‧‧‧步驟

Claims (11)

  1. 一種被加工物之處理方法，該被加工物具有底膜及設於該底膜上之遮罩，該遮罩提供開口，該處理方法包含：鎢膜形成步驟，於該被加工物上形成鎢膜，該鎢膜包含沿著劃定該開口之該遮罩的側壁面延伸之第1區、及於該底膜上延伸之第2區；鎢膜電漿蝕刻步驟，執行該鎢膜的電漿蝕刻，以留下該第1區而去除該第2區；及底膜蝕刻步驟，使用該遮罩及在該第1區上留下的該鎢膜，執行該底膜的蝕刻，該鎢膜形成步驟包含：前驅物氣體供給步驟，為了使含鎢之前驅物沉積於該被加工物上，而對該被加工物供給含鎢之前驅物氣體；及氫氣電漿產生步驟，為了對該被加工物上的該前驅物供給氫的活性物種，而產生氫氣的電漿。
  2. 如申請專利範圍第1項之被加工物之處理方法，其中，於該鎢膜形成步驟中，執行複數次循環，該複數次循環各自包含該前驅物氣體供給步驟與該氫氣電漿產生步驟。
  3. 如申請專利範圍第1或2項之被加工物之處理方法，其中，該前驅物氣體係鹵化鎢氣體。
  4. 如申請專利範圍第3項之被加工物之處理方法，其中，該前驅物氣體係六氟化鎢氣體。
  5. 一種被加工物之處理方法，該被加工物具有底膜及設於該底膜上之遮罩，該遮罩提供開口，該處理方法包含：鎢膜形成步驟，於該被加工物上形成鎢膜，該鎢膜包含沿著劃定該開口之該遮罩的側壁面延伸之第1區、及於該底膜上延伸之第2區；及鎢膜電漿蝕刻步驟，執行該鎢膜的電漿蝕刻，以留下該第1區而去除該第2區；該鎢膜形成步驟包含：前驅物氣體供給步驟，為了使含鎢之前驅物沉積於該被加工物上，而對該被加工物供給含鎢之前驅物氣體；及氫氣電漿產生步驟，為了對該被加工物上的該前驅物供給氫的活性物種，而產生氫氣的電漿，其中，該被加工物具有：含矽膜、設於該含矽膜上之有機膜、設於該有機膜上之含矽之抗反射膜、及設於該抗反射膜上之光罩，該含矽膜具有：由矽所形成之第1膜、及設於該第1膜上且由氧化矽所形成之第2膜，該底膜係該抗反射膜，而設於該底膜上之該遮罩係該光罩，該處理方法更包含： 抗反射膜電漿蝕刻步驟，於執行該鎢膜電漿蝕刻步驟之後，執行該抗反射膜的電漿蝕刻；有機膜電漿蝕刻步驟，執行該有機膜的電漿蝕刻，從該有機膜形成有機遮罩；第2膜電漿蝕刻步驟，執行該第2膜的電漿蝕刻；有機遮罩去除步驟，去除該有機遮罩；及第1膜電漿蝕刻步驟，執行該第1膜的電漿蝕刻。
  6. 如申請專利範圍第5項之被加工物之處理方法，其中，該被加工物具有：含矽膜、設於該含矽膜上之有機膜、設於該有機膜上之含矽之抗反射膜、及設於該抗反射膜上之光罩，該含矽膜具有：由矽所形成之第1膜、及設於該第1膜上且由氧化矽所形成之第2膜，該底膜係該第1膜，該遮罩係由該第2膜所形成之遮罩，該處理方法更包含：抗反射膜電漿蝕刻步驟，執行該抗反射膜的電漿蝕刻；有機膜電漿蝕刻步驟，執行該有機膜的電漿蝕刻，從該有機膜形成有機遮罩；第2膜電漿蝕刻步驟，執行該第2膜的電漿蝕刻；有機遮罩去除步驟，去除該有機遮罩；及第1膜電漿蝕刻步驟，執行該第1膜的電漿蝕刻；該鎢膜形成該步驟及該鎢膜電漿蝕刻步驟，係於該有機遮罩去除步驟與該第1膜電漿蝕刻步驟之間執行。
  7. 一種被加工物之處理方法，該被加工物具有底膜及設於該底膜上之遮罩，該遮罩提供開口，該處理方法包含：資料取得步驟，取得關於該開口的寛度之資料；被加工物溫度設定步驟，基於事先計算之膜厚與沉積溫度之間的關係，設定該被加工物的溫度以針對該開口一期望的寬度達成該膜厚；鎢膜形成步驟，於該被加工物上形成鎢膜，該鎢膜包含沿著劃定該開口之該遮罩的側壁面延伸之第1區、及於該底膜上延伸之第2區；鎢膜電漿蝕刻步驟，執行該鎢膜的電漿蝕刻，以留下該第1區而去除該第2區；及底膜蝕刻步驟，使用該遮罩及在該第1區上留下的該鎢膜，執行該底膜的蝕刻。
  8. 如申請專利範圍第7項之被加工物之處理方法，其中該鎢膜形成步驟包含：前驅物氣體供給步驟，為了形成含鎢之前驅物層於該被加工物上，而對該被加工物供給含鎢之前驅物氣體；及氫氣電漿產生步驟，為了對該被加工物上的該前驅物層供給氫的活性物種，而產生氫氣的電漿。
  9. 如申請專利範圍第7項之被加工物之處理方法，其中該關於該開口的寛度之資料包含該遮罩的各個區之寬度的資料，且該被加工物溫度設定步驟包含針對該被加工物之上的複數區每一者設定溫度。
  10. 如申請專利範圍第7項之被加工物之處理方法，其中該關於該開口的寛度之資料係藉由透過光學觀察之測量而加以取得。
  11. 如申請專利範圍第7項之被加工物之處理方法，更包含：在鎢膜形成步驟之後，再度測量在各區上之該開口的寬度。
TW107130756A 2017-09-12 2018-09-03 被加工物之處理方法 TWI774836B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-174957 2017-09-12
JP2017174957A JP6895352B2 (ja) 2017-09-12 2017-09-12 被加工物を処理する方法

Publications (2)

Publication Number Publication Date
TW201921458A TW201921458A (zh) 2019-06-01
TWI774836B true TWI774836B (zh) 2022-08-21

Family

ID=65632318

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107130756A TWI774836B (zh) 2017-09-12 2018-09-03 被加工物之處理方法

Country Status (5)

Country Link
US (1) US10685848B2 (zh)
JP (1) JP6895352B2 (zh)
KR (1) KR102637440B1 (zh)
CN (1) CN109494153B (zh)
TW (1) TWI774836B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7493400B2 (ja) 2019-09-13 2024-05-31 東京エレクトロン株式会社 エッチング方法、プラズマ処理装置、及び基板処理システム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040202786A1 (en) * 2001-05-22 2004-10-14 Novellus Systems, Inc. Method of forming low-resistivity tungsten interconnects
US20150187602A1 (en) * 2013-12-26 2015-07-02 Korea Advanced Institute Of Science And Technology Nanoscale patterning method and integrated device for electronic apparatus manufactured therefrom
US20160284560A1 (en) * 2015-03-24 2016-09-29 Kabushiki Kaisha Toshiba Pattern forming method

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0432228A (ja) * 1990-05-29 1992-02-04 Toshiba Corp ドライエッチング方法およびこれを用いた半導体装置の製造方法
JPH1092791A (ja) * 1996-09-10 1998-04-10 Oki Electric Ind Co Ltd パターン形成方法
JP3687651B2 (ja) * 2000-06-08 2005-08-24 ジニテック インク． 薄膜形成方法
US7005372B2 (en) * 2003-01-21 2006-02-28 Novellus Systems, Inc. Deposition of tungsten nitride
KR101101785B1 (ko) 2007-06-08 2012-01-05 도쿄엘렉트론가부시키가이샤 패터닝 방법
JP2012138500A (ja) * 2010-12-27 2012-07-19 Tokyo Electron Ltd タングステン膜又は酸化タングステン膜上への酸化シリコン膜の成膜方法及び成膜装置
JP6008608B2 (ja) * 2012-06-25 2016-10-19 東京エレクトロン株式会社 レジストマスクの処理方法
JP6382055B2 (ja) * 2014-10-07 2018-08-29 東京エレクトロン株式会社 被処理体を処理する方法
JP6366454B2 (ja) * 2014-10-07 2018-08-01 東京エレクトロン株式会社 被処理体を処理する方法
JP6502160B2 (ja) * 2015-05-11 2019-04-17 東京エレクトロン株式会社 被処理体を処理する方法
US9721766B2 (en) * 2015-10-06 2017-08-01 Tokyo Electron Limited Method for processing target object

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040202786A1 (en) * 2001-05-22 2004-10-14 Novellus Systems, Inc. Method of forming low-resistivity tungsten interconnects
US20150187602A1 (en) * 2013-12-26 2015-07-02 Korea Advanced Institute Of Science And Technology Nanoscale patterning method and integrated device for electronic apparatus manufactured therefrom
US20160284560A1 (en) * 2015-03-24 2016-09-29 Kabushiki Kaisha Toshiba Pattern forming method

Also Published As

Publication number Publication date
CN109494153B (zh) 2023-03-21
CN109494153A (zh) 2019-03-19
KR102637440B1 (ko) 2024-02-15
US10685848B2 (en) 2020-06-16
US20190080929A1 (en) 2019-03-14
JP6895352B2 (ja) 2021-06-30
TW201921458A (zh) 2019-06-01
KR20190029475A (ko) 2019-03-20
JP2019050342A (ja) 2019-03-28

Similar Documents

Publication Publication Date Title
TWI760555B (zh) 蝕刻方法
TWI682461B (zh) 被處理體之處理方法
TWI668530B (zh) 被處理體之處理方法
TWI661464B (zh) 被處理體之處理方法
TW201705310A (zh) 被處理體之處理方法
JP7174634B2 (ja) 膜をエッチングする方法
TWI774836B (zh) 被加工物之處理方法
KR20190079565A (ko) 에칭 방법
CN112530799A (zh) 蚀刻氧化硅膜的方法及等离子体处理装置
JP7123287B1 (ja) エッチング方法、プラズマ処理装置、基板処理システム、及びプログラム
JP7220603B2 (ja) 膜をエッチングする方法及びプラズマ処理装置
TW202044336A (zh) 基板處理方法及基板處理裝置
JP2023067443A (ja) プラズマ処理方法及びプラズマ処理装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent