TW201626434A - 被處理體之處理方法 - Google Patents

被處理體之處理方法 Download PDF

Info

Publication number
TW201626434A
TW201626434A TW104132754A TW104132754A TW201626434A TW 201626434 A TW201626434 A TW 201626434A TW 104132754 A TW104132754 A TW 104132754A TW 104132754 A TW104132754 A TW 104132754A TW 201626434 A TW201626434 A TW 201626434A
Authority
TW
Taiwan
Prior art keywords
plasma
gas
processing
film
mask
Prior art date
Application number
TW104132754A
Other languages
English (en)
Other versions
TWI661464B (zh
Inventor
木原嘉英
久松亨
本田昌伸
Original Assignee
東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京威力科創股份有限公司 filed Critical 東京威力科創股份有限公司
Publication of TW201626434A publication Critical patent/TW201626434A/zh
Application granted granted Critical
Publication of TWI661464B publication Critical patent/TWI661464B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02258—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Plasma Technology (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本發明為了調整遮罩之開口寛度，不需使用專用成膜裝置，而可於低溫下形成矽氧化膜。本發明之一實施形態之方法，重複進行包含下述步驟之程序，而形成矽氧化膜：(a)第1步驟，於收容被處理體之電漿處理裝置之處理容器內，產生含鹵化矽氣體之第1氣體之電漿，而形成反應前驅物；(b)第2步驟，沖洗處理容器內之空間；(c)第3步驟，於處理容器內產生含氧氣之第2氣體之電漿，而形成矽氧化膜；及(d)第4步驟：沖洗處理容器內之空間。

Description

被處理體之處理方法
本發明之實施形態係關於被處理體之處理方法，特別係關於包含遮罩製作之方法。
於如半導體元件等電子元件之製造過程中，於被蝕刻層上形成遮罩，為了將該遮罩圖案轉印至被蝕刻層而進行蝕刻。遮罩一般係使用光阻遮罩。光阻遮罩係利用光微影技術形成。因此，於被蝕刻層所形成之圖案之極限尺寸，會受到以光微影技術所形成之光阻遮罩之解像極限之影響。
然而，隨著近年來電子元件之高度積體化，逐漸要求形成尺寸小於光阻遮罩解像極限之圖案。因此，如專利文獻1所記載，有人提出如下技術：藉由在光阻遮罩上沉積矽氧化膜，而縮小以該光阻遮罩所區劃之開口寛度。
具體而言，於專利文獻1所記載之技術中，藉由原子層沉積法(ALD法)於光阻遮罩上形成矽氧化膜。更具體而言，對收容被處理體之處理容器內，交互供給含有機矽之來源氣體及被活化之氧物質。來源氣體係使用胺基矽烷氣體。 【先前技術文獻】 【專利文獻】
【專利文獻1】日本特開2011－82560號公報
【發明欲解決之問題】
胺基矽烷因常溫下為液體，故為了使用專利文獻1所記載之ALD法，必須有使胺基矽烷汽化之裝置。因此，必須有專用成膜裝置。再者，於使用胺基矽烷氣體之成膜中，被處理體之溫度必須維持於高溫。因此，會對被處理體造成損傷，而且會使所製造之電子元件之性能(例如電氣性能)劣化。
因此，為了調整遮罩之開口寛度，有必要不使用專用成膜裝置，而於低溫下形成矽氧化膜。 【解決問題之方法】
於一態樣中，提供一種具有遮罩之被處理體之處理方法。此方法係重複進行包含下述步驟之程序，而形成矽氧化膜：(a)第1步驟，於收容被處理體之電漿處理裝置之處理容器內，產生含鹵化矽氣體之第1氣體之電漿，而形成反應前驅物；(b)第2步驟，沖洗處理容器內之空間；(c)第3步驟，於處理容器內產生含氧氣之第2氣體之電漿，而形成矽氧化膜；及(d)第4步驟：沖洗處理容器內之空間。
鹵化矽氣體(例如，SiCl4 氣體、SiBr4 氣體、SiF4 氣體或SiH2 Cl2 氣體)於常溫下為汽化狀態。因此，依據一態樣之方法，可不必使用具有汽化器之專用成膜裝置，而於低溫下使含矽前驅物沉積於遮罩上。又，此方法中，於第2步驟中，進行沖洗，在後續第3步驟中，前驅物中之鹵素元素被置換成氧，而形成矽氧化膜。其後，於第4步驟中，進行沖洗。又，第2步驟及第4步驟中之沖洗，其係為了防止鹵化矽氣體與氧氣同時存在於處理容器內，而以置換處理容器內氣體為目的而進行，其亦可為使惰性氣體流入處理容器內之氣體沖洗或利用抽真空之沖洗。因此，與ALD法相同，藉由執行包含第1～第4步驟之1次程序，可以較均勻之膜厚於遮罩上形成具有薄的膜厚之矽氧化膜。亦即，藉由執行1次程序，可保形地形成具有薄的膜厚之矽氧化膜。因此，此方法對於遮罩之開口寛度調整，具有優良控制性。再者，因遮罩係由矽氧化膜所覆蓋，故亦可提升該遮罩之LER (Line Edge Roughness)。
又，依據本方法，藉由程序之重複次數，可調整所形成之矽氧化膜之膜厚。因此，可將遮罩之開口寛度調整成期望之開口寛度。
於一實施形態中，於第1步驟中，亦可設定成高壓低電力之條件：處理容器內之壓力為13.33Pa以上之壓力，電漿產生用之高頻電源之電力為100W以下。藉由在如此高壓且低功率之條件下產生電漿，而可抑制過多鹵素元素活性種之產生。藉此，可抑制遮罩之損傷、及／或已形成之矽氧化膜之損傷。又，可減少遮罩上各區域中之矽氧化膜之膜厚差異。再者，於遮罩設為密之區域及設為粗之區域存在時，亦即，遮罩之圖案存在疏密之情形時，可減少於雙方區域所形成之矽氧化膜之膜厚差異。
又，於一實施形態中，離子導入用之偏壓電力未施加於支撐被處理體之載置台。依據此實施形態，可更提升相對於凹凸部之遮罩形狀而分別形成於遮罩頂面及側面、及該遮罩之基底表面之矽氧化膜之膜厚均勻性。
於一實施形態中，被處理體更具有：被蝕刻層；有機膜，設於該被蝕刻層上；及含矽抗反射膜，設於該有機膜上；遮罩為設於抗反射膜上之光阻遮罩。此實施形態之方法包含下述步驟：(e)於執行包含第1～第4步驟之程序後，藉由在同一處理容器內所產生之電漿，去除抗反射膜表面上之氧化矽製區域；(f)藉由在處理容器內所產生之電漿，蝕刻抗反射膜；(g)藉由在處理容器內所產生之電漿，蝕刻有機膜。依據此實施形態，於光阻遮罩上形成矽氧化膜，而調整該光阻遮罩之開口寛度，其後，去除抗反射膜上之氧化矽製區域。如此，藉由蝕刻抗反射膜及有機膜，而形成被蝕刻層之蝕刻用遮罩。
於一實施形態中，電漿處理裝置亦可為電容耦合型之電漿處理裝置，該實施形態之方法亦可更包含下述步驟：於執行包含第1～第4步驟之程序前，藉由使處理容器內產生電漿，並對該電漿處理裝置之上部電極施加負直流電壓，而對遮罩照射二次電子。依據此實施形態，使光阻遮罩改質，而可抑制因後續步驟所導致之光阻遮罩之損傷。
於其他實施形態中，被處理體更具有：被蝕刻層；及有機膜，設於該被蝕刻層上；遮罩係設於有機膜上，該實施形態之方法更包含下述步驟：(h)係藉由在處理容器內所產生之電漿蝕刻於其上具有光阻遮罩之抗反射膜之步驟，由該抗反射膜形成該遮罩；及(i)藉由在處理容器內所產生之電漿，蝕刻有機膜。於此實施形態之方法中，包含第1～第4步驟之程序，係於蝕刻抗反射膜之步驟及蝕刻有機膜之步驟間執行。又，此實施形態之方法更包含下述步驟：於執行包含第1～第4步驟之程序之後，藉由在同一處理容器內所產生之電漿，去除有機膜表面上之氧化矽製區域。依據此實施形態之方法，於從抗反射膜所形成之遮罩上形成矽氧化膜，而調整該遮罩之開口寛度後，去除有機膜上之氧化矽膜之區域。如此，藉由蝕刻有機膜，而形成被蝕刻層之蝕刻用遮罩。
於一實施形態中，電漿處理裝置係電容耦合型之電漿處理裝置，該實施形態之方法亦可更包含下述步驟：於執行蝕刻抗反射膜之步驟前，藉由使處理容器內產生電漿，並對該電漿處理裝置之上部電極施加負直流電壓，而對光阻遮罩照射二次電子。依據此實施形態，使光阻遮罩改質，而可抑制因後續步驟所導致之光阻遮罩之損傷。
又，一實施形態之方法，可更包含下述步驟：於蝕刻抗反射膜之步驟之執行後，且包含第1～第4步驟之程序之執行前，於被處理體上形成氧化矽製保護膜。依據此實施形態，可保護有機膜，以抵抗第3步驟中所生成之氧氣之電漿。
於一實施形態中，電漿處理裝置係電容耦合型之電漿處理裝置，於形成氧化矽製保護膜之步驟中，亦可於處理容器內產生電漿，且對電漿處理裝置之矽製上部電極，施加負直流電壓。此實施形態中，從上部電極釋出矽。又，於處理容器內從暴露於電漿之構件釋出氧。其後，藉由釋出之矽與氧結合，而形成氧化矽製保護膜。
於一實施形態中，於形成氧化矽製保護膜之步驟中，於處理容器內，產生含鹵化矽氣體及氧氣之混合氣體之電漿。依據此實施形態，利用電漿CVD法，形成氧化矽製保護膜。
於一實施形態中，電漿處理裝置係電容耦合型之電漿處理裝置，於形成氧化矽製保護膜之步驟中，藉由對電漿處理裝置的氧化矽製之上部電極供給電漿產生用之高頻電力，而產生含有氫氣及惰性氣體之混合氣體之電漿。此實施形態中，利用從上部電極釋出之氧化矽，形成保護膜。 【發明效果】
如以上所述，為了調整遮罩之開口寛度，可不需使用專用成膜裝置，而於低溫下形成矽氧化膜。
以下，參考圖式，詳細說明各種實施形態。又，對各圖式中相同或相當部分，賦予相同符號。
圖1係一實施形態之被處理體之處理方法之流程圖。圖1所示之方法MT1，係縮小被處理體(以下，有時亦稱「晶圓W」)之光阻遮罩開口寛度之方法。一實施形態之方法MT1，更為被蝕刻層之蝕刻方法。又，於一實施形態之方法MT1中，可以單一電漿處理裝置，執行一連串步驟。
圖2係電漿處理裝置之一例圖。圖2係概略顯示可使用於被處理體之處理方法之各種實施形態中之電漿處理裝置10之剖面構造。如圖2所示，電漿處理裝置10係電容耦合型電漿蝕刻裝置，具備處理容器12。處理容器12為大致圓筒狀。處理容器12例如由鋁所構成，對其內壁面施予陽極氧化處理。此處理容器12為保護接地。
於處理容器12之底部上，設置大致圓筒狀之支撐部14。支撐部14例如由絕緣材料構成。構成支撐部14之絕緣材料，可如石英般含有氧。於處理容器12內，支撐部14從處理容器12底部往鉛直方向延伸。又，於處理容器12內，設置載置台PD。載置台PD由支撐部14所支撐。
於載置台PD之頂面，固持著晶圓W。載置台PD具有下部電極LE及靜電吸盤ESC。下部電極LE含有第1板18a及第2板18b。第1板18a及第2板18b，例如由鋁等金屬所構成，成大致圓盤狀。第2板18b設於第1板18a上，並與第1板18a電連接。
於第2板18b上，設置靜電吸盤ESC。靜電吸盤ESC具有：將作為導電膜之電極配置於一對絕緣層或絕緣片間之構造。直流電源22經由切換器23電連接至靜電吸盤ESC之電極。此靜電吸盤ESC藉由以來自直流電源22之直流電壓所產生之庫侖力等靜電力，來吸附晶圓W。藉此，靜電吸盤ESC可固持晶圓W。
於第2板18b之周緣部上，以圍著晶圓W邊緣及靜電吸盤ESC之方式，配置對焦環FR。對焦環FR係設置用以提升蝕刻均勻性。對焦環FR係由依蝕刻對象之膜之材料適當選擇之材料所構成，例如，可由石英構成。
於第2板18b內部，設置冷媒通道24。冷媒通道24構成調溫機構。冷媒從設於處理容器12外部之急冷器單元經由配管26a而供給至冷媒通道24。供給至冷媒通道24之冷媒，經由配管26b返回至急冷器單元。如此，以冷媒循環方式供給至冷媒通道24。藉由控制此冷媒溫度，而控制由靜電吸盤ESC所支撐之晶圓W之溫度。
又，於電漿處理裝置10，設置氣體供給管線28。氣體供給管線28將來自熱傳氣體供給機構之熱傳氣體(例如He氣體)，供給至靜電吸盤ESC頂面與晶圓W背面之間。
又，於電漿處理裝置10，設置作為加熱元件之加熱器HT。加熱器HT例如嵌入至第2板18b內。加熱器HT連接著加熱器電源HP。藉由從加熱器電源HP對加熱器HT供給電力，而調整載置台PD之溫度，進而調整載置於該載置台PD上之晶圓W之溫度。又，加熱器HT亦可內設於靜電吸盤ESC。
又，電漿處理裝置10具備上部電極30。上部電極30於載置台PD上方，與該載置台PD相對配置。下部電極LE與上部電極30設置成彼此大致平行。於此等上部電極30與下部電極LE之間，提供用以對晶圓W進行電漿處理之處理空間S。
上部電極30經由絕緣性遮蔽構件32，支撐於處理容器12之上部。絕緣性遮蔽構件32由絕緣材料所構成，可如石英般含有氧。上部電極30可包含電極板34及電極支撐體36。電極板34面向處理空間S，於該電極板34設置複數個氣體噴注孔34a。此電極板34於一實施形態中，由矽構成。又，於其他實施形態中，電極板34可由氧化矽構成。
電極支撐體36可任意拆裝地支撐著電極板34，可由如鋁等導電性材料構成。此電極支撐體36可具有水冷構造。於電極支撐體36內部，設置氣體擴散室36a。連通至氣體噴注孔34a之複數個氣體流通孔36b，由此氣體擴散室36a往下方延伸。又，於電極支撐體36，形成將處理氣體導入氣體擴散室36a之氣體導入口36c，於此氣體導入口36c連接著氣體供給管38。
氣體供給管38介隔著閥組42及流量控制器組44，連接著氣體源組40。氣體源組40具有複數個氣體源。複數個氣體源可包含鹵化矽氣體源、氧氣體源、氮氣體源、氟碳化物氣體源及惰性氣體源。鹵化矽氣體可使用如SiCl4 氣體。又，鹵化矽氣體亦可使用SiBr4 氣體、SiF4 氣體或SiH2 Cl2 氣體。又，氟碳化物氣體可使用如CF4 氣體、C4 F6 氣體、C4 F8 氣體等任意氟碳化物氣體。又，惰性氣體可使用如He氣體、Ar氣體等任意惰性氣體。
閥組42包含複數個閥，流量控制器組44包含如質量流量控制器等之複數個流量控制器。氣體源組40之複數個氣體源，分別經由閥組42之對應閥及流量控制器組44之對應流量控制器，連接至氣體供給管38。因此，電漿處理裝置10可將來自從氣體源組40之複數個氣體源中所選擇之一個以上之氣體源之氣體，以個別調整過之流量，供給至處理容器12內。
又，於電漿處理裝置10中，沿著處理容器12內壁，可任意拆裝地設置沉積物屏蔽46。沉積物屏蔽46亦設置於支撐部14外周。沉積物屏蔽46係用以防止蝕刻副產物(沉積物)附著於處理容器12，可藉由將Y2 O3 等陶瓷覆蓋於鋁材而構成。沉積物屏蔽除了Y2 O3 之外，亦可由如石英般之含氧材料構成。
於處理容器12之底部側且於支撐部14與處理容器12側壁之間，設置排氣板48。排氣板48例如可藉由將Y2 O3 等陶瓷覆蓋於鋁材而構成。於此排氣板48下方且於處理容器12上，設置排氣口12e。排氣口12e隔著排氣管52連接著排氣裝置50。排氣裝置50具有渦輪分子泵等真空泵，可將處理容器12內之空間減壓至期望之真空度。又，於處理容器12之側壁，設置晶圓W之搬出入口12g，此搬出入口12g藉由閘閥54而可開閉。
又，電漿處理裝置10更具備第1高頻電源62及第2高頻電源64。第1高頻電源62係用以產生電漿產生用之第1高頻電力之電源，產生27～100MHz頻率(於一例中為40MHz)之高頻電力。第1高頻電源62經由整合器66連接至上部電極30。整合器66係用以整合第1高頻電源62之輸出阻抗與負載側(下部電極LE側)之輸入阻抗之電路。又，第1高頻電源62亦可經由整合器66連接至下部電極LE。
第2高頻電源64係產生用以將離子導入至晶圓W之第2高頻電力(亦即高頻偏壓電力)之電源，產生400kHz～13.56MHz範圍內頻率(於一例中為3.2MHz)之高頻偏壓電力。第2高頻電源64經由整合器68連接至下部電極LE。整合器68係用以整合第2高頻電源64之輸出阻抗與負載側(下部電極LE側)之輸入阻抗之電路。
又，電漿處理裝置10更具備電源70。電源70連接至上部電極30。電源70對上部電極30施加用以將存在處理空間S內之正離子導入至電極板34之電壓。於一例中，電源70係產生負直流電壓之直流電源。若從電源70對上部電極30施加如此電壓，則存在於處理空間S之正離子會衝擊電極板34。藉此，從電極板34釋出二次電子及／或矽。
又，於一實施形態中，電漿處理裝置10可更具備控制部Cnt。此控制部Cnt係具備處理器、記憶部、輸入裝置、顯示器等之電腦，用以控制電漿處理裝置10之各部。具體而言，控制部Cnt連接至閥組42、流量控制器組44、排氣裝置50、第1高頻電源62、整合器66、第2高頻電源64、整合器68、電源70、加熱器電源HP及急冷器單元。
控制部Cnt依循基於所輸入配方而成之程式而動作，並送出控制信號。藉由來自控制部Cnt之控制信號，可控制由氣體源組所供給之氣體之選擇及流量、排氣裝置50之排氣、來自第1高頻電源62及第2高頻電源64之電力供給、來自電源70之電壓施加、加熱器電源HP之電力供給、來自急冷器單元之冷媒流量及冷媒溫度。又，本說明書中所揭示之被處理體之處理方法之各步驟，可藉由利用依控制部Cnt之控制使電漿處理裝置10之各部產生動作，而得以執行。
再次參考圖1，詳細說明方法MT1。以下，針對使用電漿處理裝置10以實施方法MT1之例加以說明。又，於以下說明中，參考圖3、圖4及圖5。圖3及圖4係圖1所示方法之各步驟執行後之被處理體狀態之剖面圖。圖5係矽氧化膜形成原理之說明圖。
圖1所示之方法MT1中，首先，於步驟ST1中準備晶圓W。如圖3(a)所示，步驟ST1中所準備之晶圓W具有：基板SB、被蝕刻層EL、有機膜OL、抗反射膜AL及遮罩MK1。被蝕刻層EL設於基板SB上。被蝕刻層EL係由相對於有機膜OL被選擇性蝕刻之材料所構成之層，可使用絕緣膜。例如，被蝕刻層EL可由氧化矽(SiO2 )所構成。又，被蝕刻層EL亦可由如多結晶矽等其他材料所構成。有機膜OL設於被蝕刻層EL上。有機膜OL係含碳層，例如為SOH(旋轉塗佈硬罩)層。抗反射膜AL係含矽抗反射膜，設於有機膜OL上。
遮罩MK1設於抗反射膜AL上。遮罩MK1係由光阻材料所構成之光阻遮罩，其係藉由以光微影技術使光阻層圖案化而製成。遮罩MK1局部覆蓋抗反射膜AL。又，遮罩MK1區劃出使抗反射膜AL部分露出之開口OP1。遮罩MK1之圖案例如為線與間距圖案。又，遮罩MK1亦可具有提供俯視為圓形開口之圖案。或者，遮罩MK1亦可具有提供俯視為橢圓形開口之圖案。
於步驟ST1中，準備如圖3(a)所示之晶圓W，該晶圓W收容於電漿處理裝置10之處理容器12內，並載置於載置台PD上。
於一實施形態之方法MT1中，接著執行步驟ST2。於步驟ST2，對晶圓W照射二次電子。具體而言，對處理容器12內供給氫氣及惰性氣體，藉由從第1高頻電源62供給高頻電力，而產生電漿。又，藉由電源70，對上部電極30施加負直流電壓。藉此，將處理空間S中之正離子被導入至上部電極30，使得該正離子衝擊上部電極30。藉由正離子衝擊上部電極30，而從上部電極30釋出二次電子。藉由被釋出之二次電子照射至晶圓W，使遮罩MK1改質。又，當施加於上部電極30之負直流電壓絕對值之位準為高時，由於正離子衝擊電極板34，使得該電極板34之構成材料亦即矽，與二次電子共同被釋出。被釋出之矽，與從暴露於電漿之電漿處理裝置10之構成組件被釋出之氧結合。該氧例如從支撐部14、絕緣性遮蔽構件32、及沉積物屏蔽46等構件被釋出。藉由如此之矽與氧之結合，產生氧化矽化合物，該氧化矽化合物沉積於晶圓W上，而覆蓋並保護遮罩MK1。藉由該等改質及保護效果，抑制後續步驟所導致之遮罩MK1損傷。又，於步驟ST2中，為了達成二次電子照射所致之改質或保護膜之形成，亦可將第2高頻電源64之偏壓電力設為最低限，以抑制矽之釋出。
接著，於方法MT1中，程序SQ執行一次以上。程序SQ包含步驟ST3、步驟ST4、步驟ST5及步驟ST6。於步驟ST3中，於處理容器12內，產生含鹵化矽氣體之第1氣體之電漿。具體而言，從自氣體源組40之複數個氣體源中所選擇之氣體源，對處理容器12內供給鹵化矽氣體及惰性氣體。又，從第1高頻電源62供給高頻電力。再者，藉由使排氣裝置50動作，而將處理容器12內之空間壓力設定成既定壓力。藉此，產生第1氣體之電漿。第1氣體例如含有SiCl4 氣體以作為鹵化矽氣體。又，第1氣體亦可更含有如Ar氣體或He氣體等惰性氣體。又，第1氣體亦可含有SiBr4 氣體、SiF4 氣體或SiH2 Cl2 氣體以作為鹵化矽氣體。
如圖5(a)，當產生第1氣體之電漿P1，則產生第1氣體所含之如鹵化矽之解離物種等之反應前驅物。所產生之前驅物附著於晶圓W。又，於圖5(a)中，鹵化矽氣體係以使用SiCl4 氣體為例，於同圖中，電漿P1中之Si與Cl之結合，表示前驅物。
於後續步驟ST4中，沖洗處理容器12內之空間。具體而言，將步驟ST3中所供給之第1氣體予以排氣。於步驟ST4中，亦可將如氮氣等惰性氣體供給至電漿處理裝置之處理容器，以作為沖洗氣體。亦即，步驟ST4之沖洗，可為使惰性氣體流入處理容器內之氣體沖洗，或為利用抽真空之沖洗。於此步驟ST4中，過量附著於晶圓W上之前驅物亦予以去除。藉此，前驅物可於晶圓W上形成極薄之膜。
於後續步驟ST5中，於處理容器12內，產生含氧氣之第2氣體之電漿。具體而言，從自氣體源組40之複數個氣體源中所選擇之氣體源，將含氧氣之第2氣體供給至處理容器12內。又，從第1高頻電源62供給高頻電力。再者，藉由使排氣裝置50動作，將處理容器12內之空間壓力設定為既定壓力。
如上所述，藉由執行步驟ST3，使得附著於晶圓W之前驅物含有矽與鹵素元素(例如氯)之鍵結。矽與鹵素元素之鍵結能，低於矽與氧之鍵結能。因此，如圖5(b)所示，產生第2氣體之電漿P2，當產生氧之活性種(例如氧自由基)，則前驅物之鹵素元素被置換成氧。藉此，於晶圓W上形成矽氧化膜。又，於圖5(b)中，「O」係表示氧。
回到圖1，於後續步驟ST6中，沖洗處理容器12內之空間。具體而言，將步驟ST5中所供給之第2氣體予以排氣。於步驟ST6中，亦可將如氮氣等惰性氣體供給至電漿處理裝置之處理容器，以作為沖洗氣體。亦即，步驟ST6之沖洗，可為使惰性氣體流入處理容器內之氣體沖洗，或為利用抽真空之沖洗。
於上述程序SQ之步驟ST3中，使用鹵化矽氣體作為前驅物用氣體。鹵化矽氣體(例如，SiCl4 氣體、SiBr4 氣體、SiF4 氣體或SiH2 Cl2 氣體)於常溫下為汽化狀態。因此，於步驟ST3中，可不使用具有汽化器之專用成膜裝置，而於低溫下使含矽前驅物沉積於晶圓W上。
又，於程序SQ中，在步驟ST4中進行沖洗，於後續步驟ST5中，前驅物中之鹵素元素被置換成氧。因此，與ALD法相同，藉由執行1次程序SQ，可以均勻膜厚於晶圓W表面上形成具有薄膜厚之矽氧化膜。亦即，藉由執行1次程序，可保形地形成具有薄膜厚之矽氧化膜。因此，包含程序SQ之方法MT1，對於由遮罩MK1所構成之開口之寛度調整，具有優良控制性。再者，因遮罩MK1係由矽氧化膜所覆蓋，故可提升該遮罩MK1與由矽氧化膜所形成之遮罩之LER (Line Edge Roughness)。
方法MT1中，於後續步驟ST7中，判定是否結束程序SQ之執行。具體而言，於步驟ST7中，判定程序SQ之執行次數是否已達到既定次數。程序SQ之執行次數，決定於晶圓W上所形成之矽氧化膜之膜厚。亦即，依據執行1次程序SQ所形成之矽氧化膜膜厚與程序SQ執行次數之乘積，實質決定最終在晶圓W上所形成之矽氧化膜之膜厚。因此，因應於晶圓W上所形成之矽氧化膜之期望膜厚，設定程序SQ之執行次數。
於方法MT1中，當判定步驟ST7中程序SQ之執行次數未達到既定次數時，則再次重複程序SQ之執行。另一方面，當判定步驟ST7中程序SQ之執行次數已達到既定次數之情形時，則結束程序SQ之執行。藉此，如圖3(b)所示，於晶圓W表面上形成矽氧化膜SX。矽氧化膜SX包含區域R1、區域R2及區域R3。區域R3係於遮罩MK1側面上沿著該側面延伸之區域。區域R3從抗反射膜AL表面延伸至區域R1下側。區域R1於遮罩MK1頂面上及區域R3上延伸。又，區域R2於相鄰之區域R3間且於抗反射膜AL表面上延伸。如上所述，程序SQ因與ALD法一樣形成矽氧化膜，因此區域R1、區域R2及區域R3之個別膜厚，成互為大致相等之膜厚。又，依據方法MT1，可得到緻密之矽氧化膜SX，例如膜密度2.28g／cm3 之膜。
於一實施形態中，步驟ST3執行時之處理容器12內之壓力，係設定為13.33Pa(100mTorr)以上之壓力。又，步驟ST3執行時之第1高頻電源62之高頻電力，係設定為100W以下之電力。藉由在如此高壓且低功率之條件下產生電漿，可抑制鹵化矽氣體之過度解離。亦即，可抑制鹵素元素之活性種之過度產生。又，作為產生抑制過度解離之相同電漿狀態之手法，亦可使用第2高頻電源64。藉此，可抑制遮罩MK1之損傷、及／或已形成之矽氧化膜之損傷。又，可減少區域R1、區域R2及區域R3之膜厚差異。再者，於遮罩MK1設為「密」之區域及設為「疏」之區域存在之情形時，亦即，遮罩MK1之圖案存在疏密之情形時，可減少於雙方區域所形成之矽氧化膜之膜厚差異。
又，於一實施形態中，於執行步驟ST3時，來自第2高頻電源64之高頻偏壓電力幾乎不供給至下部電極LE。此係因若施加偏壓電力，則會產生異向性成分。如此，藉由將偏壓電力設為最低限，可使前驅物等向地附著於晶圓W。結果，可更提升分別於遮罩MK1頂面與側面、及該遮罩MK1基底表面所形成之矽氧化膜之膜厚均勻性。又，於使用第2高頻電源64產生電漿之情形時，為了使前驅物等向地附著，「將離子能量設為最低限」之條件為必要選擇。又，為了將於步驟ST3所附著之前驅物置換成矽氧化膜，步驟ST5之執行必須有與前述步驟ST3相同之等向性反應。因此，於步驟ST5中，來自第2高頻電源64之高頻偏壓電力，亦幾乎不供給至下部電極LE。
當上述程序SQ之執行結束，於方法MT1中，執行步驟ST8。於步驟ST8中，蝕刻矽氧化膜SX，以去除區域R1及區域R2。為了去除此等區域R1及區域R2，異向性之蝕刻條件為必要。因此，於步驟ST8中，從自氣體源組40之複數個氣體源中所選擇之氣體源，將含有氟碳化物氣體之處理氣體供給至處理容器12內。又，從第1高頻電源62供給高頻電力，而產生電漿。又，從第2高頻電源64供給高頻偏壓電力。再者，藉由使排氣裝置50動作，而將處理容器12內之空間壓力設定成既定壓力。藉此，產生氟碳化物氣體之電漿。所產生電漿中之含氟活性種，利用高頻偏壓電力所致之往鉛直方向之導入，而優先蝕刻區域R1及區域R2。結果，如圖3(c)所示，去除區域R1及區域R2，並由留下之區域R3形成遮罩MS。遮罩MS與遮罩MK1共同形成遮罩MK2，遮罩MK2構成為可縮小遮罩MK1之開口OP1寛度。利用此遮罩MK2，提供寛度小於開口OP1寛度之開口OP2。
於後續步驟ST9中，蝕刻抗反射膜AL。具體而言，從自氣體源組40之複數個氣體源中所選擇之氣體源，將含有氟碳化物氣體之處理氣體供給至處理容器12內。又，從第1高頻電源62供給高頻電力。又，從第2高頻電源64供給高頻偏壓電力。再者，藉由使排氣裝置50動作，而將處理容器12內之空間壓力設定成既定壓力。藉此，產生氟碳化物氣體之電漿。所產生電漿中之含氟活性種，蝕刻抗反射膜AL之全區域中從遮罩MK2露出之區域。藉此，如圖4(a)所示，從抗反射膜AL形成遮罩ALM。其後，亦可去除遮罩MK2。
於後續步驟ST10中，蝕刻有機膜OL。具體而言，從自氣體源組40之複數個氣體源中所選擇之氣體源，將含氧氣之處理氣體供給至處理容器12內。又，從第1高頻電源62供給高頻電力。又，從第2高頻電源64供給高頻偏壓電力。再者，藉由使排氣裝置50動作，而將處理容器12內之空間壓力設定成既定壓力。藉此，產生含氧氣之處理氣體之電漿。所產生電漿中之氧之活性種，蝕刻有機膜OL之全區域中從遮罩ALM露出之區域。藉此，如圖4(b)所示，由有機膜OL形成遮罩OLM。此遮罩OLM所提供之開口OP3寛度，與開口OP2(參考圖3(c))寛度成為大致相同。又，蝕刻有機膜OL之氣體，亦可使用含有氮氣與氫氣之處理氣體。
於後續步驟ST11中，蝕刻被蝕刻層EL。具體而言，從自氣體源組40之複數個氣體源中所選擇之氣體源，將處理氣體供給至處理容器12內。處理氣體可因應構成被蝕刻層EL之材料而適當選擇。例如，於被蝕刻層EL由氧化矽構成之情形時，處理氣體可含有氟碳化物氣體。又，從第1高頻電源62供給高頻電力。又，從第2高頻電源64供給高頻偏壓電力。再者，藉由使排氣裝置50動作，而將處理容器12內之空間壓力設定成既定壓力。藉此產生電漿。所產生之電漿中之活性種，蝕刻被蝕刻層EL全區域中從遮罩OLM露出之區域。藉此，如圖4(c)所示，使遮罩OLM之圖案轉印至被蝕刻層EL。依據此方法MT1，可使用單一電漿處理裝置10執行步驟ST2～步驟ST11(亦即，從根據光阻遮罩之遮罩製作起至被蝕刻層之蝕刻為止之全部步驟)。
以下，說明其他實施形態之被處理體之處理方法。圖6係其他實施形態之被處理體之處理方法之流程圖。以下，針對於圖6所示之方法MT2中使用電漿處理裝置10之例，加以說明。又，以下說明中，參考圖7及圖8。圖7及圖8係圖6所示方法之各步驟執行後之被處理體狀態之剖面圖。
於方法MT2中，首先，執行步驟ST21。步驟ST21為與方法MT1之步驟ST1相同之步驟。因此，於步驟ST21中，準備如圖7(a)所示之晶圓W，該晶圓W收容於處理容器12內，並載置於載置台PD上。
接著，於方法MT2中，執行與方法MT1之步驟ST2相同之步驟ST22。亦即，對晶圓W照射二次電子，使遮罩MK1改質。又，於施加於上部電極30之負直流電壓絕對值之位準為高時，亦可如以上關於步驟ST2所述，藉由利用電極板34之濺鍍而從該電極板34釋出之矽與從暴露於電漿之電漿處理裝置10之構成組件所釋出之氧之結合，而生成氧化矽化合物，該氧化矽化合物沉積於晶圓W上而保護遮罩MK1。
於後續步驟ST23中，蝕刻抗反射膜AL。具體而言，從自氣體源組40之複數個氣體源中所選擇之氣體源，將含有氟碳化物氣體之處理氣體供給至處理容器12內。又，從第1高頻電源62供給高頻電力。又，從第2高頻電源64供給高頻偏壓電力。再者，藉由使排氣裝置50動作，而將處理容器12內之空間壓力設定成既定壓力。藉此，產生氟碳化物氣體之電漿。所產生電漿中之含氟活性種，蝕刻抗反射膜AL之全區域中從遮罩MK1露出之區域。藉此，如圖7(b)所示，從抗反射膜AL形成遮罩ALM2。
於後續步驟ST24中，於如圖7(b)所示之晶圓W表面上，形成保護膜PF。此保護膜PF係形成用以保護有機膜OL，以抵抗其後之程序SQ2執行時所生成之氧之活性種。
於一實施形態中，上部電極30之電極板34由矽所構成。於此實施形態之步驟ST24中，從自氣體源組40之複數個氣體源中所選擇之氣體源，例如，將含有氫氣及惰性氣體之混合氣體供給至處理容器12內。又，從第1高頻電源62供給高頻電力。又，藉由使排氣裝置50動作，而將處理容器12內之空間壓力設定成既定壓力。藉此，於處理容器12內產生電漿。再者，從電源70對上部電極30施加負直流電壓。藉此，電漿中之正離子衝擊電極板34，而從該電極板34釋出矽。又，從暴露於電漿之電漿處理裝置10之組件釋出氧。如此釋出之氧與從電極板34釋出之矽結合，而生成氧化矽，該氧化矽沉積於晶圓W上，如圖7(c)所示，形成保護膜PF。
於其他實施形態之步驟ST24中，從自氣體源組40之複數個氣體源中所選擇之氣體源，將含鹵化矽氣體及氧氣之混合氣體供給至處理容器12內。又，從第1高頻電源62供給高頻電力。又，藉由使排氣裝置50動作，而將處理容器12內之空間壓力設定成既定壓力。藉此，生成氧化矽，該氧化矽沉積於晶圓W上，如圖7(c)所示，形成保護膜PF。
再者，於其他實施形態中，上部電極30之電極板34由氧化矽所構成。於此實施形態之步驟ST24中，從自氣體源組40之複數個氣體源中所選擇之氣體源，例如，將含有氫氣及惰性氣體之混合氣體供給至處理容器12內。又，從第1高頻電源62對上部電極30供給高頻電力。又，藉由使排氣裝置50動作，而將處理容器12內之空間壓力設定成既定壓力。藉此，於處理容器12內產生電漿。又，藉由在上部電極30附近所產生之護皮電壓，電漿中之荷電粒子衝擊電極板34。藉此，從電極板34釋出氧化矽，該氧化矽沉積於晶圓W上，如圖7(c)所示，形成保護膜PF。又，於此步驟ST24中，為了使氧化矽沉積以形成保護膜，必須將第2高頻電源64之偏壓電力設為最低限。
於方法MT2中，接著，以既定次數執行包含步驟ST25、步驟ST26、步驟ST27及步驟ST28之程序SQ2。程序SQ2為與程序SQ相同之程序。因此，步驟ST25、步驟ST26、步驟ST27及步驟ST28，分別為與步驟ST3、步驟ST4、步驟ST5及步驟ST6相同之步驟。
藉由以既定次數執行該程序SQ2，如圖7(d)所示，於晶圓W上，形成矽氧化膜SX2。矽氧化膜SX2包含區域R1、區域R2及區域R3。區域R3係於遮罩MK1及遮罩ALM2側面上沿著該側面延伸之區域。區域R3從形成於有機膜OL上之保護膜PF表面延伸至區域R1下側。區域R1於遮罩MK1頂面之上及區域R3上延伸。又，區域R2於相鄰之區域R3間且有機膜OL表面上(亦即，有機膜OL上之保護膜PF上)延伸。程序SQ2因與ALD法相同形成矽氧化膜，故區域R1、區域R2及區域R3之個別膜厚，成互為大致相等之膜厚。
步驟ST29為與方法MT1之步驟ST7相同之步驟，於該步驟ST29中，當判定程序SQ2之執行次數達到既定次數，則接著執行步驟ST30。於步驟ST30中，蝕刻矽氧化膜SX2，以去除區域R1及區域R2。具體而言，從自氣體源組40之複數個氣體源中所選擇之氣體源，將含有氟碳化物氣體之處理氣體供給至處理容器12內。又，從第1高頻電源62供給高頻電力。又，從第2高頻電源64供給高頻偏壓電力。再者，藉由使排氣裝置50動作，而將處理容器12內之空間壓力設定成既定壓力。藉此，產生氟碳化物氣體之電漿。所產生電漿中之含氟活性種，利用高頻偏壓電力所致之往鉛直方向之導入，而優先蝕刻區域R1及區域R2。結果，如圖8(a)所示，去除區域R1及區域R2，並由留下之區域R3形成遮罩MS2。遮罩MS2與遮罩ALM2共同形成遮罩MK22，遮罩MK22係構成為可縮小MK1之開口OP1寛度。利用此遮罩MK22，提供寛度小於開口OP1寛度之開口OP2。
於後續步驟ST31中，蝕刻有機膜OL。具體而言，從自氣體源組40之複數個氣體源中所選擇之氣體源，將含氧氣之處理氣體供給至處理容器12內。又，從第1高頻電源62供給高頻電力。又，從第2高頻電源64供給高頻偏壓電力。再者，藉由使排氣裝置50動作，而將處理容器12內之空間壓力設定成既定壓力。藉此，產生含氧氣之處理氣體之電漿。所產生電漿中之氧之活性種，蝕刻有機膜OL之全區域中從遮罩MK22露出之區域。藉此，如圖8(b)所示，從有機膜OL形成遮罩OLM。此遮罩OLM所提供之開口OP3寛度，成為與開口OP2(參考圖8(a))寛度大致相同。
於後續步驟ST32中，蝕刻被蝕刻層EL。具體而言，從自氣體源組40之複數個氣體源中所選擇之氣體源，將處理氣體供給至處理容器12內。處理氣體可因應構成被蝕刻層EL之材料而適當選擇。例如，被蝕刻層EL由氧化矽構成之情形時，處理氣體可含有氟碳化物氣體。又，從第1高頻電源62供給高頻電力。又，從第2高頻電源64供給高頻偏壓電力。再者，藉由使排氣裝置50動作，而將處理容器12內之空間壓力設定成既定壓力。藉此產生電漿。所產生電漿中之活性種，蝕刻被蝕刻層EL全區域中從遮罩OLM露出之區域。藉此，如圖8(c)所示，使遮罩OLM之圖案轉印至被蝕刻層EL。
依據此方法MT2，可不使用具有汽化器之專用成膜裝置，而於低溫下使含矽前驅物沉積於晶圓W上。又，因藉由與ALD法相同之程序SQ2形成矽氧化膜，故方法MT2對於由遮罩MK1所區劃成之開口之寛度調整，具有優良控制性。又，依據方法MT2，因遮罩ALM2係由矽氧化膜所覆蓋，故可提升該遮罩ALM2與由矽氧化膜所形成之遮罩之LER (Line Edge Roughness)。再者，依據此法MT2，可使用單一電漿處理裝置10執行步驟ST22～步驟ST32(亦即，從依據光阻遮罩之遮罩製作起至被蝕刻層之蝕刻為止之全部步驟)。
以上，真對各種實施形態加以說明，然而不限於上述實施形態，可有各種變形態樣。例如，於上述實施形態中，使用電容耦合型之電漿處理裝置10，但若為分別由方法MT1及方法MT2中省略從上部電極釋出二次電子、矽或氧化矽之步驟之方法，則可使用任意具有電漿源之電漿處理裝置來實施。如此之電漿處理裝置，如為：電感結合型之電漿處理裝置、使用如微波等表面波之電漿處理裝置。
以下，針對為了方法MT1及方法MT2之評價所進行之各種實驗，加以說明。
(實驗例1～3)
於實驗例1～3中，對圖3(a)所示之晶圓，使用電漿處理裝置10執行步驟ST2及程序SQ。又，於實驗例1～3中，改變步驟ST3執行時之處理容器12內之壓力及第1高頻電源62之高頻電力作為參數。具體而言，於實驗例1中，將步驟ST3之處理容器12內之壓力及第1高頻電源62之高頻電力設定為20mTorr(2.66Pa)、500W；於實驗例2中，將步驟ST3之處理容器12內之壓力及第1高頻電源62之高頻電力設定為200mTorr(26.66Pa)、500W；於實驗例3中，將步驟ST3之處理容器12內之壓力及第1高頻電源62之高頻電力設定為200mTorr(26.66Pa)、100W。以下為實驗例1～3中所執行之步驟ST2及程序SQ之其他條件。又，程序SQ之執行次數為72次。
＜步驟ST2之條件＞ ・處理容器內壓力：50mTorr(6.66Pa) ・氫氣流量：100sccm ・Ar氣體流量：800sccm ・第1高頻電源62之高頻電力(供給至上部電極30)：60MHz、300W ・第2高頻電源64之高頻偏壓電力：13MHz、0W ・電源70之施加電壓：－1000V ・處理時間：60秒 ＜步驟ST3之條件＞ ・處理容器內壓力：200mTorr(26.66Pa) ・SiCl4 氣體流量：20sccm ・Ar氣體流量：200sccm ・第1高頻電源62之高頻電力(供給至上部電極30)：60MHz、100W ・第2高頻電源64之高頻偏壓電力：13MHz、0W ・處理時間：5秒 ＜步驟ST5之條件＞ ・處理容器內壓力：200mTorr(26.66Pa) ・氧氣流量：200sccm ・Ar氣體流量：200sccm ・第1高頻電源62之高頻電力(供給至上部電極30)：60MHz、500W ・第2高頻電源64之高頻偏壓電力：13MHz、0W ・處理時間：5秒
接著，個別於遮罩MK1之線圖案設為稀疏之區域(以下稱「疏區域」)與設為密集之區域(以下稱「密區域」)中，測量於遮罩MK1頂面上所形成之矽氧化膜之膜厚(圖3(b)所示區域R1之膜厚T1)及於遮罩MK1側面上所形成之矽氧化膜之膜厚(圖3(b)所示區域R3之膜厚W3)。其後，求得膜厚比(亦即，疏區域之區域R1膜厚相對於密區域之區域R1膜厚之比、及疏區域之區域R3膜厚相對於密區域之區域R3膜厚之比)。結果示於圖9。又，圖9中，標記「R1」表示從區域R1膜厚所求得之膜厚比；標記「R3」表示從區域R3膜厚所求得之膜厚比。
如圖9所示，第1高頻電源62之高頻電力越小，膜厚比越接近1。亦即，於密區域及疏區域所形成之矽氧化膜之膜厚之差異變小。詳言之，與第1高頻電源62之高頻電力為500W時相較，當第1高頻電源62之高頻電力為100W時，其膜厚比接近1。因此確認：藉由使第1高頻電源62之高頻電力為100W以下，可縮小在密區域所形成之矽氧化膜與在疏區域所形成之矽氧化膜之膜厚差異。又，如圖9所示，確認：藉由在處理容器12內之壓力為高之條件，亦即高壓條件下執行步驟ST3，可縮小區域R1膜厚比與區域R3膜厚比之差異。亦即，確認：藉由在高壓條件下執行步驟ST3，使得區域R1之膜厚T1與區域R3之膜厚W3之差異變小。
(實驗例4)
於實驗例4中，如圖10所示，準備具有遮罩MK1之樣本1～4之晶圓W，該遮罩MK1提供排列成二維之橢圓形之複數開口OP。使各樣本之開口OP之短軸方向寛度CD1及長軸方向寛度CD2，與其他樣本之CD1及CD2相異。之後，使用電漿處理裝置10，對該等樣本1～4執行步驟ST2及程序SQ。又，於實驗例4中，改變程序SQ之執行次數作為參數。以下，顯示實驗例4中所執行之步驟ST2及程序SQ之條件。
＜步驟ST2之條件＞ ・處理容器內壓力：50mTorr(6.66Pa) ・氫氣流量：100sccm ・Ar氣體流量：800sccm ・第1高頻電源62之高頻電力(供給至上部電極30)：60MHz、300W ・第2高頻電源64之高頻偏壓電力：13MHz、0W ・電源70之施加電壓：－1000V ・處理時間：60秒 ＜步驟ST3之條件＞ ・處理容器內壓力：200mTorr(26.66Pa) ・SiCl4 氣體流量：20sccm ・Ar氣體流量：200sccm ・第1高頻電源62之高頻電力(供給至上部電極30)：60MHz、100W ・第2高頻電源64之高頻偏壓電力：13MHz、0W ・處理時間：5秒 ＜步驟ST5之條件＞ ・處理容器內壓力：200mTorr(26.66Pa) ・氧氣流量：200sccm ・Ar氣體流量：200sccm ・第1高頻電源62之高頻電力(供給至上部電極30)：60MHz、500W ・第2高頻電源64之高頻偏壓電力：13MHz、0W ・處理時間：5秒
接著，針對樣本1～4，分別求得程序SQ之執行次數與開口OP之短軸方向寛度CD1之變化量、開口OP之長軸方向寛度CD2之變化量之關係。結果示於圖11。圖11中，橫軸表示程序SQ之執行次數；縱軸表示CD1及CD2之變化量。如圖11所示，實驗例4之結果為：開口OP之短軸方向寛度CD1之變化量及長軸方向寛度CD2之變化量，隨著程序SQ之執行次數而同樣增加。由此確認：可對應程序SQ之執行次數，使橢圓形開口之寛度於任意方向均衡地縮小。
(實驗例5～6、比較實驗例1～2)
於實驗例5中，對圖3(a)所示之晶圓W，使用電漿處理裝置10，執行步驟ST3～步驟ST10。實驗例5中之程序SQ之執行次數為72次。又，於實驗例6中，對圖3(a)所示之晶圓W，使用電漿處理裝置10，執行步驟ST2～步驟ST10。實驗例6中之程序SQ之執行次數為72次。又，於比較實驗例1中，對圖3(a)所示之晶圓W，使用電漿處理裝置10，依序進行抗反射膜AL之蝕刻步驟、有機膜OL之蝕刻步驟。於比較實驗例2中，對圖3(a)所示之晶圓W，使用電漿處理裝置10，依序進行利用二次電子之照射之遮罩MK1之改質步驟、抗反射膜AL之蝕刻步驟、有機膜OL之蝕刻步驟。又，於比較實驗例1及比較實驗例2中，設定各步驟之條件，俾使由有機膜OL所製作之遮罩之開口寛度最終與實驗例5及6中之由有機膜OL所製作之遮罩之開口寛度成為相同。以下，顯示實驗例5及6中之步驟ST2及程序SQ之條件。
＜步驟ST2之條件＞ ・處理容器內壓力：50mTorr(6.66Pa) ・氫氣流量：100sccm ・Ar氣體流量：800sccm ・第1高頻電源62之高頻電力(供給至上部電極30)：60MHz、300W ・第2高頻電源64之高頻偏壓電力：13MHz、0W ・電源70之施加電壓：－1000V ・處理時間：60秒 ＜步驟ST3之條件＞ ・處理容器內壓力：200mTorr(26.66Pa) ・SiCl4 氣體流量：20sccm ・Ar氣體流量：200sccm ・第1高頻電源62之高頻電力(供給至上部電極30)：60MHz、100W ・第2高頻電源64之高頻偏壓電力：13MHz、0W ・處理時間：5秒 ＜步驟ST5之條件＞ ・處理容器內壓力：200mTorr(26.66Pa) ・氧氣流量：200sccm ・Ar氣體流量：200sccm ・第1高頻電源62之高頻電力(供給至上部電極30)：60MHz、500W ・第2高頻電源64之高頻偏壓電力：13MHz、0W ・處理時間：5秒
如此，於分別執行實驗例5、實驗例6、比較實驗例1及比較實驗例2之後，求得由有機膜OL所形成之遮罩之LER (Line Edge Roughness)、LWR (Line Width Roughness)及SWR (Sidewall Roughness)之總和值。結果，實驗例5、實驗例6、比較實驗例1及比較實驗例2之LER、LWR及SWR之總和值，分別為7.0nm、6.7nm、8.5nm及7.5nm。因此確認：依據含有程序SQ之方法，可以提升遮罩之LER，亦即，可縮小LER之值。
10‧‧‧電漿處理裝置
12‧‧‧處理容器
12e‧‧‧排氣口
12g‧‧‧搬出入口
14‧‧‧支撐部
18a‧‧‧第1板
18b‧‧‧第2板
22‧‧‧直流電源
23‧‧‧切換器
24‧‧‧冷媒通道
26a、26b‧‧‧配管
28‧‧‧氣體供給管線
30‧‧‧上部電極
32‧‧‧絕緣性遮蔽構件
34‧‧‧電極板
34a‧‧‧氣體噴注孔
36‧‧‧電極支撐體
36a‧‧‧氣體擴散室
36b‧‧‧氣體流通孔
36c‧‧‧氣體導入口
38‧‧‧氣體供給管
40‧‧‧氣體源組
42‧‧‧閥組
44‧‧‧流量控制器組
46‧‧‧沉積物屏蔽
48‧‧‧排氣板
50‧‧‧排氣裝置
52‧‧‧排氣管
54‧‧‧閘閥
62‧‧‧第1高頻電源
64‧‧‧第2高頻電源
66、68‧‧‧整合器
70‧‧‧電源
AL‧‧‧抗反射膜
ALM、ALM2‧‧‧遮罩
Cnt‧‧‧控制部
EL‧‧‧被蝕刻層
ESC‧‧‧靜電吸盤
FR‧‧‧對焦環
HP‧‧‧加熱器電源
HT‧‧‧加熱器
LE‧‧‧下部電極
MK1、MK2、MK22‧‧‧遮罩
MS、MS2‧‧‧遮罩
MT1、MT2‧‧‧方法
OL‧‧‧有機膜
OLM‧‧‧遮罩
OP1~OP3‧‧‧開口
P1、P2‧‧‧電漿
PD‧‧‧載置台
PF‧‧‧保護膜
R1~R3‧‧‧區域
S‧‧‧處理空間
SB‧‧‧基板
ST1~ST11、ST21~ST32‧‧‧步驟
SQ、SQ2‧‧‧程序
SX、SX2‧‧‧矽氧化膜
T1‧‧‧區域R1之膜厚
W‧‧‧晶圓
W3‧‧‧區域R3之膜厚
【圖1】一實施形態之被處理體之處理方法之流程圖。 【圖2】電漿處理裝置之一例圖。 【圖3】(a)~(c)，圖1所示方法之各步驟執行後之被處理體狀態之剖面圖。 【圖4】(a)~(c)，圖1所示方法之各步驟執行後之被處理體狀態之剖面圖。 【圖5】(a)~(b)，矽氧化膜形成原理之說明圖。 【圖6】其他實施形態之被處理體之處理方法之流程圖。 【圖7】(a)~(d)，圖6所示方法之各步驟執行後之被處理體狀態之剖面圖。 【圖8】(a)~(c)，圖6所示方法之各步驟執行後之被處理體狀態之剖面圖。 【圖9】實驗結果之圖表。 【圖10】實驗所用遮罩MK1之圖案之頂視圖。 【圖11】實驗結果之圖表。
無。
MT1‧‧‧方法
ST1~ST11‧‧‧步驟
SQ‧‧‧程序

Claims (12)

  1. 一種被處理體之處理方法，該被處理體具有遮罩， 該處理方法重複進行包含下述步驟之程序，而形成矽氧化膜： 第1步驟，於收容被處理體之電漿處理裝置之處理容器內，產生含鹵化矽氣體之第1氣體之電漿，而形成反應前驅物； 第2步驟，沖洗該處理容器內之空間； 第3步驟，於該處理容器內產生含氧氣之第2氣體之電漿，而形成矽氧化膜；及 第4步驟：沖洗該處理容器內之空間。
  2. 如申請專利範圍第1項之被處理體之處理方法，其中， 於該第1步驟中，設定為高壓低電力之條件：該處理容器內之壓力為13.33Pa以上之壓力，電漿產生用之高頻電源之電力為100W以下。
  3. 如申請專利範圍第1或2項之被處理體之處理方法，其中， 該第1步驟中，離子導入用之偏壓電力未施加於支撐被處理體之載置台。
  4. 如申請專利範圍第1或2項之被處理體之處理方法，其中，該鹵化矽氣體為SiCl4 氣體。
  5. 如申請專利範圍第1或2項之被處理體之處理方法，其中， 該被處理體更具有：被蝕刻層；有機膜，設於該被蝕刻層上；及含矽抗反射膜，設於該有機膜上； 該遮罩係設於該抗反射膜上之光阻遮罩， 該方法更包含下述步驟： 於執行包含該第1步驟、該第2步驟、該第3步驟及該第4步驟之程序後，藉由在該處理容器內所產生之電漿，去除該抗反射膜之表面上之氧化矽製區域； 藉由在該處理容器內所產生之電漿，蝕刻該抗反射膜；及 藉由在該處理容器內所產生之電漿，蝕刻該有機膜。
  6. 如申請專利範圍第5項之被處理體之處理方法，其中， 該電漿處理裝置係電容耦合型之電漿處理裝置， 該方法更包含下述步驟： 於執行包含該第1步驟、該第2步驟、該第3步驟及該第4步驟之程序前，藉由使該處理容器內產生電漿，並對該電漿處理裝置之上部電極施加負直流電壓，而對該遮罩照射二次電子。
  7. 如申請專利範圍第1或2項之被處理體之處理方法，其中， 該被處理體更具有：被蝕刻層；及有機膜，設於該被蝕刻層上；該遮罩設於該有機膜上， 該方法更包含下述步驟： 藉由在該處理容器內所產生之電漿蝕刻於其上具有光阻遮罩之抗反射膜之步驟，由該抗反射膜形成該遮罩；及 藉由在該處理容器內所產生之電漿，蝕刻該有機膜； 包含該第1步驟、該第2步驟、該第3步驟及該第4步驟之程序，係於蝕刻該抗反射膜之該步驟與蝕刻該有機膜之該步驟之間執行； 該方法更包含下述步驟：於執行包含該第1步驟、該第2步驟、該第3步驟及該第4步驟之程序後，藉由在該處理容器內所產生之電漿，去除該有機膜表面上之氧化矽製區域。
  8. 如申請專利範圍第7項之被處理體之處理方法，其中， 該電漿處理裝置係電容耦合型之電漿處理裝置， 該方法更包含下述步驟： 於執行蝕刻該抗反射膜之該步驟前，藉由使該處理容器內產生電漿，並對該電漿處理裝置之上部電極施加負直流電壓，而對該光阻遮罩照射二次電子。
  9. 如申請專利範圍第7項之被處理體之處理方法，其更包含下述步驟： 於蝕刻該抗反射膜之該步驟之執行後，且在包含該第1步驟、該第2步驟、該第3步驟及該第4步驟之程序之執行前，於該被處理體上形成氧化矽製保護膜。
  10. 如申請專利範圍第9項之被處理體之處理方法，其中， 該電漿處理裝置係電容耦合型之電漿處理裝置， 於形成該氧化矽製保護膜之該步驟中，於該處理容器內產生電漿，且對該電漿處理裝置的矽製之上部電極，施加負直流電壓。
  11. 如申請專利範圍第9項之被處理體之處理方法，其中， 於形成該氧化矽製保護膜之該步驟中，於該處理容器內，產生含鹵化矽氣體及氧氣的混合氣體之電漿。
  12. 如申請專利範圍第9項之被處理體之處理方法，其中， 該電漿處理裝置係電容耦合型之電漿處理裝置， 於形成該氧化矽製保護膜之該步驟中，藉由對該電漿處理裝置的氧化矽製之上部電極供給電漿產生用之高頻電力，而產生含有氫氣及惰性氣體之混合氣體之電漿。
TW104132754A 2014-10-07 2015-10-06 被處理體之處理方法 TWI661464B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014206614A JP6382055B2 (ja) 2014-10-07 2014-10-07 被処理体を処理する方法
JP2014-206614 2014-10-07

Publications (2)

Publication Number Publication Date
TW201626434A true TW201626434A (zh) 2016-07-16
TWI661464B TWI661464B (zh) 2019-06-01

Family

ID=54199559

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104132754A TWI661464B (zh) 2014-10-07 2015-10-06 被處理體之處理方法

Country Status (7)

Country Link
US (1) US9607811B2 (zh)
EP (1) EP3007205B1 (zh)
JP (1) JP6382055B2 (zh)
KR (1) KR102311575B1 (zh)
CN (2) CN105489483A (zh)
SG (1) SG10201508134VA (zh)
TW (1) TWI661464B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6559430B2 (ja) * 2015-01-30 2019-08-14 東京エレクトロン株式会社 被処理体を処理する方法
JP6462477B2 (ja) 2015-04-27 2019-01-30 東京エレクトロン株式会社 被処理体を処理する方法
WO2017170411A1 (ja) * 2016-03-29 2017-10-05 東京エレクトロン株式会社 被処理体を処理する方法
KR20170114579A (ko) 2016-04-05 2017-10-16 주식회사 만도 전압 제어 방법 및 그 제어 시스템
JP6541618B2 (ja) * 2016-05-25 2019-07-10 東京エレクトロン株式会社 被処理体を処理する方法
JP6832171B2 (ja) * 2017-01-24 2021-02-24 東京エレクトロン株式会社 プラズマ処理装置のチャンバ本体の内部のクリーニングを含むプラズマ処理方法
JP6895352B2 (ja) * 2017-09-12 2021-06-30 東京エレクトロン株式会社 被加工物を処理する方法
JP6886940B2 (ja) * 2018-04-23 2021-06-16 東京エレクトロン株式会社 プラズマ処理方法
CN110581050B (zh) * 2018-06-07 2024-06-11 东京毅力科创株式会社 处理方法和等离子体处理装置
TWI820667B (zh) * 2018-06-19 2023-11-01 美商應用材料股份有限公司 間隙填充物沉積方法及類金剛石之碳的間隙填充物材料
JP7345283B2 (ja) * 2018-07-26 2023-09-15 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置
JP7178918B2 (ja) 2019-01-30 2022-11-28 東京エレクトロン株式会社 エッチング方法、プラズマ処理装置、及び処理システム
JP7240946B2 (ja) * 2019-04-26 2023-03-16 株式会社トリケミカル研究所 酸化珪素膜形成方法
US11955318B2 (en) * 2021-03-12 2024-04-09 Applied Materials, Inc. Ash rate recovery method in plasma strip chamber

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04137725A (ja) * 1990-09-28 1992-05-12 Tonen Corp ガラス基板多結晶シリコン薄膜
JP4137725B2 (ja) * 2002-07-10 2008-08-20 松下電器産業株式会社 接合部材の加工寸法決定方法および装置
JP4515278B2 (ja) * 2005-02-16 2010-07-28 東京エレクトロン株式会社 エッチング方法、エッチング方法を実行するための制御プログラム、制御プログラム記憶媒体及び処理装置
JP2007123766A (ja) * 2005-10-31 2007-05-17 Tokyo Electron Ltd エッチング方法、プラズマ処理装置及び記憶媒体
JP4659856B2 (ja) * 2007-06-08 2011-03-30 東京エレクトロン株式会社 微細パターンの形成方法
US7790531B2 (en) * 2007-12-18 2010-09-07 Micron Technology, Inc. Methods for isolating portions of a loop of pitch-multiplied material and related structures
US8647722B2 (en) * 2008-11-14 2014-02-11 Asm Japan K.K. Method of forming insulation film using plasma treatment cycles
JP5698950B2 (ja) * 2009-10-23 2015-04-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4733214B1 (ja) * 2010-04-02 2011-07-27 東京エレクトロン株式会社 マスクパターンの形成方法及び半導体装置の製造方法
EP2378543B1 (en) * 2010-04-14 2015-05-20 ASM Genitech Korea Ltd. Method of forming semiconductor patterns
KR20120001339A (ko) 2010-06-29 2012-01-04 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
JP5674375B2 (ja) * 2010-08-03 2015-02-25 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US8298951B1 (en) * 2011-04-13 2012-10-30 Asm Japan K.K. Footing reduction using etch-selective layer
US9666414B2 (en) * 2011-10-27 2017-05-30 Applied Materials, Inc. Process chamber for etching low k and other dielectric films
TWI576890B (zh) 2012-02-20 2017-04-01 Tokyo Electron Ltd Power supply system, plasma processing device and plasma processing method
WO2014042192A1 (ja) * 2012-09-13 2014-03-20 東京エレクトロン株式会社 被処理基体を処理する方法、及びプラズマ処理装置
KR102052936B1 (ko) * 2012-11-13 2019-12-06 삼성전자 주식회사 반도체 소자 제조 방법
JP6366454B2 (ja) * 2014-10-07 2018-08-01 東京エレクトロン株式会社 被処理体を処理する方法

Also Published As

Publication number Publication date
EP3007205A1 (en) 2016-04-13
EP3007205B1 (en) 2017-08-16
US20160099131A1 (en) 2016-04-07
CN112133630A (zh) 2020-12-25
US9607811B2 (en) 2017-03-28
SG10201508134VA (en) 2016-05-30
JP6382055B2 (ja) 2018-08-29
KR20160041764A (ko) 2016-04-18
TWI661464B (zh) 2019-06-01
JP2016076621A (ja) 2016-05-12
CN105489483A (zh) 2016-04-13
KR102311575B1 (ko) 2021-10-08

Similar Documents

Publication Publication Date Title
TWI661464B (zh) 被處理體之處理方法
TWI668530B (zh) 被處理體之處理方法
TWI689995B (zh) 被處理體之處理方法
TWI682461B (zh) 被處理體之處理方法
TW201631656A (zh) 蝕刻方法
TWI716378B (zh) 蝕刻方法
TW201717276A (zh) 蝕刻方法
TWI713109B (zh) 蝕刻方法（一）
TW201724162A (zh) 被處理體之處理方法
TWI713486B (zh) 蝕刻方法（二）
TW201818465A (zh) 被處理體之處理方法
TW201724252A (zh) 蝕刻方法
CN109417029B (zh) 对被处理体进行处理的方法
KR102362282B1 (ko) 피처리체를 처리하는 방법
JP2020177958A (ja) 基板処理方法及び基板処理装置