CN109379082B - 一种逐次逼近模数转换器 - Google Patents

一种逐次逼近模数转换器 Download PDF

Info

Publication number
CN109379082B
CN109379082B CN201811147259.3A CN201811147259A CN109379082B CN 109379082 B CN109379082 B CN 109379082B CN 201811147259 A CN201811147259 A CN 201811147259A CN 109379082 B CN109379082 B CN 109379082B
Authority
CN
China
Prior art keywords
comparator
dac
output
input
adc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811147259.3A
Other languages
English (en)
Other versions
CN109379082A (zh
Inventor
黄彩霞
谷洪波
陈明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changsha University
Original Assignee
Changsha University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changsha University filed Critical Changsha University
Priority to CN201811147259.3A priority Critical patent/CN109379082B/zh
Publication of CN109379082A publication Critical patent/CN109379082A/zh
Application granted granted Critical
Publication of CN109379082B publication Critical patent/CN109379082B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开一种逐次逼近模数转换器，包括：DAC、比较器、输出寄存器和数字控制逻辑，其中，DAC的输入端连接输入信号Vin和参考电压Vref，比较器的两端输入分别为所述DAC的输出电压VDAC和由VDD电阻分压产生的内部共模电平VCM，数字控制逻辑的输入端连接至所述比较器的输出端，通过获取采样的时间以及选择ADC的位数，输出模数转换结果，所述输出寄存器的输入端连接至所述数字控制逻辑的输出端，输出寄存器的第一输出端连接至所述DAC，第二输出端将转换信号进行输出。本发明巧妙的将MSB位的所有电容作为采样电容进行采样，输入电压被采样保存在DAC中，从而不需要额外的采样保持电路，大大减小了版图面积，并且可以调节分辨率，使ADC的速度和精度做到最优化。

Description

一种逐次逼近模数转换器
技术领域
本发明涉及模数转换器领域，尤其涉及一种逐次逼近模数转换器。
背景技术
逐次逼近模数转换器SAR(Successive Approximation Register)，在每一次转换过程中，通过遍历所有的量化值并将其转化为模拟值，将输入模拟信号与其逐一比较，最终得到要输出的数字信号。传统SAR模数转换器的基本结构如图1所示，主要由DAC、比较器、输出寄存器、数字控制逻辑组成，其核心是DAC和比较器。R+C缩放类型DAC的组合原理图如图2所示。MSB位采用电荷按比例缩放子DAC，LSB位采用电压按比例缩放子DAC，这种DAC的优点是，MSB的精度更高并且LSB是单调的，因为对LSB来说，需要的容差更小，所以这种结构的整体性能较好。DAC的输出电压可以表示为：
然而，传统的SAR ADC需要额外的采样保持电路，导致了需要较大的电路版图面积；同时分辨率无法进行调节，即ADC的位数不可选择，从而无法适应不同的应用场合，对ADC的转换速度和精度做到最优化。
发明内容
本发明的目的在于克服现有技术的缺点与不足，提供一种新型的逐次逼近模数转换器。本发明公开的一种逐次逼近模数转换器，主要由DAC、比较器、输出寄存器、数字控制逻辑组成，输入信号Vin输入给DAC，而不是作为比较器的输入，比较器的两端输入分别为所述DAC的输出电压VDAC和由VDD电阻分压产生的内部共模电平VCM，数字控制逻辑通过获取采样的时间以及选择ADC的位数，输出模数转换结果。在采样时，巧妙的将MSB位的所有电容作为采样电容进行采样，输入电压被采样保存在DAC中，从而不需要额外的采样保持电路，大大减小了版图面积，并且可以调节分辨率，例如选择10位或者12位ADC，使ADC的速度和精度做到最优化。
为了实现上述目的，本发明采取的技术方案为：
一种逐次逼近模数转换器，包括：DAC、比较器、输出寄存器和数字控制逻辑，其中，所述DAC的输入端连接输入信号Vin和参考电压Vref，所述比较器的两端输入分别为所述DAC的输出电压VDAC和由VDD电阻分压产生的内部共模电平VCM，所述数字控制逻辑的输入端连接至所述比较器的输出端，通过获取采样的时间以及选择ADC的位数，输出模数转换结果，所述输出寄存器的输入端连接至所述数字控制逻辑的输出端，所述输出寄存器的第一输出端连接至所述DAC，第二输出端将转换信号进行输出。
进一步地，所述数字控制逻辑获取采样的时间具体为，通过SAMP<3:0>选择采样时间周期个数，采样的时间为(SAMP<3:0>+1)*TCLK，其中TCLK为ADC的时钟周期；
所述数字控制逻辑选择ADC的位数具体为，通过BIT_OPT选择ADC为10位还是12位，当BIT_OPT为高时，ADC为10位ADC，当BIT_OPT为低时，ADC为12位ADC。
进一步地，在所述比较器的正输入端和负输入端之间具有开关SE，用于切换以使得比较器进入不同阶段。
进一步地，在校准阶段时，开关SE闭合，输入信号Vin接全部电容的下极板，全部电容的上极板接共模电平VCM，所述比较器的两个输入端都接共模电平VCM，所述比较器进入校准阶段。
进一步地，在比较阶段时，开关SE断开，所述比较器的正输入端接共模电平VCM，负输入端接所述DAC的输出电压VDAC；最高位比较时，一半的电容下极板接地，另外一半电容下极板接参考电压Vref，如果输出为低，那么最高位为高，然后，3/4的电容下极板接地，1/4的电容下极板接参考电压Vref，如果输出为高，那么次高位为低。
进一步地，在采样阶段时，电容C0～C2M+K-1都切换到所述比较器的输入电压，输入信号Vin存储在电容里，电容C0～C2M+K-1两端电压为：Vin-VCM。
进一步地，在转换阶段时，根据等效电路以及比较阶段和转换阶段的电荷守恒，得到所述比较器的输出电压Vout＝A.(Vcm'-Vcm)＝A[VDAC-Vin]，其中A为比较器增益，Vcm’为比较器输入端等效电压。
本发明相对于现有技术具有如下的优点及效果：
本发明所提供的一种逐次逼近模数转换器不需要额外的采样保持电路，利用高位的转换电容作为采样电容，保存输入电压，大大减小了版图面积。
本发明所提供的逐次逼近模数转换器的采样时间可以单独配置，在输入信号比较微弱时，需要完全采样输入信号，那么要增加采样时间，本发明ADC采样时间可选择1～16个ADC时钟周期作为采样时间，灵活配置ADC的转换周期，使ADC的转换速度达到最快。
本发明所提供的一种逐次逼近模数转换器可通过配置选择10位ADC还是12位ADC，10位ADC比12位少两个ADC的时钟周期，也就意味着10位ADC能够有更快的速度，而12位ADC有更高的精度。适应不同的应用场合，使ADC的速度和精度做到最优化。假设ADC的采样周期为两个时钟周期，则10位ADC比12位快12.5％，也就是通过配置选择10位或者12位，可以在使用10位ADC的时候使ADC的转换速度提升12.5％。
附图说明
从以下结合附图的描述可以进一步理解本发明。图中的部件不一定按比例绘制，而是将重点放在示出实施例的原理上。在图中，在不同的视图中，相同的附图标记指定对应的部分。
图1是传统SAR模数转换器的基本结构图；
图2是R+C缩放类型DAC的组合原理图；
图3是本发明的一种逐次逼近模数转换器的结构图；
图4是本发明的逐次逼近模数转换器的核心电路DAC和比较器原理图；
图5是本发明的逐次逼近模数转换器在采样阶段等效电路图；
图6是本发明的逐次逼近模数转换器在转换阶段等效电路图。
具体实施方式
实施例
具体如图3所示，本实施例所提供的一种逐次逼近模数转换器，包括：DAC、比较器、输出寄存器和数字控制逻辑，其中，所述DAC的输入端连接输入信号Vin和参考电压Vref，所述比较器的两端输入分别为所述DAC的输出电压VDAC和由VDD电阻分压产生的内部共模电平VCM，所述数字控制逻辑的输入端连接至所述比较器的输出端，通过获取采样的时间以及选择ADC的位数，输出模数转换结果，所述输出寄存器的输入端连接至所述数字控制逻辑的输出端，所述输出寄存器的第一输出端连接至所述DAC，第二输出端将转换信号进行输出。
优选的，所述数字控制逻辑获取采样的时间具体为，通过SAMP<3:0>选择采样时间周期个数，采样的时间为(SAMP<3:0>+1)*TCLK，其中TCLK为ADC的时钟周期；所述数字控制逻辑选择ADC的位数具体为，通过BIT_OPT选择ADC为10位还是12位，当BIT_OPT为高时，ADC为10位ADC，当BIT_OPT为低时，ADC为12位ADC。这样在采样时，巧妙的将MSB位的所有电容作为采样电容进行采样，输入电压被采样保存在DAC中，从而节省了采样保持模块。
优选的，在所述比较器的正输入端和负输入端之间具有开关SE，用于切换以使得比较器进入不同阶段。
逐次逼近模数转换器的核心电路DAC和比较器原理图如图4所示，在采样时，开关SE闭合，输入信号Vin接全部电容的下极板，全部电容的上极板接共模电平VCM，所述比较器的两个输入端都接共模电平VCM，所述比较器进入校准阶段。
进一步地，在比较阶段时，开关SE断开，所述比较器的正输入端接共模电平VCM，负输入端接所述DAC的输出电压VDAC；最高位比较时，一半的电容下极板接地，另外一半电容下极板接参考电压Vref，如果输出为低，那么最高位为高，然后，3/4的电容下极板接地，1/4的电容下极板接参考电压Vref，如果输出为高，那么次高位为低，依此类推。
逐次逼近模数转换器在采样阶段等效电路如图5所示，电容C0～C2M+K-1都切换到所述比较器的输入电压，输入信号Vin存储在电容里，电容C0～C2M+K-1两端电压为：Vin-VCM。
逐次逼近模数转换器在转换阶段等效电路图如图6所示，在转换阶段时，根据等效电路以及比较阶段和转换阶段的电荷守恒，得到所述比较器的输出电压Vout＝A.(Vcm'-Vcm)＝A[VDAC-Vin]，其中A为比较器增益，Vcm’为比较器输入端等效电压。
具体地，Ceq为等效电容，等效电容的大小为
Ceq＝(2m-1b0+2m-2b1+...+bm-1)C。根据比较阶段和转换阶段电荷守恒有：
(Vin-Vcm)2MC＝(Vref-Vcm').Ceq+(Vk-Vcm')C-Vcm'(2M-Ceq/C-1)C，
其中，
即可得到：Vout＝A.(Vcm'-Vcm)＝A[VDAC-Vin]，其中A为比较器增益。从公式可以看出，通过比较Vcm'-Vcm来替换VDAC-Vin，从而不需要直接比较VDAC和VIN的大小。
接下来对采样与比较进行实例具体计算。假设ADC为12位ADC，VDD＝VREF＝5V，VIN＝3.5V。采样阶段完成时，DAC电容两端的电压为-VIN+VCM，此时，电容上极板的电荷总量为Q＝-64C×(VIN-VCM)。
首先，初始态最高位置高，此时，一半电容下极板接VREF，其余不变，依然接地，电容上的电荷总量为：Q＝32C×(VDAC_1-VREF)+32C×VDAC_1，由电荷守恒可以得到VDAC_1-VCM＝1/2VREF-VIN＝2.5-3.5＝-1.0V<0，故比较器的输出为0，故令最高位为高，这个过程在比较阶段的第一个时钟周期之内完成。
其次，假设次高位和最高位同样为高，此时，3/4电容下极板接VREF，其余不变，依然接地，电容上的电荷总量为：Q＝48C×(VCDAC_2-VREF)+16C×DAC_2，由电荷守恒可以得到：VDAC_2-Vd＝3/4VREF-VIN＝3/4×5-3.5＝0.25V>0，故比较器的输出为1，故令次高位为低，这个过程在比较阶段的第二个时钟周期之内完成。
依此类推，得到12位ADC转换结果。
ADC的时序采用5位格雷码记数，以12位ADC为例，从00000至01011共14个周期为比较阶段，SAMP<3:0>控制01001至00000的计数个数为SAMP<3:0>+1，从而实现采样时间为(SAMP<3:0>+1)*TCLK。
当BIT_OPT为高时，ADC为10位ADC，即5位格雷码记数在比较阶段从00000至01110共12个周期；当BIT_OPT为低时，ADC为12位ADC，即5位格雷码记数在比较阶段从00000至01011共14个周期，从而实现ADC的位数切换。
在实施例中，所提供的一种逐次逼近模数转换器，利用高位的DAC电容作为采样电容，节省了采样保持电路，大大减小了版图面积；并且ADC的位数可选，例如选择10位或者12位；采样时间可选，例如可以选择采样时间为1～16个ADC时钟周期，适应不同的应用场合，使ADC的速度和精度做到最优化。
还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。
本领域技术人员应明白，本申请的实施例可提供为方法、***或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
虽然上面已经参考各种实施例描述了本发明，但是应当理解，在不脱离本发明的范围的情况下，可以进行许多改变和修改。因此，其旨在上述详细描述被认为是例示性的而非限制性的，并且应当理解，以下权利要求(包括所有等同物)旨在限定本发明的精神和范围。以上这些实施例应理解为仅用于说明本发明而不用于限制本发明的保护范围。在阅读了本发明的记载的内容之后，技术人员可以对本发明作各种改动或修改，这些等效变化和修饰同样落入本发明权利要求所限定的范围。

Claims (6)

1.一种逐次逼近模数转换器，包括：DAC、比较器、输出寄存器和数字控制逻辑，
其中，所述DAC的输入端连接输入信号Vin和参考电压Vref，
所述比较器的两端输入分别为所述DAC的输出电压VDAC和由VDD电阻分压产生的内部共模电平VCM，
所述数字控制逻辑的输入端连接至所述比较器的输出端，通过获取采样的时间以及选择ADC的位数，输出模数转换结果，
所述输出寄存器的输入端连接至所述数字控制逻辑的输出端，所述输出寄存器的第一输出端连接至所述DAC，第二输出端将转换信号进行输出；
其中，所述数字控制逻辑获取采样的时间具体为，通过SAMP<3:0>选择采样时间周期个数，采样的时间为，其中TCLK为ADC的时钟周期；
所述数字控制逻辑选择ADC的位数具体为，通过BIT_OPT选择ADC为10位还是12位，当BIT_OPT为高时，ADC为10位ADC，当BIT_OPT为低时，ADC为12位ADC。
2.根据权利要求1所述的逐次逼近模数转换器，其特征在于：在所述比较器的正输入端和负输入端之间具有开关SE，用于切换以使得比较器进入不同阶段。
3.根据权利要求2所述的逐次逼近模数转换器，其特征在于：在校准阶段时，开关SE闭合，输入信号Vin接全部电容的下极板，全部电容的上极板接共模电平VCM，所述比较器的两个输入端都接共模电平VCM，所述比较器进入校准阶段。
4.根据权利要求2所述的逐次逼近模数转换器，其特征在于：在比较阶段时，开关SE断开，所述比较器的正输入端接共模电平VCM，负输入端接所述DAC的输出电压VDAC；最高位比较时，一半的电容下极板接地，另外一半电容下极板接参考电压Vref，如果输出为低，那么最高位为高，然后，3/4的电容下极板接地，1/4的电容下极板接参考电压Vref，如果输出为高，那么次高位为低。
5.根据权利要求2所述的逐次逼近模数转换器，其特征在于：在采样阶段时，电容C0~C2M+K-1都切换到所述比较器的输入电压，输入信号Vin存储在电容里，电容C0~C2M+K-1两端电压为：Vin-VCM。
6.根据权利要求2所述的逐次逼近模数转换器，其特征在于：在转换阶段时，根据等效电路以及比较阶段和转换阶段的电荷守恒，得到所述比较器的输出电压，其中A为比较器增益，Vcm’为比较器输入端等效电压。
CN201811147259.3A 2018-09-29 2018-09-29 一种逐次逼近模数转换器 Active CN109379082B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811147259.3A CN109379082B (zh) 2018-09-29 2018-09-29 一种逐次逼近模数转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811147259.3A CN109379082B (zh) 2018-09-29 2018-09-29 一种逐次逼近模数转换器

Publications (2)

Publication Number Publication Date
CN109379082A CN109379082A (zh) 2019-02-22
CN109379082B true CN109379082B (zh) 2023-12-26

Family

ID=65402989

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811147259.3A Active CN109379082B (zh) 2018-09-29 2018-09-29 一种逐次逼近模数转换器

Country Status (1)

Country Link
CN (1) CN109379082B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110022155B (zh) * 2019-03-06 2021-05-25 东北大学 一种采样阈值随输入信号变化的异步过电平采样模数转换器
CN110071722B (zh) * 2019-04-25 2022-12-27 湖南品腾电子科技有限公司 电压缩放型逐次逼近数模转换电路
CN110071720B (zh) * 2019-04-25 2023-05-26 湖南品腾电子科技有限公司 自校准的全电容逐次逼近数模转换电路
CN110880937B (zh) * 2019-12-24 2024-04-12 中山大学 基于渐进逼近架构的n bit模数转换器
US10903843B1 (en) * 2020-02-14 2021-01-26 Analog Devices International Unlimited Company SAR ADC with variable sampling capacitor
CN112564710B (zh) * 2020-12-14 2023-04-18 峰岧科技(上海)有限公司 模数转换方法、装置、电路及计算机可读存储介质
US20240195429A1 (en) * 2022-12-13 2024-06-13 Lx Semicon Co., Ltd. Analog-to-digital converter and semiconductor device having the same

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103152049A (zh) * 2013-02-26 2013-06-12 上海宏力半导体制造有限公司 一种逐次逼近寄存器型模数转换器
CN104158546A (zh) * 2014-08-22 2014-11-19 深圳市芯海科技有限公司 一种单端转换逐次逼近结构的adc电路
CN104506195A (zh) * 2014-12-25 2015-04-08 北京兆易创新科技股份有限公司 一种分辨率可配置逐次逼近型模数转换器
CN104660261A (zh) * 2013-11-19 2015-05-27 北京卓锐微技术有限公司 一种自适应量化的模拟数字转换装置
CN105720980A (zh) * 2014-12-17 2016-06-29 美国亚德诺半导体公司 对于每个位电容器具有专用参考电容器的sar dac
CN105827245A (zh) * 2016-03-14 2016-08-03 中国电子科技集团公司第五十八研究所 一种逐次逼近式模数转换器结构
CN106253900A (zh) * 2016-08-11 2016-12-21 中颖电子股份有限公司 逐次逼近模数转换器
US9531400B1 (en) * 2015-11-04 2016-12-27 Avnera Corporation Digitally calibrated successive approximation register analog-to-digital converter
CN108039890A (zh) * 2017-12-05 2018-05-15 珠海格力电器股份有限公司 一种逐次逼近型adc电路及模数转换方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103152049A (zh) * 2013-02-26 2013-06-12 上海宏力半导体制造有限公司 一种逐次逼近寄存器型模数转换器
CN104660261A (zh) * 2013-11-19 2015-05-27 北京卓锐微技术有限公司 一种自适应量化的模拟数字转换装置
CN104158546A (zh) * 2014-08-22 2014-11-19 深圳市芯海科技有限公司 一种单端转换逐次逼近结构的adc电路
CN105720980A (zh) * 2014-12-17 2016-06-29 美国亚德诺半导体公司 对于每个位电容器具有专用参考电容器的sar dac
CN104506195A (zh) * 2014-12-25 2015-04-08 北京兆易创新科技股份有限公司 一种分辨率可配置逐次逼近型模数转换器
US9531400B1 (en) * 2015-11-04 2016-12-27 Avnera Corporation Digitally calibrated successive approximation register analog-to-digital converter
CN105827245A (zh) * 2016-03-14 2016-08-03 中国电子科技集团公司第五十八研究所 一种逐次逼近式模数转换器结构
CN106253900A (zh) * 2016-08-11 2016-12-21 中颖电子股份有限公司 逐次逼近模数转换器
CN108039890A (zh) * 2017-12-05 2018-05-15 珠海格力电器股份有限公司 一种逐次逼近型adc电路及模数转换方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Digitally Calibrated 768-kS/s 10-b Minimum-Size SAR ADC Array With Dithering;Ruoyu Xu等;《IEEE Journal of Solid-State Circuits》;第47卷(第9期);2129-2140 *
一种高速低功耗10位逐次逼近模数转换器设计;梅逢城等;《微电子学》;第45卷(第2期);160-163 *

Also Published As

Publication number Publication date
CN109379082A (zh) 2019-02-22

Similar Documents

Publication Publication Date Title
CN109379082B (zh) 一种逐次逼近模数转换器
CN105391451B (zh) 一种逐次逼近型模数转换器及其模数转换时开关切换方法
TWI467924B (zh) 連續近似暫存器類比對數位轉換器及其轉換方法
CN105007079B (zh) 逐次逼近型模数转换器的全差分增量采样方法
CN103152049A (zh) 一种逐次逼近寄存器型模数转换器
US20180269893A1 (en) Successive approximation register analog-digital converter having a split-capacitor based digital-analog converter
CN108631778B (zh) 逐次逼近模数转换器及转换方法
US20130194121A1 (en) Performing Digital Windowing In An Analog-to-Digital Converter (ADC)
CN108306644B (zh) 基于10位超低功耗逐次逼近型模数转换器前端电路
US11418209B2 (en) Signal conversion circuit utilizing switched capacitors
KR20190071536A (ko) 연속근사 레지스터 아날로그 디지털 변환기 및 그것의 동작 방법
CN112803946B (zh) 应用于高精度逐次逼近型adc的电容失配和失调电压校正方法
US8493260B2 (en) Successive approximation analog to digital converter
CN107248864B (zh) 基于权重校准的高精度模数转换器及转换方法
CN112688688B (zh) 基于分区式与逐次逼近寄存器辅助的流水线模数转换器
KR101056380B1 (ko) Ｓａｒ 아날로그 디지털 변환기
CN115473533B (zh) Flash-sar adc转换方法及电路
WO2013015672A1 (en) Low power high resolution analogue to digital converter and method thereof
CN107294536B (zh) 3bit流水线式ADC的时序控制方法
CN115459769A (zh) 一种带有分段参考电压的逐次逼近模数转换器
CN109245771B (zh) 一种逐次逼近型数模转换器
CN109768800B (zh) 一种基于电荷再分配的超低功耗逐次逼近型模数转换器
Liu et al. A fully differential SAR/single-slope ADC for CMOS imager sensor
CN110299918A (zh) 分割电容镜像搜索的模数转换器校准方法
CN114499533B (zh) 一种用于传感器的低功耗电容阵列及其切换方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20190702

Address after: 410022 No. 98 Hongshan Road, Kaifu District, Changsha City, Hunan Province

Applicant after: CHANGSHA University

Address before: 410006 U313, 3rd floor, Incubation, Training and Logistics Building, Lujing Road, Changsha High-tech Development Zone, Hunan Province

Applicant before: HUNAN PINTENG ELECTRONIC TECHNOLOGY Co.,Ltd.

GR01 Patent grant
GR01 Patent grant