CN110071720B - 自校准的全电容逐次逼近数模转换电路 - Google Patents

自校准的全电容逐次逼近数模转换电路 Download PDF

Info

Publication number
CN110071720B
CN110071720B CN201910339989.1A CN201910339989A CN110071720B CN 110071720 B CN110071720 B CN 110071720B CN 201910339989 A CN201910339989 A CN 201910339989A CN 110071720 B CN110071720 B CN 110071720B
Authority
CN
China
Prior art keywords
digital
electrically connected
analog converter
capacitor
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910339989.1A
Other languages
English (en)
Other versions
CN110071720A (zh
Inventor
谷洪波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hunan Pinteng Electronic Technology Co ltd
Original Assignee
Hunan Pinteng Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hunan Pinteng Electronic Technology Co ltd filed Critical Hunan Pinteng Electronic Technology Co ltd
Priority to CN201910339989.1A priority Critical patent/CN110071720B/zh
Publication of CN110071720A publication Critical patent/CN110071720A/zh
Application granted granted Critical
Publication of CN110071720B publication Critical patent/CN110071720B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明提供了一种自校准的全电容逐次逼近数模转换电路，包括：数模转换器，所述数模转换器的第一端与Vin端电连接，所述数模转换器的第二端与Vref端电连接；比较器电路，所述比较器电路的第一端与所述数模转换器的输出端电连接；自动校准模块，所述自动校准模块的输出端与所述比较器电路的第二端电连接；数字控制逻辑模块，所述数字控制逻辑模块的第一端与所述自动校准模块的输出端电连接，所述数字控制逻辑模块的第二端与EN_CAL信号端电连接。本发明采用电荷比例缩放数模转换器组合，数模转换器由MSB的M位和LSB的K位子数模转换器组成，不需要采样保持电路，通过数模转换器本身的电容对输入电压进行采样。

Description

自校准的全电容逐次逼近数模转换电路
技术领域
本发明涉及逐次逼近数模转换电路技术领域，特别涉及一种自校准的全电容逐次逼近数模转换电路。
背景技术
逐次逼近数模转换电路(SAR ADC)主要由数模转换器、比较器、输出寄存器、数字控制逻辑组成，其核心是数模转换器和比较器。随着ADC的位数不断增加，单一的电流、电压、电荷按比例方式数模转换器需要的面积越来越大，而且MSB元件值与LSB元件值之比也在增大，对元器件匹配的要求越来越高，所以通常会采用数模转换器组合的方式来解决上述矛盾。
数模转换器通常的结构有相同缩放类型和组合缩放类型两大类，相同缩放类型常用的有电荷缩放和电流缩放，组合缩放类型有电容和电阻组合缩放(电荷和电压组合缩放，R+C缩放)。
发明内容
本发明提供了一种自校准的全电容逐次逼近数模转换电路，其目的是为了解决随着ADC的位数不断增加，对元器件匹配的要求高的问题。
为了达到上述目的，本发明的实施例提供了一种自校准的全电容逐次逼近数模转换电路，包括：
数模转换器，所述数模转换器的第一端与Vin端电连接，所述数模转换器的第二端与Vref端电连接；
比较器电路，所述比较器电路的第一端与所述数模转换器的输出端电连接；
自动校准模块，所述自动校准模块的输出端与所述比较器电路的第二端电连接；
数字控制逻辑模块，所述数字控制逻辑模块的第一端与所述自动校准模块的输出端电连接，所述数字控制逻辑模块的第二端与EN_CAL信号端电连接，所述数字控制逻辑模块的第三端与EN信号端电连接，所述数字控制逻辑模块的第四端与时钟信号端电连接；
输出寄存器，所述输出寄存器的第一输出端与所述数模转换器的第三端电连接，所述输出寄存器的输入端与所述数字控制逻辑模块的输出端电连接，所述输出寄存器的第二输出端为数模转换电路的信号输出端。
其中，所述数模转换器包括多位MSB电荷按比例缩放子数模转换器和多位LSB电荷按比例缩放子数模转换器；
其中，每位所述MSB电荷按比例缩放子数模转换器均包括一电容器，每位所述MSB电荷按比例缩放子数模转换器的电容器相并联，且每个所述电容器的第一端均与一缩放电容的第一端电连接，每个所述电容器的第二端分别通过一第一开关与Vref端电连接、通过一第二开关和第三开关与Vin端电连接、通过一第二开关和第四开关与地端连接；
每位所述LSB电荷按比例缩放子数模转换器均包括一电容器，每位所述LSB电荷按比例缩放子数模转换器的电容器相并联，且每个所述电容器的第一端均与一缩放电容的第二端和所述数模转换器的输出端电连接，每个所述电容器的第二端分别通过一第五开关与Vref端电连接、通过一第六开关和第三开关与Vin端电连接、通过一第六开关和第四开关与地端连接；
所述数模转换器的输出端通过一电容器与地端连接，所述数模转换器的输出端与所述比较器的正输入端电连接。
其中，还包括：
一放大器，所述放大器的正输入端与基准电压VREFM端电连接，所述放大器的负输入端与所述放大器的输出端电连接，且所述放大器的输出端通过第七开关与所述比较器的负输出端电连接，所述放大器的输出端通过第七开关和一电容器与地端连接，所述放大器的输出端通过第八开关与所述比较器的正输入端电连接。
其中，所述比较器的调节输入失调电压的option为OPT<2:0>。
本发明的上述方案有如下的有益效果：
本发明的上述实施例所述的自校准的全电容逐次逼近数模转换电路采用电荷比例缩放数模转换器组合，数模转换器由MSB的M位和LSB的K位子数模转换器组成，不需要采样保持电路，通过数模转换器本身的电容对输入电压进行采样；LSB末端电容在比较阶段不接地，而是接VREF，目的是人为引入正的offset error，使输入电压为零的时候，输出数据code大于0；并且在MSB端增加电容阵列的dummy电容CF，这样使电容的匹配性更好；通过数字自动校准技术，进行多次校准操作，最终使全电容逐次逼近数模转换电路的offseterror为+0.5LSB，从而能够检测到的最小电压为+0.5LSB。
附图说明
图1为本发明的全电容逐次逼近数模转换电路的结构示意图；
图2为本发明的数模转换器的电路结构示意图；
图3为本发明的校准过程的流程示意图；
图4为本发明的全电容逐次逼近数模转换电路的核心电路示意图。
具体实施方式
为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
本发明针对现有的自校准的全电容逐次逼近数模转换电路的问题，提供了一种自校准的全电容逐次逼近数模转换电路。
如图1至图3所示，本发明的实施例提供了一种自校准的全电容逐次逼近数模转换电路，包括：数模转换器，所述数模转换器的第一端与Vin端电连接，所述数模转换器的第二端与Vref端电连接；比较器电路，所述比较器电路的第一端与所述数模转换器的输出端电连接；自动校准模块，所述自动校准模块的输出端与所述比较器电路的第二端电连接；数字控制逻辑模块，所述数字控制逻辑模块的第一端与所述自动校准模块的输出端电连接，所述数字控制逻辑模块的第二端与EN_CAL信号端电连接，所述数字控制逻辑模块的第三端与EN信号端电连接，所述数字控制逻辑模块的第四端与时钟信号端电连接；输出寄存器，所述输出寄存器的第一输出端与所述数模转换器的第三端电连接，所述输出寄存器的输入端与所述数字控制逻辑模块的输出端电连接，所述输出寄存器的第二输出端为数模转换电路的信号输出端。
本发明的上述实施例所述的自校准的全电容逐次逼近数模转换电路由数模转换器、比较器、控制逻辑、自动校准和输出寄存器组成，所述数模转换器通过LSB末端电容在比较阶段不接地，而是接VREF，来使offset error为正值，即当VIN＝0V时，输出数据code＝4左右，然后通过数字自动校准技术，调整比较器的输入失调，使输出数据code＝1。即当VIN＝0V时，输出数据code＝1，从而达到ADC能检测最小电压为0.5LSB的目的。
如图2所示，所述数模转换器包括多位MSB电荷按比例缩放子数模转换器和多位LSB电荷按比例缩放子数模转换器；其中，每位所述MSB电荷按比例缩放子数模转换器均包括一电容器，每位所述MSB电荷按比例缩放子数模转换器的电容器相并联，且每个所述电容器的第一端均与一缩放电容的第一端电连接，每个所述电容器的第二端分别通过一第一开关与Vref端电连接、通过一第二开关和第三开关与Vin端电连接、通过一第二开关和第四开关与地端连接；每位所述LSB电荷按比例缩放子数模转换器均包括一电容器，每位所述LSB电荷按比例缩放子数模转换器的电容器相并联，且每个所述电容器的第一端均与一缩放电容的第二端和所述数模转换器的输出端电连接，每个所述电容器的第二端分别通过一第五开关与Vref端电连接、通过一第六开关和第三开关与Vin端电连接、通过一第六开关和第四开关与地端连接；所述数模转换器的输出端通过一电容器与地端连接，所述数模转换器的输出端与所述比较器的正输入端电连接。
本发明的上述实施例与传统电荷按比例缩放数模转换器组合类型不同的是，LSB末端电容或者低位某一个或者几个电容在比较阶段不接地，而是接VREF，这样做的目的是人为引入正的offset error，使ADC的输入VIN＝0V时，输出数据code大于1，例如使code＝4，则通过数字自动校准模块，使比较器的输入失调option加1，从而使比较器的输入失调电压增加，第二次转换时，同样VIN＝0，此时输出数据code＝3，数字自动校准模块又使输入失调option加1，如此继续下去，直到VIN＝0时，code＝1，至此offset error校准结束。
校准过程如图3所示，采样阶段：
所有的开关转向VIN，即数模转换器的阵列电容除Cs外下极板全部接VIN，同时开关K1和K2闭合，通过数模转换器的电容阵列采样输入电压VIN，同时给比较器共模电平VCM，此时所有C0～CM+K-1电容的下极板电压为VIN，缩放电容为Cs，大小可根据实际设计计算出，
Figure BDA0002040403340000051
连接比较器正输入端的电容(即MSB阵列电容、Cs和CF)的上板板的电荷为：(Vin-Vcm)2C-VcmCF；
比较阶段：
开关K1和K2断开，比较器的负输入端电压通过电容CM来保持，CM的电容值应当使比较器负输入端的电压保持在整个比较阶段几乎不变。
假定LSB末端电容在比较阶段不接地，而是接VREF，根据比较阶段和转换阶段电荷守恒有：
Figure BDA0002040403340000052
Figure BDA0002040403340000053
其中
Figure BDA0002040403340000054
Figure BDA0002040403340000055
代入上式得到，
Figure BDA0002040403340000056
Figure BDA0002040403340000057
Figure BDA0002040403340000058
其中，数模转换器的输出电压为：
Figure BDA0002040403340000061
得到比较器的输出：
Figure BDA0002040403340000062
其中，A为比较器增益。从公式可以看出，通过比较Vcm'-Vcm来替换VDAC-Vin，从而不需要直接比较V数模转换器和VIN的大小。
可以看到，由于在比较阶段，终端电容没有接地，而是接VREF，引入了一个固定的offset电压，大小为：
Figure BDA0002040403340000063
从公式上可以看出，当VIN＝0V时，输出code为4，此时，需要通过调整比较器的输入失调来使输出code＝1。当然，很难找到一个很小的电容，使所有的DIE的ADC offseterror为+0.5LSB，因为无法保证每一个DIE的性能绝对一致，故需要通过引入一个较大的offset error，然后通过可以调整的option，使每一个DIE的offset error为+0.5LSB。另外，改变数字逻辑控制也可以使次末端电容在比较阶段不接地，而是接VREF，这样当VIN＝0V时，输出code为8，此时可更精确的调节offset error。
如图4所示，还包括：一放大器，所述放大器的正输入端与基准电压VREFM端电连接，所述放大器的负输入端与所述放大器的输出端电连接，且所述放大器的输出端通过第七开关与所述比较器的负输出端电连接，所述放大器的输出端通过第七开关和一电容器与地端连接，所述放大器的输出端通过第八开关与所述比较器的正输入端电连接。
其中，所述比较器的调节输入失调电压的option为OPT<2:0>。
本发明的上述实施例通过调整比较器输入对管的尺寸来调整输入失调电压，并且每变化一档，必须使ADC的输出code变化不超过1，这样能更好的调节offset error。这样可以使所有的DIE能够被自动校准。并且自动校准操作只会在芯片第一次上电使用时进行，故不会影响到正常使用ADC的转换时间。
以MSB和LSB都为6位组合成一个12位的ADC为例，缩放电容Cs的大小为2C/63，LSB末端电容在比较阶段不接地，而是接VREF，比较器的输入失调电压调节option为3位，核心电路如图4所示。
Figure BDA0002040403340000071
即人为引入的offset电压为：
Figure BDA0002040403340000072
offset error为+4LSB。同时，调节比较器输入失调电压的option每三档使ADC的输出code减小2。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (2)

1.一种自校准的全电容逐次逼近数模转换电路，其特征在于，包括：
数模转换器，所述数模转换器的第一端与Vin端电连接，所述数模转换器的第二端与Vref端电连接；
比较器电路，所述比较器电路的第一端与所述数模转换器的输出端电连接；
自动校准模块，所述自动校准模块的输出端与所述比较器电路的第二端电连接；
数字控制逻辑模块，所述数字控制逻辑模块的第一端与所述自动校准模块的输出端电连接，所述数字控制逻辑模块的第二端与EN_CAL信号端电连接，所述数字控制逻辑模块的第三端与EN信号端电连接，所述数字控制逻辑模块的第四端与时钟信号端电连接；
输出寄存器，所述输出寄存器的第一输出端与所述数模转换器的第三端电连接，所述输出寄存器的输入端与所述数字控制逻辑模块的输出端电连接，所述输出寄存器的第二输出端为数模转换电路的信号输出端；
一放大器，所述放大器的正输入端与基准电压VREFM端电连接，所述放大器的负输入端与所述放大器的输出端电连接，且所述放大器的输出端通过第七开关与所述比较器的负输出端电连接，所述放大器的输出端通过第七开关和一电容器与地端连接，所述放大器的输出端通过第八开关与所述比较器的正输入端电连接；
所述数模转换器包括多位MSB电荷按比例缩放子数模转换器和多位LSB电荷按比例缩放子数模转换器；
其中，每位所述MSB电荷按比例缩放子数模转换器均包括一电容器，每位所述MSB电荷按比例缩放子数模转换器的电容器相并联，且每个所述电容器的第一端均与一缩放电容的第一端电连接，每个所述电容器的第二端分别通过一第一开关与Vref端电连接、通过一第二开关和第三开关与Vin端电连接、通过一第二开关和第四开关与地端连接；
每位所述LSB电荷按比例缩放子数模转换器均包括一电容器，每位所述LSB电荷按比例缩放子数模转换器的电容器相并联，且每个所述电容器的第一端均与一缩放电容的第二端和所述数模转换器的输出端电连接，每个所述电容器的第二端分别通过一第五开关与Vref端电连接、通过一第六开关和第三开关与Vin端电连接、通过一第六开关和第四开关与地端连接；
所述数模转换器的输出端通过一电容器与地端连接，所述数模转换器的输出端与所述比较器的正输入端电连接；
校准过程包括：
采样阶段：
所有的开关转向VIN，同时所述第七开关和所述第八开关闭合，通过所述数模转换器采样输入电压VIN，同时给所述比较器共模电平VCM，此时缩放电容为电容Cs，大小可根据实际设计计算出，
Figure FDA0004137943520000021
连接所述比较器正输入端的电容(即MSB阵列电容、电容Cs和电容CF)的上极板的电荷为：(Vin-Vcm)2C-VcmCF；
比较阶段：
所述第七开关和所述第八开关断开，所述比较器的负输入端电压通过电容器CM来保持；
假定所述LSB电荷的末端电容在比较阶段不接地，而是接Vref，根据比较阶段和转换阶段电荷守恒有：
Figure FDA0004137943520000022
Figure FDA0004137943520000023
其中，
Figure FDA0004137943520000024
Figure FDA0004137943520000025
代入上式得到，
Figure FDA0004137943520000031
Figure FDA0004137943520000032
Figure FDA0004137943520000033
其中，数模转换器的输出电压为：
Figure FDA0004137943520000034
得到比较器的输出：
Figure FDA0004137943520000035
其中，A为比较器增益。
2.根据权利要求1所述的自校准的全电容逐次逼近数模转换电路，其特征在于，所述比较器的调节输入失调电压的option为OPT<2:0>。
CN201910339989.1A 2019-04-25 2019-04-25 自校准的全电容逐次逼近数模转换电路 Active CN110071720B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910339989.1A CN110071720B (zh) 2019-04-25 2019-04-25 自校准的全电容逐次逼近数模转换电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910339989.1A CN110071720B (zh) 2019-04-25 2019-04-25 自校准的全电容逐次逼近数模转换电路

Publications (2)

Publication Number Publication Date
CN110071720A CN110071720A (zh) 2019-07-30
CN110071720B true CN110071720B (zh) 2023-05-26

Family

ID=67368863

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910339989.1A Active CN110071720B (zh) 2019-04-25 2019-04-25 自校准的全电容逐次逼近数模转换电路

Country Status (1)

Country Link
CN (1) CN110071720B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101977058A (zh) * 2010-10-28 2011-02-16 电子科技大学 带数字校正的逐次逼近模数转换器及其处理方法
CN102427368A (zh) * 2011-11-30 2012-04-25 香港应用科技研究院有限公司 一种高速的逐次逼近寄存器模数转换器
CN107968667A (zh) * 2016-10-20 2018-04-27 国民技术股份有限公司 一种直流失调消除电路及方法
CN108462492A (zh) * 2018-07-04 2018-08-28 珠海市微半导体有限公司 一种sar_adc***失调电压的校正电路及校正方法
CN109379082A (zh) * 2018-09-29 2019-02-22 湖南品腾电子科技有限公司 一种逐次逼近模数转换器
CN109412594A (zh) * 2018-12-26 2019-03-01 湘潭芯力特电子科技有限公司 一种应用于单端逐次逼近型模数转换器的数字自校准方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6205261B2 (ja) * 2013-12-13 2017-09-27 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101977058A (zh) * 2010-10-28 2011-02-16 电子科技大学 带数字校正的逐次逼近模数转换器及其处理方法
CN102427368A (zh) * 2011-11-30 2012-04-25 香港应用科技研究院有限公司 一种高速的逐次逼近寄存器模数转换器
CN107968667A (zh) * 2016-10-20 2018-04-27 国民技术股份有限公司 一种直流失调消除电路及方法
CN108462492A (zh) * 2018-07-04 2018-08-28 珠海市微半导体有限公司 一种sar_adc***失调电压的校正电路及校正方法
CN109379082A (zh) * 2018-09-29 2019-02-22 湖南品腾电子科技有限公司 一种逐次逼近模数转换器
CN109412594A (zh) * 2018-12-26 2019-03-01 湘潭芯力特电子科技有限公司 一种应用于单端逐次逼近型模数转换器的数字自校准方法

Also Published As

Publication number Publication date
CN110071720A (zh) 2019-07-30

Similar Documents

Publication Publication Date Title
EP0809889B1 (en) Analog-to-digital conversion with multiple charge redistribution conversions
US5675340A (en) Charge-redistribution analog-to-digital converter with reduced comparator-hysteresis effects
US7796077B2 (en) High speed high resolution ADC using successive approximation technique
US10135457B2 (en) Successive approximation register analog-digital converter having a split-capacitor based digital-analog converter
US10715163B2 (en) Method of capacitive DAC calibration for SAR ADC
US8587466B2 (en) System and method for a successive approximation analog to digital converter
CN111052612B (zh) 用于具有减小的电容器阵列dac的sar adc中的偏移校正的方法和装置
US7956787B2 (en) SAR analog-to-digital converter having differing bit modes of operation
CN107346975B (zh) 一种sar型adc的高精度校准装置
US9300312B2 (en) Analog-digital converter
CN112636757B (zh) 逐次逼近型模数转换器及其失调补偿方法
CN112751565B (zh) 一种自校准片内基准电压模块
US10886933B1 (en) Analog-to-digital converter
CN108880545B (zh) 一种流水线模数转换器比较器失调前台校准电路及方法
CN112039528B (zh) 一种逐次逼近模数转换器中的电容阵列逻辑控制方法
CN113839673A (zh) 一种新型数字域自校准逐次逼近模数转换器
CN105811984B (zh) 输入采样与转换电路
TWI698091B (zh) 連續逼近式類比數位轉換器及其操作方法
US20060092069A1 (en) Domino asynchronous successive approximation adc
CN111669178A (zh) 一种高精度逐次逼近型模数转换器及其线性度校准方法
TWI656744B (zh) 積體電路電容布局
CN110535467B (zh) 逐步逼近型模数转换装置的电容阵列校准方法和装置
CN112600560A (zh) 高精度两步型逐次逼近寄存器模数转换器
CN110071720B (zh) 自校准的全电容逐次逼近数模转换电路
CN115459769A (zh) 一种带有分段参考电压的逐次逼近模数转换器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant