TWI467924B - 連續近似暫存器類比對數位轉換器及其轉換方法 - Google Patents

連續近似暫存器類比對數位轉換器及其轉換方法 Download PDF

Info

Publication number
TWI467924B
TWI467924B TW101121470A TW101121470A TWI467924B TW I467924 B TWI467924 B TW I467924B TW 101121470 A TW101121470 A TW 101121470A TW 101121470 A TW101121470 A TW 101121470A TW I467924 B TWI467924 B TW I467924B
Authority
TW
Taiwan
Prior art keywords
analog
digital
capacitance value
effective bit
signal
Prior art date
Application number
TW101121470A
Other languages
English (en)
Other versions
TW201301773A (zh
Inventor
Meng Hsuan Wu
Yung Hui Chung
Original Assignee
Mediatek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mediatek Inc filed Critical Mediatek Inc
Publication of TW201301773A publication Critical patent/TW201301773A/zh
Application granted granted Critical
Publication of TWI467924B publication Critical patent/TWI467924B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H03M1/0673—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using random selection of the elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Description

連續近似暫存器類比對數位轉換器及其轉換方法
本發明係有關於一種類比對數位轉換器(analog to digital converter，ADC)，且特別有關於一種使用連續近似(successive approximation)技術的類比對數位轉換器。
目前，類比對數位轉換器廣泛地使用在各種應用中，例如醫學系統、音頻系統、測試和測量設備、通信系統以及影像和視訊系統等。常見的類比對數位轉換器之結構包括快閃(flash)類比對數位轉換器、管線式(pipeline)類比對數位轉換器以及連續近似暫存器(successive approximation register，SAR)類比對數位轉換器。雖然快閃類比對數位轉換器與管線式類比對數位轉換器的處理速度快於連續近似暫存器類比對數位轉換器，然而快閃類比對數位轉換器與管線式類比對數位轉換器的耗電量相當大，因而不適用於使用有限電源供應的系統，例如可攜式裝置。
連續近似暫存器類比對數位轉換器(SAR ADC)之類型包括使用電阻式數位對類比轉換器(digital to analog converter，DAC)之電阻串SAR ADC、使用電容式數位對類比轉換器之電容陣列SAR ADC以及使用混合式數位對類比轉換器(例如電阻-電容數位對類比轉換器，C+R DAC)之電阻-電容混合SAR ADC。一般而言，相較於電阻串SAR ADC，電容陣列SAR ADC具有較佳的線性度。此外，電 阻-電容混合SAR ADC通常用於減少實際佈局中冗長電阻串或是大面積電容陣列所導致的佈局面積。然而，由於半導體製程的限制，大的電容值是必要的，於是會犧牲面積以及增加耗電量。
對SAR ADC而言，由於電容式數位對類比轉換器或是混合式數位對類比轉換器中電容的不匹配，會使得中間碼(middle-code)的轉變(transition)將造成非線性的主要原因。因此，需要能在不增加SAR ADC之電容值的情況下，改善線性度。
本發明提供一種連續近似暫存器類比對數位轉換器，適用於將一類比輸入信號轉換成一數位輸出信號。上述連續近似暫存器類比對數位轉換器包括：一數位對類比轉換器，具有用以接收上述類比輸入信號之一輸入端、用以根據上述類比輸入信號、一最大有效位元電容值以及小於上述最大有效位元電容值之複數有效位元電容值而提供一中間類比信號的一輸出端；一比較器，用以根據上述中間類比信號而提供一比較結果；以及一連續近似暫存器邏輯，用以根據上述比較結果而提供上述數位輸出信號。上述數位對類比轉換器包括：一第一切換式電容陣列，耦接於上述數位對類比轉換器之上述輸入端以及上述輸出端，用以根據一選擇信號而選擇性地提供上述最大有效位元電容值或是上述複數有效位元電容值，其中上述複數有效位元電容值的總和係等於上述最大有效位元電容值；以及一第二 切換式電容陣列，耦接於上述數位對類比轉換器之上述輸入端以及上述輸出端，用以當上述第一切換式電容陣列提供上述最大有效位元電容值時，提供上述複數有效位元電容值，以及當上述第一切換式電容陣列提供上述複數有效位元電容值時，提供上述最大有效位元電容值。
再者，本發明提供一種轉換方法，適用於一連續近似暫存器類比對數位轉換器，其中上述連續近似暫存器類比對數位轉換器具有一數位對類比轉換器以及一連續近似暫存器邏輯。上述轉換方法包括：根據一選擇信號，藉由上述數位對類比轉換器之一第一切換式電容陣列來選擇性地提供一最大有效位元電容值或是小於上述最大有效位元電容值之複數有效位元電容值；當上述複數有效位元電容值係由上述第一切換式電容陣列所提供時，藉由上述數位對類比轉換器之一第二切換式電容陣列來提供上述最大有效位元電容值；當上述最大有效位元電容值係由上述第一切換式電容陣列所提供時，藉由上述數位對類比轉換器之上述第二切換式電容陣列來提供上述複數有效位元電容值；根據一類比輸入信號、上述最大有效位元電容值以及上述複數有效位元電容值，得到一中間類比信號；根據上述中間類比信號，提供一比較結果；以及根據上述比較結果，藉由上述連續近似暫存器邏輯來提供一數位輸出信號。
為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳 細說明如下：
實施例：
第1A圖係顯示根據本發明一實施例所述之底板取樣(bottom-plate sampling)連續近似暫存器類比對數位轉換器(SAR ADC)100A。連續近似暫存器類比對數位轉換器100A可在全部可能的量化位準之間來透過二進位搜尋程序產生數位輸出信號SDout ，其中數位輸出信號SDout 係表示類比輸入信號SAin 的強度(在一個取樣時間的情況下)。連續近似暫存器類比對數位轉換器100A包括取樣與保持電路110、數位對類比轉換器(DAC)120、比較器130以及連續近似暫存器邏輯140。取樣與保持電路110對類比輸入信號SAin 進行取樣，而得到已取樣之類比信號SSH 。數位對類比轉換器120根據已取樣之類比信號SSH 、參考信號Sref 、選擇信號SEL以及複數控制信號CNT1 -CNTN 來產生中間類比信號SIA 。在一實施例中，數位對類比轉換器120更可根據複數參考信號(例如Sref+ 與Sref- )以及共同信號(例如VCM )而產生中間類比信號SIA 。比較器130根據中間類比信號SIA 而提供比較結果CMP。連續近似暫存器邏輯140根據比較結果CMP而提供數位輸出信號SDout 。此外，連續近似暫存器邏輯140更可根據比較結果CMP來提供控制信號CNT1 -CNTN 至數位對類比轉換器120。在此實施例中，連續近似暫存器邏輯140會提供選擇信號SEL至數位對類比轉換器120，以執行電容交換操作，其中電容交換操作的詳細實施方式將描述於後。在此實施例中，數 位對類比轉換器120為電容式數位對類比轉換器或是混合式數位對類比轉換器(C+R DAC)。
在連續近似暫存器類比對數位轉換器100A中，數位輸出信號SDout 的每一位元，從最大有效位元(most significant bit，MSB)開始，係由連續近似暫存器邏輯140在取樣與保持電路110的一個取樣週期的期間所決定的。例如，為了決定數位輸出信號SDout 的最大有效位元，連續近似暫存器邏輯140會將最大有效位元控制信號CNT1 設為一特定邏輯值(例如“1”)，而連續近似暫存器邏輯140會同時地將其他控制信號CNT2 -CNTN 設為其他邏輯值(例如“0”)。然後，數位對類比轉換器120會相應於控制信號CNT1 -CNTN 而產生中間類比信號SIA 。假設該特定邏輯值為“1”，當比較結果CMP指示已取樣之類比信號SSH 係小於中間類比信號SIA 時，則連續近似暫存器邏輯140會決定數位輸出信號SDout 的最大有效位元的值為“0”，否則則為“1”。在確定了數位輸出信號SDout 的最大有效位元之後，連續近似暫存器邏輯140會將下一個有效位元控制信號CNT2 設為“1”，而將接著的控制信號CNT3 -CNTN 設為“0”。然後，數位對類比轉換器120會產生新的中間類比信號SIA 。同樣地，連續近似暫存器邏輯140會根據新的比較結果CMP而決定數位輸出信號SDout 的下一個有效位元。上述方法會持續執行，直到數位輸出信號SDout 的全部位元都已經確定。
第1B圖係顯示根據本發明一實施例所述之頂板取樣(top-plate sampling)連續近似暫存器類比對數位轉換器 100B。相似地，根據來自取樣與保持電路110的已取樣之類比信號SSH 、參考信號Sref+ 與Sref- 、選擇信號SEL以及複數控制信號CNT1 -CNTN ，數位對類比轉換器120會產生中間類比信號SIA 至比較器130。
第2A圖係顯示根據本發明一實施例所述之二進位加權M位元電容式數位對類比轉換器200，適用於第1B圖之頂板取樣連續近似暫存器類比對數位轉換器100B。在第2A圖中，數位對類比轉換器200係用來處理由輸入端IN1與輸入端IN2所接收的單端信號。數位對類比轉換器200包括兩切換式電容陣列210與220。切換式電容陣列210與切換式電容陣列220係以並聯方式連接且具有相同的結構。切換式電容陣列210與220各自包括複數分支，其中每一分支係耦接於數位對類比轉換器200的輸入端IN1與輸入端IN2。以切換式電容陣列210做為例子來說明，切換式電容陣列210包括M個分支，其形成二進位加權電容之陣列。每一分支包括具有個別電容值之電容、串接於電容之開關以及用以控制開關的多工器(multiplexer，MUX)。舉例來說，在切換式電容陣列210的第一分支(標示為1st )中，電容C11 係耦接於輸入端IN1以及開關SW11 之間，而開關SW11 係耦接於電容C11 、輸入端IN2以及共同端COM，其中多工器MUX11 會根據選擇信號SEL而提供控制信號CNT2 或CNT1 來控制開關SW11 。根據來自多工器MUX11 的控制信號，開關SW11 會選擇性地耦接電容C11 至輸入端IN2或是共同端COM。此外，在切換式電容陣列210的第M個分支(標示為Mth )中，電容C1M 係耦 接於輸入端IN1以及開關SW1M 之間，而開關SW1M 係耦接於電容C1M 、輸入端IN2以及共同端COM，其中多工器MUX1M 會根據選擇信號SEL而提供控制信號CNTN 或CNT1 來控制開關SW1M ，其中N=M+1。根據來自多工器MUX1M 的控制信號，開關SW1M 會選擇性地耦接電容C1M 至輸入端IN2或是共同端COM。再者，電容C11 -C1M 為二進位加權電容，即C11 =2C12 、C12 =2C13 、...、C1(M-2) =2C1(M-1) 以及C1(M-1) =2C1M ，且電容C11 -C1M 的電容值總和係相同於數位對類比轉換器200的最大有效位元電容值。同樣地，切換式電容陣列220之電容C21 -C2M 的電容值總和亦相同於數位對類比轉換器200的最大有效位元電容值。
同時參考第1B圖以及第2A圖，輸入端IN1係用來接收已取樣之類比信號SSH ，而輸入端IN2係用來接收參考信號Sref+ 。此外，共同端COM係用來接收不同於參考信號Sref+ 的參考信號Sref- 。連續近似暫存器邏輯140會提供控制信號CNT1 -CNTN 來控制數位對類比轉換器200的切換式電容陣列210與220，以便對所對應的電容進行切換，而能在輸出端OUT得到中間類比信號SIA 。因此，比較器130A可根據中間類比信號SIA 以及共同信號VCM 來得到比較結果CMP。參考信號Sref+ 與Sref- 以及共同信號VCM 係根據數位對類比轉換器200的切換規則而決定。
第2B圖係顯示根據本發明一實施例所述之M位元電容式數位對類比轉換器，適用於第1A圖之底板取樣連續近似暫存器類比對數位轉換器100A。在此實施例中，每一開關SW31 -SW3M 以及每一開關SW41 -SW4M 皆為三端點之 開關，其中輸入端IN2係用來接收參考信號Sref+ 、共同端COM係用來接收參考信號Sref- 而輸入端IN3係用來接收共同信號VCM 。
第3圖係顯示根據本發明一實施例所述之3位元電容式數位對類比轉換器300。在第3圖中，數位對類比轉換器300係用來處理由輸入端IN1P/IN1N與輸入端IN2P/IN2N所接收的差動信號。數位對類比轉換器300包括四個切換式電容陣列310、320、330與340。比較器130B的反向輸入端係耦接於數位對類比轉換器300的輸出端OUT2，而比較器130B的非反向輸入端係耦接於數位對類比轉換器300的輸出端OUT1。四個切換式電容陣列310、320、330與340具有相同的電路結構，以及每一切換式電容陣列包括三條分支，其形成二進位加權電容陣列。如先前所描述，每一分支包括具有個別電容值之電容、串接於電容之開關以及用以控制開關的多工器。再者，在此實施例中，控制信號的數量為4個，即CNT1 、CNT2 、CNT3 與CNT4 。在每個切換式電容陣列中，各多工器係根據選擇信號來選擇性地提供最大有效位元控制信號CNT1 或是其他控制信號(CNT2 、CNT3 或CNT4 )來控制對應的開關，其中最大有效位元控制信號CNT1 係用來提供最大有效位元電容值。
第4A圖與第4B圖係顯示根據本發明一實施例所述之第3圖中數位對類比轉換電路300的電容交換操作的實施方式。第4A圖係描述在第K個取樣週期期間之數位對類比轉換電路300的等效電路，而第4B圖係描述在第K+1 個取樣週期期間之數位對類比轉換電路300的等效電路。在第K個取樣週期期間，第K個已取樣的類比差動信號SSH+ 與SSH- 會分別輸入至輸入端IN1P與IN1N，而參考信號Sref 會輸入至輸入端IN2P與IN2N。此外，不同於參考信號Sref 的參考電壓會輸入至共同端COMP與共同端COMN。同時參考第3圖與第4A圖，在第3圖之切換式電容陣列310與330中，來自第1圖之連續近似暫存器邏輯140的選擇信號SEL會控制全部的多工器(即MUX11 、MUX12 、MUX13 、MUX31 、MUX32 與MUX33 )，來提供最大有效位元控制信號CNT1 至全部的開關(即SW11 、SW12 、SW13 、SW31 、SW32 與SW33 )，其結果如等效電路410A與430A所顯示。因此，在每一電路410A與430A中，電容4C係數位對類比轉換器300的最大有效電容，其係相同於切換式電容陣列之全部電容的總和，即4C=C11 +C12 +C13 =C31 +C32 +C33 。此外，在第3圖之切換式電容陣列320與340中，來自第1圖之連續近似暫存器邏輯140的選擇信號SEL會控制全部的多工器(即MUX21 、MUX22 、MUX23 、MUX41 、MUX42 與MUX43 )，來提供除了最大有效位元控制信號CNT1 之外的其他控制信號至對應之開關(即SW21 、SW22 、SW23 、SW41 、SW42 與SW43 )，其結果如等效電路420A與440A所顯示。切換式電容陣列310的電容C11 、切換式電容陣列320的電容C21 、切換式電容陣列330的電容C31 與切換式電容陣列340的電容C41 的電容值係相同於最大有效電容4C的一半，其將形成電路410A、420A、430A與440A中的電容2C，即 2C=C11 =C21 =C31 =C41 =4C/2。再者，切換式電容陣列310的電容C12 與C13 、切換式電容陣列320的電容C22 與C23 、切換式電容陣列330的電容C32 與C33 與切換式電容陣列340的電容C42 與C43 的電容值係相同於電容2C的一半，其將形成電路410A、420A、430A與440A中的電容C，即C=C12 =C13 =C22 =C23 =C32 =C33 =C42 =C43 。具體而言，每一電容可提供個別的電容值。
參考第5圖，第5圖係顯示第3圖中切換式電容陣列310與320的電容交換操作。由於切換式電容陣列310與320的電容交換操作係相同於切換式電容陣列330與340的電容交換操作，因此為了簡化說明，第5圖僅描述切換式電容陣列310與320的電容交換的操作方式。同時參考第3圖、第4A圖與第5圖，切換式電容陣列310與320的每一電容係由單位電容所組成，其中單位電容係數位對類比轉換器300的最小有效位元電容值。在切換式電容陣列310中，電容C12 與電容C13 係分別由單位電容U6以及單位電容U5所組成，而電容C11 係由兩單位電容U7與U8所組成。在切換式電容陣列320中，電容C22 與電容C23 係分別由單位電容U2以及單位電容U1所組成，而電容C21 係由兩單位電容U3與U4所組成。因此，在第K個取樣週期的期間，對比較器130B的非反相輸入端而言，最大有效位元電容值4C係由切換式電容陣列310的全部電容所提供(即4C=U8+U7+U6+U5)，而小於最大有效位元電容值4C的其他電容值係由切換式電容陣列320的不同電容所提供(即2C=U4+U3、C=U2與C=U1)。同樣地，對比較 器130B的反相輸入端而言，最大有效位元電容值係由切換式電容陣列330的全部電容所提供，而小於最大有效位元電容值的其他電容值係由切換式電容陣列340的不同電容所提供。於是，根據這些電容值，第3圖的數位對類比轉換器300可在第K個取樣週期期間來對控制信號CNT1 -CNT4 進行轉換，以得到中間類比信號SIA 。在此實施例中，第3圖的數位對類比轉換器300為3位元之數位對類比轉換器，而有效位元電容值的數量為3個，即C、2C與4C。
接著，在第(K+1)個取樣週期期間，第(K+1)個已取樣的類比差動信號SSH+ 與SSH- 會分別輸入至輸入端IN1P與IN1N，而參考信號Sref 會輸入至輸入端IN2P與IN2N。同時參考第3圖與第4B圖，在第3圖之切換式電容陣列320與340中，來自第1圖之連續近似暫存器邏輯140的選擇信號SEL會控制全部的多工器(即MUX21 、MUX22 、MUX23 、MUX41 、MUX42 與MUX43 )，來提供最大有效位元控制信號CNT1 至全部的開關(即SW21 、SW22 、SW23 、SW41 、SW42 與SW43 )，其結果如等效電路420B與440B所顯示。因此，在每一電路420B與440B中，電容4C係數位對類比轉換器300的最大有效電容。此外，在第3圖之切換式電容陣列310與330中，來自第1圖之連續近似暫存器邏輯140的選擇信號SEL會控制全部的多工器(即MUX11 、MUX12 、MUX13 、MUX31 、MUX32 與MUX33 )，來提供除了最大有效位元控制信號CNT1 之外的其他控制信號(即CNT2 、CNT3 與CNT4 )至對應之開關(即SW11 、 SW12 、SW13 、SW31 、SW32 與SW33 )，其結果如等效電路410B與430B所顯示。電容的相關性如先前所描述。同時參考第3圖、第4B圖與第5圖，在第(K+1)個取樣週期的期間，對比較器130B的非反相輸入端而言，最大有效位元電容值4C係由切換式電容陣列320的全部電容所提供(即4C=U4+U3+U2+U1)，而小於最大有效位元電容值的其他電容值係由切換式電容陣列310的不同電容所提供(即2C=U8+U7、C=U6與C=U5)。同樣地，對比較器130B的反相輸入端而言，最大有效位元電容值係由切換式電容陣列340的全部電容所提供，而小於最大有效位元電容值的其他電容值係由切換式電容陣列330的不同電容所提供。於是，根據這些電容值，第3圖的數位對類比轉換器300可在第(K+1)個取樣週期期間來對控制信號CNT1 -CNT4 進行轉換，以得到中間類比信號SIA 。
在使用最大有效電容來提供最大有效位元電容值的傳統連續近似暫存器類比對數位轉換器中，由於電容的不匹配，當最大有效位元變動發生時，例如數位輸入從“1000...”轉變至“0111...”或反之亦然，會發生中間碼錯誤的現象。相較於傳統的連續近似暫存器類比對數位轉換器，實施例中的最大有效位元電容值係依據電容交換操作而由複數電容所提供。假設第K個已取樣之類比信號的轉換結果為SDout +Serror ，其中SDout 係表示類比對數位轉換器的數位輸出信號而Serror 係表示中間碼錯誤。藉由交換電容，第(K+1)個已取樣之類比信號的轉換結果為SDout -Serror 。因此，可以得到沒有中間碼錯誤Serror 的平均效應，即 (SDout +Serror +SDout -Serror )/2=SDout ，於是中間碼錯誤會被抑制而小於統計平均。在第4A圖與第4B圖中，交替地交換切換式電容陣列的電容僅是個例子，並非用以限定本發明。在其他實施例中，第1圖之連續近似暫存器邏輯140可提供選擇信號SEL來隨機地交換切換式電容陣列的電容。再者，由於電容不匹配所引起的中間碼錯誤已經被校正，則類比對數位轉換器的微分非線性度(differential nonlinearity，DNL)以及積分非線性度(integral nonlinearity，INL)會被改善，因此增加了線性度。在較佳實施例中，微分非線性度以及積分非線性度改善了0.707(=2/2)。既然改善了積分非線性度，無雜波動態範圍(spurious free dynamic range，SFDR)亦會改善。具體而言，藉由將最大有效電容劃分成複數個子電容，由實施例之連續近似暫存器類比對數位轉換器所執行的電容交換操作會交替地或是隨機地對連續近似暫存器類比對數位轉換器的電容進行交換。此外，僅需要少數的多工器以及簡單的邏輯元件來完成進行電容交換操作的交換邏輯電路，因此交換邏輯電路的設計可容易實現。相較於傳統之連續近似暫存器類比對數位轉換器，根據本發明之實施例，亦可使用較小的電容來獲得相同的準確性，因此可降低實施例中連續近似暫存器類比對數位轉換器的面積以及耗電量。換言之，所需要的電容值減少，而實施例中連續近似暫存器類比對數位轉換器的線性度會維持相同。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中包括通常知識者，在不 脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100A、100B‧‧‧連續近似暫存器類比對數位轉換器
110‧‧‧取樣與保持電路
120、200、300‧‧‧數位對類比轉換器
130、130A、130B‧‧‧比較器
140‧‧‧連續近似暫存器邏輯
210、220、310、320、330、340‧‧‧切換式電容陣列
410A-440A、410B-440B‧‧‧等效電路
C11 -C1M 、C21 -C2M ‧‧‧電容
CMP‧‧‧比較結果
CNT1 -CNTN ‧‧‧控制信號
COM、COMP、COMN‧‧‧共同端
IN1、IN2、IN3、IN1P、IN1N、IN2P、IN2N‧‧‧輸入端
MUX11 -MUX1M 、MUX21 -MUX2M ‧‧‧多工器
OUT、OUT1、OUT2‧‧‧輸出端
SAin ‧‧‧類比輸入信號
SDout ‧‧‧數位輸出信號
SEL‧‧‧選擇信號
SIA 、SIAP 、SIAN ‧‧‧中間類比信號
Sref ‧‧‧參考信號
SSH ‧‧‧已取樣之類比信號
SW11 -SW1M 、SW21 -SW2M 、SW31 -SW3M 、SW41 -SW4M ‧‧‧開關
U1-U8‧‧‧單位電容
VCM ‧‧‧共同信號
第1A圖係顯示根據本發明一實施例所述之底板取樣連續近似暫存器類比對數位轉換器；第1B圖係顯示根據本發明一實施例所述之頂板取樣連續近似暫存器類比對數位轉換器；第2A圖係顯示根據本發明一實施例所述之二進位加權M位元電容式數位對類比轉換器，適用於第1B圖之頂板取樣連續近似暫存器類比對數位轉換器；第2B圖係顯示根據本發明一實施例所述之M位元電容式數位對類比轉換器，適用於第1A圖之底板取樣連續近似暫存器類比對數位轉換器；第3圖係顯示根據本發明一實施例所述之3位元電容式數位對類比轉換器；第4A圖係描述在第K個取樣週期期間之數位對類比轉換電路之等效電路的示意圖；第4B圖係描述在第K+1個取樣週期期間之數位對類比轉換電路之等效電路的示意圖；以及第5圖係顯示第3圖中切換式電容陣列的電容交換操作。
100A‧‧‧連續近似暫存器類比對數位轉換器
110‧‧‧取樣與保持電路
120‧‧‧數位對類比轉換器
130‧‧‧比較器
140‧‧‧連續近似暫存器邏輯
CMP‧‧‧比較結果
CNT1 -CNTN ‧‧‧控制信號
SAin ‧‧‧類比輸入信號
SDout ‧‧‧數位輸出信號
SEL‧‧‧選擇信號
SIA ‧‧‧中間類比信號
Sref ‧‧‧參考信號
SSH ‧‧‧已取樣之類比信號

Claims (17)

  1. 一種連續近似暫存器類比對數位轉換器，適用於將一類比輸入信號轉換成一數位輸出信號，包括：一數位對類比轉換器，具有用以接收上述類比輸入信號之一輸入端、用以根據上述類比輸入信號、一最大有效位元電容值以及小於上述最大有效位元電容值之複數有效位元電容值而提供一中間類比信號的一輸出端，以及包括：一第一切換式電容陣列，耦接於上述數位對類比轉換器之上述輸入端以及上述輸出端，用以根據一選擇信號而選擇性地提供上述最大有效位元電容值或是上述複數有效位元電容值，其中上述複數有效位元電容值的總和係等於上述最大有效位元電容值；以及一第二切換式電容陣列，耦接於上述數位對類比轉換器之上述輸入端以及上述輸出端，用以當上述第一切換式電容陣列提供上述最大有效位元電容值時，提供上述複數有效位元電容值，以及當上述第一切換式電容陣列提供上述複數有效位元電容值時，提供上述最大有效位元電容值；一比較器，用以根據上述中間類比信號而提供一比較結果；以及一連續近似暫存器邏輯，用以根據上述比較結果而提供上述數位輸出信號。
  2. 如申請專利範圍第1項所述之連續近似暫存器類比對數位轉換器，其中每一上述第一與第二切換式電容陣列包括複數二進位加權電容，以及上述連續近似暫存器邏輯更提供上述選擇信號至上述第一與第二切換式電容陣列， 以便控制上述第一與第二切換式電容陣列交替地或是隨機地提供上述最大有效位元電容值。
  3. 如申請專利範圍第1項所述之連續近似暫存器類比對數位轉換器，其中上述連續近似暫存器邏輯更分別提供複數控制信號至上述第一與第二切換式電容陣列，其中上述複數控制信號包括一最大有效位元控制信號。
  4. 如申請專利範圍第3項所述之連續近似暫存器類比對數位轉換器，其中每一上述第一與第二切換式電容陣列包括複數分支，其中每一上述複數分支包括：一電容，耦接於上述數位對類比轉換器之上述輸入端以及上述輸出端；一開關，耦接於上述電容；以及一多工器，用以根據上述選擇信號而選擇性地提供上述最大有效位元控制信號或是其他上述複數控制信號之一者來控制上述開關，使得上述開關選擇性地提供一第一參考信號或是一第二參考信號至上述電容。
  5. 如申請專利範圍第4項所述之連續近似暫存器類比對數位轉換器，其中上述數位對類比轉換器為N位元之數位對類比轉換器，以及上述複數有效位元電容值的數量為N個。
  6. 如申請專利範圍第5項所述之連續近似暫存器類比對數位轉換器，其中上述複數控制信號的數量為(N+1)個，以及上述複數分支的數量為N個。
  7. 如申請專利範圍第5項所述之連續近似暫存器類比對數位轉換器，其中每一上述電容係用以提供上述N個有 效位元電容值之一個別的電容值。
  8. 如申請專利範圍第5項所述之連續近似暫存器類比對數位轉換器，其中每一上述N個有效位元電容值為一單位電容值的倍數，以及上述單位電容值為一最小有效位元電容值。
  9. 一種轉換方法，適用於一連續近似暫存器類比對數位轉換器，其中上述連續近似暫存器類比對數位轉換器具有一數位對類比轉換器以及一連續近似暫存器邏輯，包括：根據一選擇信號，藉由上述數位對類比轉換器之一第一切換式電容陣列來選擇性地提供一最大有效位元電容值或是小於上述最大有效位元電容值之複數有效位元電容值；當上述複數有效位元電容值係由上述第一切換式電容陣列所提供時，藉由上述數位對類比轉換器之一第二切換式電容陣列來提供上述最大有效位元電容值；當上述最大有效位元電容值係由上述第一切換式電容陣列所提供時，藉由上述數位對類比轉換器之上述第二切換式電容陣列來提供上述複數有效位元電容值；根據一類比輸入信號、上述最大有效位元電容值以及上述複數有效位元電容值，得到一中間類比信號；根據上述中間類比信號，提供一比較結果；以及根據上述比較結果，藉由上述連續近似暫存器邏輯來提供一數位輸出信號。
  10. 如申請專利範圍第9項所述之轉換方法，其中每一上述第一與第二切換式電容陣列包括複數二進位加權電 容，以及上述連續近似暫存器邏輯更提供上述選擇信號至上述第一與第二切換式電容陣列，以便控制上述第一與第二切換式電容陣列交替地或是隨機地提供上述最大有效位元電容值。
  11. 如申請專利範圍第9項所述之轉換方法，其中上述數位對類比轉換器具有用以接收上述類比輸入信號的一輸入端以及用以提供上述中間類比信號的一輸出端，其中上述第一切換式電容陣列係耦接於上述數位對類比轉換器的上述輸入端以及上述輸出端，以及上述第二切換式電容陣列係耦接於上述數位對類比轉換器的上述輸入端以及上述輸出端。
  12. 如申請專利範圍第11項所述之轉換方法，其中上述連續近似暫存器邏輯更分別提供複數控制信號至上述第一與第二切換式電容陣列，其中上述複數控制信號包括一最大有效位元控制信號。
  13. 如申請專利範圍第12項所述之轉換方法，其中每一上述第一與第二切換式電容陣列包括複數分支，其中每一上述複數分支包括：一電容，耦接於上述數位對類比轉換器之上述輸入端以及上述輸出端；一開關，耦接於上述電容；以及一多工器，用以根據上述選擇信號而選擇性地提供上述最大有效位元控制信號或是其他上述複數控制信號之一者來控制上述開關，使得上述開關選擇性地提供一第一參考信號或是一第二參考信號至上述電容。
  14. 如申請專利範圍第13項所述之轉換方法，其中上述數位對類比轉換器為N位元之數位對類比轉換器，以及上述複數有效位元電容值的數量為N個。
  15. 如申請專利範圍第14項所述之轉換方法，其中上述複數控制信號的數量為(N+1)個，以及上述複數分支的數量為N個。
  16. 如申請專利範圍第14項所述之轉換方法，其中每一上述電容係用以提供上述N個有效位元電容值之一個別的電容值。
  17. 如申請專利範圍第14項所述之轉換方法，其中每一上述N個有效位元電容值為一單位電容值的倍數，以及上述單位電容值為一最小有效位元電容值。
TW101121470A 2011-06-24 2012-06-15 連續近似暫存器類比對數位轉換器及其轉換方法 TWI467924B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161500911P 2011-06-24 2011-06-24
US201161504541P 2011-07-05 2011-07-05
US13/479,021 US8508400B2 (en) 2011-06-24 2012-05-23 Successive approximation register analog to digital converter and conversion method thereof

Publications (2)

Publication Number Publication Date
TW201301773A TW201301773A (zh) 2013-01-01
TWI467924B true TWI467924B (zh) 2015-01-01

Family

ID=47361331

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101121470A TWI467924B (zh) 2011-06-24 2012-06-15 連續近似暫存器類比對數位轉換器及其轉換方法

Country Status (3)

Country Link
US (1) US8508400B2 (zh)
CN (1) CN102843140B (zh)
TW (1) TWI467924B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI594579B (zh) * 2016-06-13 2017-08-01 瑞昱半導體股份有限公司 連續逼近暫存器類比數位轉換器及其類比至數位訊號轉換方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130002468A1 (en) * 2011-06-28 2013-01-03 International Business Machines Corporation Analog-digital converter
CN104124971B (zh) * 2013-11-08 2018-06-05 西安电子科技大学 基于逐次逼近原理的两级流水线型模数转换器
CN104734716B (zh) * 2013-12-24 2017-12-12 瑞昱半导体股份有限公司 连续逼近暂存式模拟数字转换器及其控制方法
GB201403082D0 (en) 2014-02-21 2014-04-09 Ibm Analog-digital converter
US9722624B2 (en) * 2015-04-20 2017-08-01 Samsung Electronics Co., Ltd Semiconductor device comprising successive approximation register analog to digital converter with variable sampling capacitor
CN104917527B (zh) * 2015-06-30 2017-12-05 东南大学 应用于单端sar adc的电容失配校准电路及其校准方法
CN105049051B (zh) * 2015-07-28 2018-09-04 青岛歌尔声学科技有限公司 一种逐次逼近型模数转换电路及具该电路的电子设备
US10256831B2 (en) * 2016-09-21 2019-04-09 Analog Devices Global Method and apparatus to reduce effect of dielectric absorption in SAR ADC
CN106797220B (zh) * 2016-10-25 2020-10-20 深圳市汇顶科技股份有限公司 Dac电容阵列及模数转换器、降低模数转换器功耗的方法
EP3577751A4 (en) * 2017-02-03 2020-11-25 President and Fellows of Harvard College HIGHLY INTEGRATED HIGH VOLTAGE ACTUATOR DRIVE CIRCUIT
CN107172372B (zh) * 2017-04-24 2020-04-17 吉林大学 一种应用于cmos图像传感器的高精度阵列模数转换器
CN109600139B (zh) * 2017-09-30 2022-10-28 瑞昱半导体股份有限公司 模拟至数字转换装置及其模拟至数字转换器校正方法
EP3503407B1 (en) * 2017-12-19 2021-04-07 IMEC vzw Improvements in or related to analog-to-digital converters
US10340939B1 (en) * 2018-05-09 2019-07-02 Texas Instruments Incorporated Successive approximation register analog-to-digital converter with kickback linearization
CN108631784B (zh) * 2018-05-10 2021-02-05 电子科技大学 一种用于逐次逼近模数转换器的片上电容组置换方法
US10432213B1 (en) * 2018-07-08 2019-10-01 Shenzhen GOODIX Technology Co., Ltd. Successive approximation register (SAR) analog to digital converter (ADC) with overlapping reference voltage ranges
CN109361391B (zh) * 2018-10-15 2021-07-06 电子科技大学 一种用于提升温度计编码数模转换器线性度的校正方法
CN110572158B (zh) * 2019-10-16 2022-08-30 合肥工业大学 逐次逼近型adc的电容阵列电路及其电容开关控制方法
US11411574B2 (en) 2020-04-06 2022-08-09 M31 Technology Corporation Clock and data recovery circuit with proportional path and integral path, and multiplexer circuit for clock and data recovery circuit
TWI739722B (zh) * 2021-04-08 2021-09-11 瑞昱半導體股份有限公司 類比數位轉換器及其操作方法
TWI763525B (zh) 2021-06-04 2022-05-01 瑞昱半導體股份有限公司 類比數位轉換器及其操作方法
TWI763524B (zh) 2021-06-04 2022-05-01 瑞昱半導體股份有限公司 類比數位轉換器之操作方法
CN114401008B (zh) * 2022-01-07 2024-06-11 灿芯半导体(上海)股份有限公司 差分输入sar adc的开关电容电路及开关控制方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6433712B1 (en) * 2001-07-25 2002-08-13 Texas Instruments Incorporated Offset error compensation of input signals in analog-to-digital converter
US20040246160A1 (en) * 2003-06-03 2004-12-09 Leung Ka Y. SAR analog-to-digital converter with two single ended inputs
US7170439B1 (en) * 2005-11-10 2007-01-30 Prolific Technology Inc. Self-calibration circuit for capacitance mismatch
TW201025867A (en) * 2008-10-10 2010-07-01 Linear Techn Inc Systems and methods for characterizing component ratios and generating a digital representation of same
TW201118387A (en) * 2009-11-19 2011-06-01 Raydium Semiconductor Corp Capacitance measurement circuit and method therefor

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5138319A (en) * 1990-08-30 1992-08-11 Harris Corporation Two stage a/d converter utilizing dual multiplexed converters with a common converter
US6720903B2 (en) * 2002-06-14 2004-04-13 Stmicroelectronics S.R.L. Method of operating SAR-type ADC and an ADC using the method
US6914550B2 (en) * 2003-10-09 2005-07-05 Texas Instruments Incorporated Differential pipelined analog to digital converter with successive approximation register subconverter stages using thermometer coding
US7746262B2 (en) * 2005-12-19 2010-06-29 Silicon Laboratories Inc. Coding method for digital to analog converter of a SAR analog to digital converter
WO2007089211A1 (en) * 2006-02-02 2007-08-09 National University Of Singapore An analog-to-digital converter
US7456768B2 (en) * 2006-04-07 2008-11-25 Washington State University Analog-to-digital converters based on an interleaving architecture and associated methods
US7663518B2 (en) * 2006-10-10 2010-02-16 Analog Devices, Inc. Dither technique for improving dynamic non-linearity in an analog to digital converter, and an analog to digital converter having improved dynamic non-linearity
US7675452B2 (en) * 2008-05-01 2010-03-09 Analog Devices, Inc. Successive approximation register analog to digital converter with improved immunity to time varying noise
US7812757B1 (en) * 2009-06-12 2010-10-12 Hong Kong Applied Science And Technology Research Institute Co., Ltd. Hybrid analog-to-digital converter (ADC) with binary-weighted-capacitor sampling array and a sub-sampling charge-redistributing array for sub-voltage generation
TWI382670B (zh) * 2009-10-08 2013-01-11 Holtek Semiconductor Inc 逐漸逼近類比數位轉換器及其方法
TWI452846B (zh) * 2010-12-16 2014-09-11 Univ Nat Cheng Kung 分段式類比數位轉換器及其方法
US8416107B1 (en) * 2011-09-28 2013-04-09 Hong Kong Applied Science & Technology Research Institute Company Ltd. Charge compensation calibration for high resolution data converter

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6433712B1 (en) * 2001-07-25 2002-08-13 Texas Instruments Incorporated Offset error compensation of input signals in analog-to-digital converter
US20040246160A1 (en) * 2003-06-03 2004-12-09 Leung Ka Y. SAR analog-to-digital converter with two single ended inputs
US7170439B1 (en) * 2005-11-10 2007-01-30 Prolific Technology Inc. Self-calibration circuit for capacitance mismatch
TW201025867A (en) * 2008-10-10 2010-07-01 Linear Techn Inc Systems and methods for characterizing component ratios and generating a digital representation of same
TW201118387A (en) * 2009-11-19 2011-06-01 Raydium Semiconductor Corp Capacitance measurement circuit and method therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI594579B (zh) * 2016-06-13 2017-08-01 瑞昱半導體股份有限公司 連續逼近暫存器類比數位轉換器及其類比至數位訊號轉換方法

Also Published As

Publication number Publication date
CN102843140B (zh) 2015-06-03
US20120326900A1 (en) 2012-12-27
TW201301773A (zh) 2013-01-01
CN102843140A (zh) 2012-12-26
US8508400B2 (en) 2013-08-13

Similar Documents

Publication Publication Date Title
TWI467924B (zh) 連續近似暫存器類比對數位轉換器及其轉換方法
US9608655B1 (en) ADC background calibration with dual conversions
US5675340A (en) Charge-redistribution analog-to-digital converter with reduced comparator-hysteresis effects
US8310388B2 (en) Subrange analog-to-digital converter and method thereof
CN110247659B (zh) 应用抖动的方法和根据该方法操作的模数转换器
KR102289432B1 (ko) 연속적인 근사 레지스터 아날로그 디지털 변환 장치
US20180269893A1 (en) Successive approximation register analog-digital converter having a split-capacitor based digital-analog converter
US20120262316A1 (en) Method to reduce voltage swing at comparator input of successive-approximations-register analog-to-digital converters
KR20150009185A (ko) 커패시터-저항 하이브리드 dac를 이용한 sar adc
CN108880546B (zh) 一种应用于逐次逼近模数转换器的电容校正方法
KR101686217B1 (ko) 이중채널 비동기 파이프라인 ｓａｒ ａｄｃ
Fan Effective method to improve linearity of high-resolution SAR ADC
CN110176930B (zh) 测量传输曲线跳变高度的多位分辨率子流水线结构
KR101927101B1 (ko) 축차 비교형 아날로그-디지털 변환기 및 이를 포함하는 cmos 이미지 센서
TWI739722B (zh) 類比數位轉換器及其操作方法
CN111697968B (zh) 信号处理***及方法
CN109245771B (zh) 一种逐次逼近型数模转换器
Gu et al. An 11-bit 22-MS/s 0.6 mW SAR ADC with parasitic capacitance compensation
TWI484761B (zh) 逐次逼近類比至數位轉換器及轉換方法
KR101899012B1 (ko) 축차 비교형 아날로그-디지털 변환기 및 이를 포함하는 cmos 이미지 센서
TWI763525B (zh) 類比數位轉換器及其操作方法
Dhage et al. Design of power efficient hybrid flash-successive approximation register analog to digital converter
TWI763524B (zh) 類比數位轉換器之操作方法
CN114070311B (zh) 模数转换电路及流水线模数转换器
CN111294050B (zh) 高线性度的循续渐近式模拟至数字转换器

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees