CN109343639B - 一种低温漂带隙基准电压电路、方法及其芯片 - Google Patents
一种低温漂带隙基准电压电路、方法及其芯片 Download PDFInfo
- Publication number
- CN109343639B CN109343639B CN201811295320.9A CN201811295320A CN109343639B CN 109343639 B CN109343639 B CN 109343639B CN 201811295320 A CN201811295320 A CN 201811295320A CN 109343639 B CN109343639 B CN 109343639B
- Authority
- CN
- China
- Prior art keywords
- reference voltage
- resistor
- module
- compensation
- band
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
本发明提供一种低温漂带隙基准电压电路、方法及其芯片；所述电路包括自偏置模块、带隙基准核心模块、电压生成模块；所述方法包括以下步骤：产生初级基准电压；通过基极电流校正与初级基准电压产生补偿前的基准电压；产生低温漂带隙基准电压。低温漂带隙基准电压电路和方法应用于电源管理芯片中。本发明的优点是：实现了超高精度，超低温度漂移系数的带隙基准电压源电路，可为对基准电压需求较高的电路应用提供高稳定性的基准电压。
Description
技术领域
本发明设计电子电路领域，具体涉及一种低温漂带隙基准电压电路、方法及其芯片。
背景技术
目前，基准电压源已作为半导体集成电路中不可缺少的基本模块，其广泛用于放大器、模数转换器、数模转换器、射频、传感器和电源管理芯片中。传统的基准电压源包括基于齐纳二极管反向击穿特性的电压基准、基于PN结正向导通特性的电压基准和带隙基准等多种实现方式，其中，由于带隙基准具有结构简单、电压稳定等优点，因此，得到了广泛应用。
随着半导体技术和便携式电子产品的发展，对低功耗、高电源电压范围的基准电压源的需求大大增加，也导致带隙基准的设计要求有很大的提高。带隙基准可以产生与电源和工艺无关、具有确定温度特性的基准电压或基准电压。带隙基准的稳定性对整个***的内部电源的产生，输出电压的调整等都具有直接且至关重要的影响。带隙基准电压必须能够克服制造工艺的偏差，***内部电源电压在工作范围内的变化以及外界温度的影响。随着***精度的提高，对基准的温度、电压和工艺的稳定性的要求也越来越高。
在电源管理芯片以及模/数转换器(ADC)、数/模转换器(DAC)、动态存储器(DRAM)、Flash存储器等芯片设计中，低温度系数、低功耗、高电源抑制比(PSRR)的带隙基准设计十分关键。
Brokaw带隙电路是Brokaw在1974年提出的一种新的带隙基准源电路。如图1Brokaw带隙单元示意图所示，假设电路处于平衡状态，由于运放OPs1的电压钳位作用，是两个电阻Rs1和Rs2上的压降相等，那么流过两条支路的电流相等，则两个三极管Qs1和Qs2的基极-发射极电压差为：
其中，三极管Qs1和Qs2的发射极面积比为N。流过Rs2的电流是：
则流过电阻Rs1的电流是两个三极管Qs1和Qs2发射极的电流之和，则输出基准电压Vsref的表达式是：
通过选择合适的N、电阻Rs1和Rs2的比值，就能得到具有较小温度系数的输出基准电压Vsref。
但现有技术的上述带隙基准电路中，存在以下问题：
1)随着温度的变化，提供给带隙电压产生电路的偏置电流通常会产生变化，导致最终输出的基准电压不准确。
2)电路设计本身会随失配导致补偿的精度较差；
3)某些电路的过多粗糙的理论近似结果带来的实际带隙基准高阶温度补偿精度差。
发明内容
为解决上述问题：本发明提供一种低温漂带隙基准电压电路、方法及其应用。通过利用基极电流对温度的指数特性，在带隙基准核心电路中，通过电阻对电流进行校正，从而对输出电压进行校正。同时添加了一个能产生曲率向上抛物线趋势电流的曲率补偿模块对基准电压中的高阶温度非线性项的进行补偿。
根据本发明的第一方面，本发明提出了一种低温漂带隙基准电压电路：
本发明的具体技术解决方案如下：
一种低温漂带隙基准电压电路，包括自偏置模块、带隙基准核心模块和电压生成模块；
所述自偏置模块提供偏置电压和偏置电流；所述自偏置模块在电源上电过程中作为自启动电路；
所述带隙基准核心模块基于Brokaw带隙单元组成，产生初级基准电压，所述带隙基准模块包括基极电流校正电阻；通过在Brokaw带隙单元中三极管对的基极中加入基极电流校正电阻，进行校正运算后产生补偿前的基准电压。
所述电压生成模块产生最终的基准电压。
优选的，所述低温漂带隙基准电压电路还包括曲率补偿模块；
所述曲率补偿模块对补偿前的基准电压进行非线性曲率补偿；所述非线性曲率补偿为曲率补偿模块产生非线性曲率补偿电流，非线性曲率补偿电流通过电阻产生电压进行补偿；
进一步优选的，自偏置模块包括场效应晶体管M5和M6；三极管Q3和Q4、电阻R6和R7；场效应晶体管M5和M6为PMOS管；三极管Q3为PNP三极管、三极管Q4为NPN三极管；
场效应晶体管M6和M5的源级连接电源VDD，场效应晶体管M5的栅极和M6的栅极、M5的漏极相连；场效应晶体管M6和M5组成电流镜；场效应晶体管M6的漏极和电阻R7的一端相连于C点且作为自偏置模块的第一输出端连接带隙基准核心模块；电阻R7的另一端B点连接三极管Q4的基极和三极管Q3的发射极；三极管Q4的发射极E点连接电阻R6的一端；电阻R6的另一端接地；三极管Q3的集电极接地、三极管Q3的基极作为自偏置模块的第二输出端连接带隙基准核心模块。
进一步优选的，带隙基准核心模块包括三极管Q1、Q2和Q5；电阻R01、R02、R1、R2和R3；放大器OP1；R3是基极电流校正电阻；三极管Q1、Q2和Q5是NPN三极管；
三极管Q5的集电极连接电源VDD、三极管Q5的基极连接自偏置模块的第一输出端、三极管Q5的发射极D点接电阻R01和R02的一端；三极管Q1和Q2组成三极管对，三极管Q1和Q2的集电极分别连接电阻R01和R02的另一端、三极管Q1和Q2的集电极分别连接放大器OP1的反相输入端和正相输入端、三极管Q1和Q2的基极通过R3连接在一起、三极管Q1的基极A点连接自偏置模块的第二输出端并且作为带隙基准核心模块的第一输出端Vbgr连接电压生成模块；放大器OP1的输出端作为带隙基准核心模块的第二输出端连接电压生成模块；三极管Q1的发射极连接电阻R2的一端；三极管Q2的发射极通过电阻R1连接电阻R2的一端；电阻R2的另一端接地。
进一步优选的，电压生成模块包括场效应晶体管M10、电阻R4和R5；场效应晶体管M10为PMOS管；
场效应晶体管M10的源级连接电源VDD、场效应晶体管M10的栅极连接带隙基准核心模块的第二输出端、场效应晶体管M10的漏极与电阻R4的一端连接在一起输出作为最终的基准电压Vref；电阻R4的另一端和电阻R5的一端与带隙基准核心模块的第一输出端连接；电阻R5的另一端接地。
更进一步优选的，所述M5和所述M6具有相同的尺寸。
进一步优选的，曲率补偿模块包括场效应晶体管M1、M2、M3、M4、M7、M8和M9；电阻R8、R9和R10；放大器OP2；场效应晶体管M1-M4、M7、M8为PMOS管。M9为NMOS管；曲率补偿模块还包括电阻Rco；
电阻Rco的一端连接所述带隙基准核心模块，另一端接地；具体为：电阻Rco串联接在带隙基准核心模块中的电阻R2和地之间；即：电阻Rco的一端连接所述带隙基准核心模块中的电阻R2，另一端接地；放大器OP2的正相端连接Vbgr节点、反相端接节点M、输出端接场效应晶体管M9的栅极；场效应晶体管M9的源级连接电源VDD、漏极和电阻R10的一端连接节点M；电阻R8-R10串联连接：电阻R10的另一端和电阻R9的一端连接于节点H、电阻R9的另一端和电阻R8的一端连接于节点L、电阻R8的另一端接地；
场效应晶体管M1的源极、M2的源级、M7的漏极相连；场效应晶体管M3的源极、M4的源级、M8的漏极相连；M7和M8的源级连接电源VDD；M7和M8的栅极连接节点Vpbias；节点Vpbias为所述自偏置模块为的M5的栅极；M1和M3的栅极连接节点VPTAT；M2和M4的栅极分别连接节点L和H；M2和M3的漏级接地；M1和M4的漏级连接电阻Rco的一端。
更进一步优选的，所述M7和M8具有相同的尺寸。
更进一步优选的，所述带隙基准核心模块中包含修调电路Rt1和Rt2，接触点端口分别连接放大器OP1的输入端Vinp和Vinn。
为了用于调节输出电压的大小，以满足不同应用的要求：
更进一步优选的，所述电压生成模块中的电阻R5中包含修调电路Rt3，电阻R5为串联的电位计Rt3和R50。
更进一步优选的，修调电路包含n位串联的微调模块T0至Tn；在每个微调模块中它包含逻辑控制单元L、开关器件K以及微调电阻RT；对于n位微调模块逻辑控制单元L、开关器件K以及微调电阻RT总共为K0至Kn、L0至Ln、RT0至RTn；修调电路还包含控制信号的位数m，控制信号连接逻辑控制单元L；n和m为大于1的正整数；
逻辑控制单元L的输出控制开关器件K的导通状态，当对应节点的开关器件K导通时，该节点被连接至输出端；当开关器件K断开时，对应节点与输出端断路。
根据本发明的第二方面，本发明提出了一种低温漂带隙基准电压产生的方法，包括以下步骤：
步骤1：产生初级基准电压；
步骤2：通过基极电流校正与初级基准电压产生补偿前的基准电压；
步骤3：产生低温漂带隙基准电压。
为了能使基准电压的温度特性更好：
优选的，在步骤2后还可以包括步骤21：对补偿前的基准电压进行非线性补偿；所述非线性曲率补偿为曲率补偿模块产生非线性曲率补偿电流，非线性曲率补偿电流通过电阻产生电压进行补偿。
具体的步骤21为动态调节补偿；动态调节补偿为监视正温度系数电压VPTAT的变化，不断调节补偿电流的大小，对带隙基准BE结电压VBE中高阶项的补偿。这样可以有效降低基准电压的温度系数。
进一步优选的，所述方法还包括修调步骤，修调步骤是指对电阻进行修调。
更进一步优选的，电阻修调为对产生初级基准电压中放大器的输入端进行电阻修调；
更进一步优选的，电阻修调为对产生低温漂带隙基准电压的比例电阻进行电阻修调。
更进一步优选的，电阻修调为通过串联电阻接入的不同实现。
更进一步优选的，对产生初级基准电压中放大器的输入端进行电阻修调时，放大器两个输入的电阻进行相反方向的调节。
更进一步优选的，电阻修调的步长n和控制信号的位数m；m和n的关系为2m＝n；m和n为大于1的正整数。
根据本发明的第三方面，本发明提出了一种应用低温漂带隙基准电压电路和方法的芯片：
优选的，低温漂带隙基准电压电路和方法应用于电源管理芯片中。
优选的，低温漂带隙基准电压电路和方法应用于模/数转换器、数/模转换器、动态存储器或Flash存储器等芯片。
本发明具有以下优点：
本发明实现了超高精度，超低温度漂移系数的带隙基准电压源电路，可为对基准电压需求较高的电路应用提供高稳定性的基准电压。
仿真结果表明，在-55℃～150℃的宽的温度范围内，电路输出的基准电压温度漂移系数仅为0.7ppm，电压变化仅为0.4mV。电路结构易于实现，对工艺要求较低，适合各类工程应用。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1Brokaw带隙单元示意图。
图2本发明低温漂带隙基准电压电路原理图。
图3本发明低温漂带隙基准电压电路框图。
图4本发明低温漂带隙基准电压电路实施例一。
图5本发明低温漂带隙基准电压电路实施例二。
图6本发明低温漂带隙基准电压电路仿真结果一。
图7本发明低温漂带隙基准电压电路仿真结果二。
图8本发明低温漂带隙基准电压电路实施例三。
图9本发明低温漂带隙基准电压电路中温度补偿系数修调结构实施例一。
图10本发明低温漂带隙基准电压电路中温度补偿系数修调结构实施例二。
图11本发明低温漂带隙基准电压电路整体图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
带隙基准的基本思想是消除双极型晶体管的基极-发射极电压VBE中与温度相关的项，得到带隙电压。VBE为
其中VG0是推导出的硅在0K开尔文温度下的带隙电压，T为开尔文绝对温度，Tr为基准温度，VBE0在基准温度Tr下的基极-发射极电压，η为正的与工艺相关的常数，θ代表集电极电流IC与温度相关的阶数。VBE具有负的温度系数，通常在-1.7mV/C到-2mV/C之间。
本发明提供一种低温漂带隙基准电压电路、方法及其应用。具有低温漂宽温度范围高精度的特性，通过利用基极电流对温度的指数特性，在带隙基准核心电路中，通过电阻(在三极管基极连接的电阻)对电流进行校正，从而对输出电压进行校正。同时添加了一个能产生曲率向上抛物线趋势电流的曲率补偿模块对基准电压中的高阶温度非线性项的进行补偿。其提供的电压可以应用于电源管理芯片(BMIC Battery Management IC)或其它芯片中。其它芯片可以为模/数转换器(ADC)、数/模转换器(DAC)、动态存储器(DRAM)、Flash存储器等芯片。
本发明是基于Brokaw带隙单元实现，原理如图2低温漂带隙基准电压电路原理图所示，由图2可知：首先，初级基准电压Vref(基于Brokaw带隙单元产生)通过与基极电流校正运算后产生补偿前的基准电压Vref；需要说明的是经过基极电流校正运算后产生补偿前的基准电压Vref也可以作为带隙基准电压输出。
为了使带隙基准电压有更低的温漂更宽的温度范围以及更高的精度，进一步的，对补偿前的基准电压进行非线性补偿运算，非线性曲率补偿电流Ico对补偿前的基准电压Vref进行补偿，即非线性曲率补偿电流Ico通过电阻产生电压进而对补偿前的基准电压Vref进行补偿；最后产生最终的基准电压Vref。
本发明低温漂带隙基准电压电路具体介绍如下：
如图3低温漂带隙基准电压电路框图所示，所述低温漂带隙基准电压电路包括自偏置模块10、带隙基准核心模块11、曲率补偿模块12和电压生成模块13。
自偏置模块10的作用是为其它模块提供偏置(偏置电流或偏置电压)并且在电源上电过程中可充当启动电路。
带隙基准核心模块11的作用是产生初级基准电压，同时带隙基准模块包括基极电流校正电阻，通过与基极电流校正运算后产生补偿前的基准电压；
这里需要说明的是初级基准电压是基于Brokaw带隙单元产生。通过在Brokaw带隙单元中三极管对的基极中加入基极电流校正电阻，从而进行校正运算后产生补偿前的基准电压。
曲率补偿模块12的作用是对补偿前的基准电压进行非线性曲率补偿。所述非线性曲率补偿过程为：曲率补偿模块12产生非线性曲率补偿电流Ico，非线性曲率补偿电流Ico通过电阻产生电压进而对补偿前的基准电压Vref进行补偿。
所述电压生成模块13将补偿后的基准电压进行处理后产生最终的基准电压Vref。
下面结合实施例对本发明低温漂带隙基准电压电路的各个模块进行介绍:
优选实施例一：
如图4低温漂带隙基准电压电路实施例一所示，由图4可知实施例一中包含自偏置模块10、带隙基准核心模块11和电压生成模块13。
自偏置模块10包括场效应晶体管(MOS管)M5和M6；三极管Q3和Q4、电阻R6和R7；场效应晶体管M5和M6为PMOS管；三极管Q3为PNP三极管、三极管Q4为NPN三极管。
场效应晶体管M6和M5的源级连接电源VDD，场效应晶体管M5的栅极和M6的栅极、M5的漏极相连；场效应晶体管M6和M5组成电流镜；场效应晶体管M6的漏极和电阻R7的一端相连于C点并且作为自偏置模块10的第一输出端连接带隙基准核心模块11；电阻R7的另一端B点连接三极管Q4的基极和三极管Q3的发射极；三极管Q4的发射极E点连接电阻R6的一端；电阻R6的另一端接地；三极管Q3的集电极接地、三极管Q3的基极作为自偏置模块10的第二输出端连接带隙基准核心模块11。
自偏置模块10的自启动过程为：C点、B点电压升高，三极管Q3和Q4的BE结导通，三极管Q3和Q4将带隙基准核心模块11启动。
带隙基准核心模块11基于Brokaw带隙单元产生，包括三极管Q1、Q2和Q5；电阻R01、R02、R1、R2和R3；放大器OP1；R3是基极电流校正电阻；三极管Q1、Q2和Q5是NPN三极管。
三极管Q5的集电极连接电源VDD、三极管Q5的基极连接自偏置模块10的第一输出端、三极管Q5的发射极D点接电阻R01和R02的一端；三极管Q1和Q2组成三极管对，三极管Q1和Q2的集电极分别连接电阻R01和R02的另一端、三极管Q1和Q2的集电极分别连接放大器OP1的反相输入端和正相输入端、三极管Q1和Q2的基极通过R3连接在一起、三极管Q1的基极A点连接自偏置模块10的第二输出端并且作为带隙基准核心模块11的第一输出端Vbgr连接电压生成模块13；放大器OP1的输出端作为带隙基准核心模块11的第二输出端连接电压生成模块13；三极管Q1的发射极连接电阻R2的一端；三极管Q2的发射极通过电阻R1连接电阻R2的一端；电阻R2的另一端接地。
电压生成模块13包括场效应晶体管M10、电阻R4和R5；场效应晶体管M10为PMOS管。
场效应晶体管M10的源级连接电源VDD、场效应晶体管M10的栅极连接带隙基准核心模块11的第二输出端、场效应晶体管M10的漏极与电阻R4的一端连接在一起输出作为最终的基准电压Vref；电阻R4的另一端和电阻R5的一端与带隙基准核心模块11的第一输出端连接；电阻R5的另一端接地。
图4中的低温漂带隙基准电压电路实施例一基于Brokaw带隙单元实现，主要通过Q1和Q2基极-发射极电压的差值ΔVBE在电阻R1与R2间节点处产生正温度系数电压VPTAT，用以补偿Q1的VBE中的负温度系数中的线性项，从而实现一阶温度补偿。
其中，k为玻尔兹曼常数，q为电荷量，N为Q1和Q2发射结面积之比。
实施例一中的自偏置模块10可有效的为电路中其他模块提供偏置并且在电源上电过程中可充当启动电路。
实施例一中Q3的发射极连接Q4的基极，Q3和Q4构成级联的源跟随器结构。M5和M6具有相同的尺寸。
结合图4中的低温漂带隙基准电压电路实施例一中所示的不同的节点(A、B、C、D、E)：
其中E点电压为Vbgr+VBE3－VBE4，(这里Vbgr为节点A的电压值)得到偏置电流I0为
E点电压具有正温度系数，这里R6选择一个具有正温度系数的电阻，使得偏置电流I0更加稳定。利用Q5的VBE尽量抵消Q3的VBE，从而为带隙基准核心模块11提供一个相对稳定的输入电压VD(即节点D的电压)：
VD＝Vbgr+I0R7 (4)
因为M5和M6组成电流镜且具有相同的尺寸，所以M5和M6漏极的电流相等。
带隙电压Vbgr通常只有1.2V左右，由于在应用中依据情况需要的基准电压不仅是1.2V。因此需要通过电压生成模块13生成不同的电压值。电压生成模块13中，通过电阻分压网络R4和R5来得到Vref(即最终的基准电压)。
在图4中的低实施例一中三极管Q1、Q2和Q3的基极电流Ib1、Ib2和Ib3会通过电阻R4产生压降，此时，会在Vref中引入不必要的温度相关项，如式(5)
在式中，由于基极电流的影响，Vref_nc与Vbgr不再是线性相关的。在理想条件下Vbgr是一个与温度无关的值，而基极电流会影响输出电压的温度系数。基极电流的表达式是一个与温度相关的指数函数
因此，在电路中加入电阻R3来消除基极电流对输出电压的影响，并利用基极电流的指数特性对输出电压进行补偿。R3改变了的Vbgr值，如式(7)
将式(7)代入(5)可得到
式中x为R4/R5，y为R2/R1，K0为负温度系数电压VBE的系数。K1为一阶温度补偿系数，K2为高阶温度补偿系数。其中一阶温度补偿系数K1主要与R2和R1的比值相关，而高阶温度补偿系数K2主要与R3和z的大小相关。其中z值由Ib3与Ib2电流大小的比值决定。
因此，R2和R1的比值决定一阶温度补偿系数K1，而R4和R5的大小，确定Vref_nc的数值，R6确定I0的大小，从而决定电流Ib3与Ib2的比值。在确定了上述系数之后，可得R3决定了高阶温度补偿系数K2。这样不仅可消除双极型晶体管基极电流对最终的基准电压Vref_nc的负面影响，还可对基准电压进一步补偿。
需要说明的是这里的Vref_nc是指即为图4中的Vref，上式中记为Vref_nc主要是为了和后面实施例二中的Vref做区别，说明它是没有经过非线性曲率补偿的最终的基准电压Vref。
优选实施例二：
本发明优选实施例二是基于优选实施例一基础上的改进，本实施例部分未提及之处，可参考实施例一中相应内容。
经过前述基极电流校正电阻的温度补偿，得到的输出电压Vref呈曲率向下的抛物线性变化趋势，已具备较低的温度漂移系数。而为了进一步改善输出电压Vref在高温和低温条件下的温度漂移趋势，考虑在电路中增加曲率补偿模块对Vref进行补偿。提出的曲率补偿方法采用动态调节的思想，通过监视正温度系数电压VPTAT(proportional toabsolute temperature,与绝对温度成正比)的变化，不断调节补偿电流Ico的大小，从而实现对VBE中高阶项的补偿，有效降低基准电压的温度系数。
如图5低温漂带隙基准电压电路实施例二的曲率补偿示意图所示，它是在实施例一基极电流校正的基础上增加了曲率补偿模块12。需要说明的是为了方便的说明和介绍曲率补偿模块12的工作过程，这里仅显示了曲率补偿模块12及其相连的部分。
曲率补偿模块12包括
场效应晶体管M1、M2、M3、M4、M7、M8和M9；电阻R8、R9和R10；放大器OP2；场效应晶体管M1-M4、M7、M8为PMOS管。M9为NMOS管；曲率补偿模块12还包括电阻Rco。
在带隙基准核心模块11中电阻R2和地之间串联增加了电阻Rco。即：电阻Rco的一端连接电阻R2，另一端接地。
放大器OP2的正相端连接Vbgr节点、反相端接节点M、输出端接场效应晶体管M9的栅极；场效应晶体管M9的源级连接电源VDD、漏极和电阻R10的一端连接节点M；电阻R8-R10串联连接：电阻R10的另一端和电阻R9的一端连接于节点H、电阻R9的另一端和电阻R8的一端连接于节点L、电阻R8的另一端接地。
M1和M2、M3和M4组成两组差动对管：场效应晶体管M1的源极、M2的源级、M7的漏极相连；场效应晶体管M3的源极、M4的源级、M8的漏极相连；M7和M8的源级连接电源VDD；M7和M8的栅极连接节点Vpbias；节点Vpbias为M5的栅极和M6的栅极(图5中并未示意)；M1和M3的栅极连接节点VPTAT；M2和M4的栅极分别连接节点L和H；M2和M3的漏级接地；M1和M4的漏级连接电阻Rco的一端。
M7和M8的尺寸相同，它们和M5、M6组成电流镜。在M7和M8的漏极分别得到大小相同的电流Is1和Is2。M1和M4相连的漏极的电流为纠错电流Ico。
晶体管M1和M3的栅极连接至Bandgap核中的正温度系数电压VPTAT。在放大器OP2和M9的作用下(这里M9为源极跟随器)，M点电压与节点Vbgr相等，串联电阻R10、R9、R8之间的节点H、L提供不同大小电压Vh、Vl，如式(10)所示。
电路中PMOS M1到M4都工作在弱反型区，其亚阈值区电流为
通过两对差分对管的电流为
Is＝Is1＝Is2＝ID1+ID2＝ID3+ID4 (12)
结合(11)和(12)可得M1和M4的漏极电流ID1和ID4分别为
当电路处在低温环境下，VPTAT很低，由式(13)可得ID1约等于IS，即从IS传来的电流大部分通过M1，ID1较高，而此时ID4较低，约等于0。随着温度升高ID1逐渐变小。当温度超过Tmid时(这里的Tmid为温度范围的中间值)，ID1逐渐降为0而ID4开始升高。当电路工作在高温条件下，VPTAT大于VH，由式(13)得到ID4约等于IS，此时ID1较低。电流ID1和ID4的和为补偿电流Ico，使其通过带隙基准中的电阻Rco使得Vref在低温下主要通过ID1进行补偿，在高温下主要通过ID4进行补偿。在温度变化的过程中，当VPTAT等于VH或VL时，补偿电流Ico均等于IS/2。
结合式(8)的结果，最终得到的Vref如式(14)所示。
对于上述优选实施例一和实施例二进行仿真得到的参数图。
如图6本发明低温漂带隙基准电压电路仿真结果一所示，图6中为ID1，ID4和Ico随温度变化趋势图。ID1和ID4的斜率变化的趋势可通过与线性直线对比展示出来。其中两个交叉点为电流曲线的斜率转变点，同时分别代表VPTAT与VL、VH相等的点。可通过调节串联电阻R10、R9、R8大小来改变VL、VH的值，进而对补偿电流的指数变化轨迹进行改变，实现最好的曲率补偿效果。
如图7本发明低温漂带隙基准电压电路仿真结果一所示，图7中为曲率补偿前Vref，曲率补偿电流Ico与曲率补偿后Vref的对比图。
曲率补偿前Vref(图7中最上面的图示)在-55℃～150℃的温度范围内表现为一段开口向下的抛物曲线。曲率补偿电流Ico(图7中中间的图示)在-55℃～150℃的温度范围内表现为一段开口向上的抛物曲线。曲率补偿电流Ico通过补偿电阻Rco产生补偿电压，并与Vref进行叠加后得到的曲率补偿后的Vref电压(图7中最下面的图示)。曲率补偿后的Vref电压在-55℃～150℃的温度范围内表现为一段具有双波峰的曲线，最大电压与最小电压的仿真结果差值仅为0.3mV。
优选实施例三：
本发明优选实施例三是基于优选实施例一和优选实施例二基础上的改进，本实施例部分未提及之处，可参考优选实施例一和优选实施例二中相应内容。
在上述优选实施例一和实施例二的基础上，为了避免工艺变化或失配对电路所造成的性能衰减，还在结构中添加了修调电路用于对生产完成后的电路进行校正。
如图8本发明低温漂带隙基准电压电路实施例三所示，由图8可知在带隙基准核心模块11中针对温度漂移系数的修调电路包含两个电位计Rt1和Rt2，它们的接触点端口分别连接放大器OP1的输入端Vinp和Vinn。这里需要说明的是图8中仅显示前述带隙基准核心模块11的一部分，同时还需要强调的是这里是以优选实施例二为例进行的改进，优选实施例一也可以进行相似的改进，这里就不在详述。
由图8可知在电压生成模块13中的R5中也包含修调电路即电位计Rt3，即R5为串联的电位计Rt3和R50。它的作用是用于调节输出电压的大小，以满足不同应用的要求。
电位计的具体原理如图9本发明低温漂带隙基准电压电路中温度补偿系数修调结构实施例一所示，由图9可知，它包含n位串联的微调模块T0至Tn。在每个微调模块中它包含逻辑控制单元L、开关器件K以及微调电阻RT。对于n位微调模块逻辑控制单元L、开关器件K以及微调电阻RT总共为K0至Kn、L0至Ln、RT0至RTn。
该电位计的工作原理是调节输出端子在串联电阻中的位置，输入的m位编码(图9中以4位编码示意)信号同一时间只将一个开关闭合。电阻RT0至RTN串联连接，逻辑控制单元L的输出控制开关器件K的导通状态，当对应节点的开关器件K导通时，该节点被连接至输出端；当开关器件K断开时，对应节点与输出端断路。
在n位串联的微调模块中引出接需要微调的节点，图9中以OP1的输入端Vout为例示意。
修调电路串联接入电路中。修调电路修调的步长n和控制信号的位数(即输入逻辑控制单元的位数m)决定了修调的范围以及修调点的个数。它们的关系为2m＝n。
这里以m＝4为例，n＝16。即一个4位的修调结构，修调点共16个。当电路需要调节温度系数，则改变接触点的位置。
在图8中两个电位计进行相反方向调节。如图8所示，其中Rt1和Rt2总大小皆为Rta+Rtb，其中Rta＝Rtb＝n·R，当电路进行调节时，Rta＝(n+x)·R而Rtb＝(n-x)·R，其中x为-n到n之间的值，则两路正温度系数电流IPTAT1，IPTAT2的比值为
κ＝IPTAT2/IPTAT1＝(x+n)/(x-n) (15)
因此得到修调后的正温度系数电压为
对于电位计有多种实现方式，另外的实现方式如图10本发明低温漂带隙基准电压电路中温度补偿系数修调结构实施例二所示，它包含n位串联的微调模块T0至Tn。在每个微调模块中它包含逻辑控制单元L、传输门Tr、非门N以及微调电阻RT。对于n位微调模块逻辑控制单元L、传输门Tr非门N以及微调电阻RT，总共为L0至Ln、Tr0至Trn、N0至Nn、RT0至RTn。它的好处是控制一致性更好，具体就不做详细介绍了。
为了便于说明和理解，给出了本发明的整体电路图，如图10本发明低温漂带隙基准电压电路整体图所示，由图10可知它是前述优选实施例一、实施例二和实施例三的组合。
基于前述优选实施例，本发明还提供一种低温漂带隙基准电压产生的方法，包括以下步骤：
步骤1：产生初级基准电压；
步骤2：通过基极电流校正与初级基准电压产生补偿前的基准电压；
步骤3：产生低温漂带隙基准电压。
为了能使基准电压的温度特性更好：
在步骤2后还可以包括步骤21：对补偿前的基准电压进行非线性补偿；所述非线性曲率补偿为曲率补偿模块产生非线性曲率补偿电流，非线性曲率补偿电流通过电阻产生电压进行补偿。
具体的步骤21为动态调节补偿；动态调节补偿为监视正温度系数电压VPTAT的变化，不断调节补偿电流的大小，对带隙基准BE结电压VBE中高阶项的补偿。这样可以有效降低基准电压的温度系数。
在上述方法中，还包括修调步骤，修调步骤是指对电阻进行修调。
电阻修调可以分为两部分进行：
为了避免工艺变化或失配对电路所造成的性能衰减：对产生初级基准电压中放大器的输入端进行电阻修调；
为了调节输出电压的大小，以满足不同应用的要求：对产生低温漂带隙基准电压的比例电阻进行电阻修调。
电阻修调具体可以为通过串联电阻接入的不同实现。对产生初级基准电压中放大器的输入端进行电阻修调时，放大器两个输入的电阻进行相反方向的调节。
电阻修调的步长n和控制信号的位数m的关系为2m＝n；m和n为大于1的正整数。
与现有技术相比，本发明的优点是：
本发明实现了超高精度，超低温度漂移系数的带隙基准电压源电路，可为对基准电压需求较高的电路应用提供高稳定性的基准电压。仿真结果表明，在-55℃～150℃的宽的温度范围内，电路输出的基准电压温度漂移系数仅为0.7ppm，电压变化仅为0.4mV。电路结构易于实现，对工艺要求较低，适合各类工程应用。
需要说明的是，本发明所示的具有高阶温度补偿的带隙基准电压源电路仅为说明本发明的较佳示例，并非限制本发明保护范围。任何依据本发明构思范围进行的，包括对PNP管调换成NPN管，PMOS管调换成NMOS管，对电路的局部构造的变更、在本发明提供构思下对电路实现方法的变更，以及其它非实质性的替换、修改或修饰等，均属于本发明保护范围之内。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的设备或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
Claims (19)
1.一种低温漂带隙基准电压电路，包括:
自偏置模块、带隙基准核心模块和电压生成模块；
所述自偏置模块提供偏置电压和偏置电流；
所述自偏置模块在电源上电过程中作为自启动电路；
所述带隙基准核心模块基于Brokaw带隙单元组成，产生初级基准电压；
所述带隙基准核心模块包括基极电流校正电阻；通过在Brokaw带隙单元中三极管对的基极中加入基极电流校正电阻，进行校正运算后产生补偿前的基准电压；所述校正电阻消除基极电流对基准电压的影响，利用基极电流的指数特性对基准电压进行补偿；
所述电压生成模块产生最终的基准电压；
所述低温漂带隙基准电压电路还包括曲率补偿模块；
所述曲率补偿模块对补偿前的基准电压进行非线性曲率补偿；
所述非线性曲率补偿为曲率补偿模块产生非线性曲率补偿电流，非线性曲率补偿电流通过电阻产生电压进行补偿；
所述曲率补偿模块包括场效应晶体管M1、M2、M3、M4、M7、M8和M9；电阻R8、R9和R10；放大器OP2；场效应晶体管M1-M4、M7、M8为PMOS管；M9为NMOS管；曲率补偿模块还包括电阻Rco；
电阻Rco的一端连接所述带隙基准核心模块，另一端接地；放大器OP2的正相端连接节点Vbgr、反相端接节点M、输出端接场效应晶体管M9的栅极；场效应晶体管M9的源级连接电源VDD、漏极和电阻R10的一端连接节点M；电阻R8-R10串联连接：电阻R10的另一端和电阻R9的一端连接于节点H、电阻R9的另一端和电阻R8的一端连接于节点L、电阻R8的另一端接地；
场效应晶体管M1的源极、M2的源级、M7的漏极相连；场效应晶体管M3的源极、M4的源级、M8的漏极相连；M7和M8的源级连接电源VDD；M7和M8的栅极连接节点Vpbias；节点Vpbias为所述自偏置模块为M5的栅极；M1和M3的栅极连接节点VPTAT；M2和M4的栅极分别连接节点L和H；M2和M3的漏级接地；M1和M4的漏级连接电阻Rco的一端。
2.如权利要求1所述的低温漂带隙基准电压电路，其特征在于：
所述M7和所述M8具有相同的尺寸。
3.如权利要求1所述的低温漂带隙基准电压电路，其特征在于：
所述自偏置模块包括场效应晶体管M5和M6；三极管Q3和Q4、电阻R6和R7；场效应晶体管M5和M6为PMOS管；三极管Q3为PNP三极管、三极管Q4为NPN三极管；
场效应晶体管M6和M5的源级连接电源VDD，场效应晶体管M5的栅极和M6的栅极、M5的漏极相连；场效应晶体管M6和M5组成电流镜；场效应晶体管M6的漏极和电阻R7的一端相连于C点且作为自偏置模块的第一输出端连接带隙基准核心模块；电阻R7的另一端B点连接三极管Q4的基极和三极管Q3的发射极；三极管Q4的发射极E点连接电阻R6的一端；电阻R6的另一端接地；三极管Q3的集电极接地、三极管Q3的基极作为自偏置模块的第二输出端连接带隙基准核心模块。
4.如权利要求3所述的低温漂带隙基准电压电路，其特征在于：
所述M5和所述M6具有相同的尺寸。
5.如权利要求1所述的低温漂带隙基准电压电路，其特征在于：
所述带隙基准核心模块包括三极管Q1、Q2和Q5；电阻R01、R02、R1、R2和R3；放大器OP1；R3是基极电流校正电阻；三极管Q1、Q2和Q5是NPN三极管；
三极管Q5的集电极连接电源VDD、三极管Q5的基极连接自偏置模块的第一输出端、三极管Q5的发射极D点接电阻R01和R02的一端；三极管Q1和Q2组成三极管对，三极管Q1和Q2的集电极分别连接电阻R01和R02的另一端、三极管Q1和Q2的集电极分别连接放大器OP1的反相输入端和正相输入端、三极管Q1和Q2的基极通过R3连接在一起、三极管Q1的基极A点连接自偏置模块的第二输出端并且作为带隙基准核心模块的第一输出端Vbgr连接电压生成模块；放大器OP1的输出端作为带隙基准核心模块的第二输出端连接电压生成模块；三极管Q1的发射极连接电阻R2的一端；三极管Q2的发射极通过电阻R1连接电阻R2的一端；电阻R2的另一端接地。
6.如权利要求5所述的低温漂带隙基准电压电路，其特征在于：
所述带隙基准核心模块中包含修调电路Rt1和Rt2，接触点端口分别连接放大器OP1的输入端Vinp和Vinn。
7.如权利要求1所述的低温漂带隙基准电压电路，其特征在于：
所述电压生成模块包括场效应晶体管M10、电阻R4和R5；场效应晶体管M10为PMOS管；
场效应晶体管M10的源级连接电源VDD、场效应晶体管M10的栅极连接带隙基准核心模块的第二输出端、场效应晶体管M10的漏极与电阻R4的一端连接在一起输出作为最终的基准电压Vref；电阻R4的另一端和电阻R5的一端与带隙基准核心模块的第一输出端连接；电阻R5的另一端接地。
8.如权利要求7所述的低温漂带隙基准电压电路，其特征在于：
所述电压生成模块中的电阻R5中包含修调电路Rt3，电阻R5为串联的电位计Rt3和R50。
9.如权利要求6或8任一所述的低温漂带隙基准电压电路，其特征在于：
所述修调电路包含n位串联的微调模块T0至Tn；在每个微调模块中它包含逻辑控制单元L、开关器件K以及微调电阻RT；对于n位微调模块逻辑控制单元L、开关器件K以及微调电阻RT总共为K0至Kn、L0至Ln、RT0至RTn；修调电路还包含控制信号的位数m，控制信号连接逻辑控制单元L；n和m为大于1的正整数；
逻辑控制单元L的输出控制开关器件K的导通状态，当对应节点的开关器件K导通时，该节点被连接至输出端；当开关器件K断开时，对应节点与输出端断路。
10.一种如权利要求1至9任一所述的低温漂带隙基准电压电路的低温漂带隙基准电压产生方法，所述方法包括以下步骤：
步骤1：产生初级基准电压；
步骤2：通过基极电流校正与初级基准电压产生补偿前的基准电压；所述基极电流校正通过校准电阻进行；所述校正电阻消除基极电流对基准电压的影响，利用基极电流的指数特性对基准电压进行补偿；
步骤3：产生低温漂带隙基准电压；
在步骤2后还包括对补偿前的基准电压进行非线性补偿；所述非线性曲率补偿为曲率补偿模块产生非线性曲率补偿电流，非线性曲率补偿电流通过电阻产生电压进行补偿。
11.如权利要求10所述的低温漂带隙基准电压产生方法，其特征在于：
所述对补偿前的基准电压进行非线性补偿为动态调节补偿；
所述动态调节补偿为：监视正温度系数电压VPTAT的变化，不断调节补偿电流的大小，对带隙基准BE结电压VBE中高阶项的补偿。
12.如权利要求11所述的低温漂带隙基准电压产生方法，其特征在于：
所述方法还包括修调步骤，修调步骤是指对电阻修调。
13.如权利要求12所述的低温漂带隙基准电压产生的方法，其特征在于：
所述电阻修调为通过串联电阻接入的不同实现。
14.如权利要求13所述的低温漂带隙基准电压产生方法，其特征在于：
所述电阻修调的步长n和控制信号的位数m；
m和n的关系为2m＝n；
m和n为大于1的正整数。
15.如权利要求12所述的低温漂带隙基准电压产生方法，其特征在于：
所述电阻修调为对产生初级基准电压中放大器的输入端进行电阻修调。
16.如权利要求13所述的低温漂带隙基准电压产生方法，其特征在于：
对产生初级基准电压中放大器的输入端进行电阻修调时，放大器两个输入的电阻进行相反方向的调节。
17.如权利要求12所述的低温漂带隙基准电压产生方法，其特征在于：
所述电阻修调为对产生低温漂带隙基准电压的比例电阻进行电阻修调。
18.一种应用所述权利要求10至17任一低温漂带隙基准电压产生方法的芯片，其特征在于：
所述低温漂带隙基准电压电路和方法应用于电源管理芯片中。
19.一种应用所述权利要求10至17任一低温漂带隙基准电压产生方法的芯片，其特征在于：
所述低温漂带隙基准电压电路和方法应用于模/数转换器、数/模转换器、动态存储器或Flash存储器芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811295320.9A CN109343639B (zh) | 2018-11-01 | 2018-11-01 | 一种低温漂带隙基准电压电路、方法及其芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811295320.9A CN109343639B (zh) | 2018-11-01 | 2018-11-01 | 一种低温漂带隙基准电压电路、方法及其芯片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109343639A CN109343639A (zh) | 2019-02-15 |
| CN109343639B true CN109343639B (zh) | 2020-09-22 |
Family
ID=65313506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811295320.9A Active CN109343639B (zh) | 2018-11-01 | 2018-11-01 | 一种低温漂带隙基准电压电路、方法及其芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109343639B (zh) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110086487B (zh) * | 2019-04-19 | 2021-03-19 | 中国电子科技集团公司第五十八研究所 | 一种宽带大动态范围对数检波器 |
| CN110320954B (zh) * | 2019-08-16 | 2020-05-01 | 电子科技大学 | 一种基于凹凸曲率补偿的低温漂带隙基准电路 |
| CN110928354B (zh) * | 2019-12-24 | 2021-04-27 | 许昌学院 | 一种低工作电压高稳定性基准电压源 |
| CN111949063B (zh) * | 2020-08-10 | 2022-06-24 | 上海川土微电子有限公司 | 一种低温漂的带隙基准电压源 |
| CN113721694B (zh) * | 2021-08-05 | 2022-05-20 | 西安交通大学 | 一种基于曲率函数的自补偿带隙基准源结构及其应用 |
| CN114265466B (zh) * | 2021-12-13 | 2023-02-17 | 贵州振华风光半导体股份有限公司 | 一种基于高阶温度曲率补偿的低温漂带隙基准电压源 |
| CN114356015B (zh) * | 2021-12-16 | 2023-04-07 | 上海川土微电子有限公司 | 一种带隙基准电压源 |
| CN114489221B (zh) * | 2022-01-11 | 2024-01-26 | 山东师范大学 | 一种带隙基准电压源电路及带隙基准电压源 |
| CN114740941B (zh) * | 2022-05-05 | 2023-12-19 | 芯海科技（深圳）股份有限公司 | 带隙基准电路、集成电路和电子设备 |
| CN115469176A (zh) * | 2022-07-22 | 2022-12-13 | 国网河南省电力公司新乡供电公司 | 一种基于数据模型的数字孪生电网用风险评估*** |
| CN115328245A (zh) * | 2022-08-09 | 2022-11-11 | 圣邦微电子（北京）股份有限公司 | 偏置电流产生电路 |
| CN117215366A (zh) * | 2023-11-06 | 2023-12-12 | 苏州锴威特半导体股份有限公司 | 一种超低温漂的基准电压输出电路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7688054B2 (en) * | 2006-06-02 | 2010-03-30 | David Cave | Bandgap circuit with temperature correction |
| CN100511082C (zh) * | 2007-01-16 | 2009-07-08 | 西安交通大学 | 一种参考电压模块及其温度补偿方法 |
| CN101788835B (zh) * | 2010-03-19 | 2011-12-21 | 中国人民解放军国防科学技术大学 | 自适应基极电流补偿曲率校正的带隙基准源 |
| CN107121997B (zh) * | 2017-05-08 | 2018-08-10 | 电子科技大学 | 一种具有自适应高阶补偿的高精度带隙基准源 |
-
2018
- 2018-11-01 CN CN201811295320.9A patent/CN109343639B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN109343639A (zh) | 2019-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109343639B (zh) | 一种低温漂带隙基准电压电路、方法及其芯片 | |
| JP3638530B2 (ja) | 基準電流回路及び基準電圧回路 | |
| CN101630176B (zh) | 低电压cmos带隙基准电压源 | |
| Zhu et al. | A 4.6-ppm/° C high-order curvature compensated bandgap reference for BMIC | |
| CN209514446U (zh) | 一种宽温度范围带隙基准电压电路 | |
| CN105487587A (zh) | 高精度数字温度传感器校准电路 | |
| CN216719001U (zh) | 一种基于Brokaw结构的低温漂带隙基准电压源 | |
| CN100428105C (zh) | 1v电源非线性纠正的高温度稳定性基准电压源 | |
| CN113721694B (zh) | 一种基于曲率函数的自补偿带隙基准源结构及其应用 | |
| CN113157041B (zh) | 一种宽输入带隙基准电压源 | |
| CN114690829A (zh) | 温度补偿电路、电压参考电路及产生参考电压的方法 | |
| CN101149628A (zh) | 一种基准电压源电路 | |
| CN211956253U (zh) | 温度补偿带隙基准电路 | |
| JPH09244758A (ja) | 電圧および電流基準回路 | |
| CN113655841B (zh) | 一种带隙基准电压电路 | |
| CN114489218B (zh) | 低温漂低压低失调的带隙基准电压源和电子设备 | |
| CN116166078A (zh) | 一种用于can总线收发器的低温漂高精度基准电压源 | |
| CN215340874U (zh) | 一种带隙基准的零温度系数电流产生电路 | |
| CN108345336B (zh) | 能隙参考电路 | |
| CN102183990A (zh) | 参考电学量发生电路 | |
| CN110109500B (zh) | 一种可自激补偿的带隙基准电压源 | |
| CN113467567A (zh) | 一种基准源电路及芯片 | |
| Wang et al. | A bandgap reference voltage source design for wide temperature range | |
| CN117519403B (zh) | 一种带隙基准电路以及电子设备 | |
| CN215679168U (zh) | 一种基准源电路及芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210831 Address after: 401332 unit 1, building 1, phase 3, R & D building, Xiyong micro power park, Shapingba District, Chongqing Patentee after: Chongqing Institute of integrated circuit innovation Xi'an University of Electronic Science and technology Address before: 710071 No. 2 Taibai South Road, Shaanxi, Xi'an Patentee before: XIDIAN University |