CN216719001U - 一种基于Brokaw结构的低温漂带隙基准电压源 - Google Patents

Abstract

本实用新型公开了一种基于Brokaw结构的低温漂带隙基准电压源，包括电源电压及分别与电源电压相连接的启动电路模块、曲率补偿电流模块和带隙基准核心模块，所述曲率补偿电流模块包括第二PMOS管、第三PMOS管、第三三极管、第八电阻、第九电阻、第十电阻及第十一电阻，能够实现对基准电压中的高阶温度非线性进行补偿，并具有很好的温度补偿效果，且具有功耗低的特点。

Description

一种基于Brokaw结构的低温漂带隙基准电压源

技术领域

本实用新型涉及集成电路技术领域，具体的说，是一种基于Brokaw结构的低温漂带隙基准电压源。

背景技术

目前，基准电压源已经成为半导体集成电路中不可或缺的一部分，其广泛应用于放大器、数模转换器、模数转换器、射频、传感器、电源管理芯片中。在模拟集成电路中，基准电压源是一个非常重要的模块，为电路***中的其他模块单元提供与温度、工艺、电源无关的基准电压，其温度特性直接影响整个***的性能。而采用一阶补偿方法的传统带隙基准源，其温度特性受三极管电压V_BE非线性地影响，温度系数一般在十几甚至几十ppm/℃，已无法满足现有高精度电路设计的要求。

传统的Brokaw结构的带隙基准电压源为集成电路内部其他模块提供基准电压，如图1所示，电源通过两个相等的电阻Ra和Rb，给两个基极相连的晶体管Q1和Q2的集电极供电。其中，运算放大器的作用是使两个三极管的集电极电流相等。使两个三极管的发射极电流相等，得出流过电阻R2的电流是三极管发射极电流的两倍。那么电路的输出电压就是三极管Q1的发射结电压VBE和电阻R2两端的电压之和。这样就利用了电阻的正温度特性来补偿三极管的负温度特性，从而可以得到零温度漂移的电压基准。两个三极管Q1 和Q2的基极-发射极电压差为：

其中 Q2和Q1的发射极面积之比为N，流过R1的电流为：

流过R2的电流为2I，则输出基准电压V_REF的表达式为：

通过适当的选择N，R1与R2的比值，就能得到较小温度系数的输出基准电压V_REF。

但是实际应用过程中，传统Brokaw带隙基准电压源的工作效果并不理想。因为流过电阻Ra和Rb的电流，即两个晶体管集电极电流并不完全相等，并且输出并不是精确的基准电压；现有技术中多采用较复杂的曲率补偿技术来降低温漂系数，而复杂的补偿技术往往会产生较大的功耗。

实用新型内容

本实用新型的目的在于提供一种基于Brokaw结构的低温漂带隙基准电压源，能够实现对基准电压中的高阶温度非线性进行补偿，并具有很好的温度补偿效果，且具有功耗低的特点。

本实用新型通过下述技术方案实现：一种基于Brokaw结构的低温漂带隙基准电压源，包括电源电压及分别与电源电压相连接的启动电路模块、曲率补偿电流模块和带隙基准核心模块，所述曲率补偿电流模块包括第二PMOS管、第三PMOS管、第三三极管、第八电阻、第九电阻、第十电阻及第十一电阻，第二PMOS管的源极与电源电压相连、栅极与带隙基准核心模块(第一PMOS 管的栅极)相连、漏极与第九电阻的第一端相连；第三PMOS管的源极与第八电阻的第二端相连、栅极与第二PMOS管的漏极相连、漏极与带隙基准核心模块(第五电阻的第一端)相连；第三三极管的基极与第十一电阻的第一端相连、集电极与电源电压相连、发射极与第十电阻的第一端相连；第八电阻的第一端与电源电压相连，第九电阻的第二端与第三三极管的基极相连，第十电阻的第二端与带隙基准核心模块(第五电阻的第一端)相连，第十一电阻的第二端与地相连。

进一步的为更好地实现本实用新型，特别采用下述设置方式：所述第三三极管采用NPN三极管。

进一步的为更好地实现本实用新型，特别采用下述设置方式：所述带隙基准核心模块包括第一三极管、第二三极管、第一PMOS管、第一NMOS管、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻及运算放大器，第一PMOS管的源极与电源电压相连、栅极与漏极短接且与曲率补偿电流模块(第二PMOS管PM2的栅极)相连接、漏极与第一电阻第一端和第二电阻的第一端相连，第一NMOS管的漏极与电源电压相连、源极与第六电阻的第一端相连、栅极与运算放大器的输出端相连；第一三极管的基极与第二三极管的基极相连且形成输出VBG，第一三极管的集电极与运算放大器的负输入端相连，第一三极管的发射极与第三电阻的第一端相连；第二三极管的集电极与运算放大器的正输入端相连，第二三极管的发射极与第四电阻的第一端相连；运算放大器的正输入端与第二电阻的第二端相连，运算放大器的负输入端与第一电阻的第二端相连；第三电阻的第二端与第四电阻的第一端相连，第五电阻的第一端与第四电阻的第二端相连，第五电阻的第二端与地相连，第六电阻的第二端与第七电阻的第一端相连，第七电阻的第二端与地相连，运算放大器的输出端连接启动电路模块(第四PMOS管PM4的漏极)，第四电阻和第五电阻的共接端连接曲率补偿电流模块(第三PMOS管PM3的漏极)。

进一步的为更好地实现本实用新型，特别采用下述设置方式：所述第一三极管和第二三极管皆采用NPN三极管。

进一步的为更好地实现本实用新型，特别采用下述设置方式：所述启动电路模块包括第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管及第一电容，第四PMOS管的源极与电源电压相连、漏极与带隙基准核心模块(运算放大器的输出端及第一NMOS管的栅极)相连、栅极与第一电容的第一端及第九PMOS管的漏极相连；第五PMOS管的源极与电源电压相连、漏极与第六PMOS管的源极相连；第六PMOS管的漏极与第七PMOS管的源极相连，第七PMOS管的漏极与第八PMOS管的源极相连，第八PMOS管的漏极与第九PMOS管的源极相连；第五PMOS 管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管的栅极及第一电容的第二端皆接地。

一种基于Brokaw结构的低温漂带隙基准电压源，包括电源电压及分别与电源电压相连接的启动电路模块、曲率补偿电流模块和带隙基准核心模块，所述曲率补偿电流模块包括第三三极管、第六PMOS管、第七PMOS管、第九 PMOS管、第七电阻、第八电阻、第九电阻及第十电阻，所述第六PMOS管的源极连接电源电压、栅极与带隙基准核心模块(第一PMOS管的栅极)相连、漏极与第七PMOS管的源极相连；所述第七PMOS管的栅极与带隙基准核心模块(第三PMOS管的栅极)相连、漏极与第八电阻的第一端相连；所述第七电阻的第一端连接电源电压、第二端与第九PMOS管的源极相连；所述第九 PMOS管的栅极与第八电阻R8的第一端相连、漏极与第十电阻的第二端相连且连接在带隙基准核心模块(第三电阻和第四电阻的共接端)上；所述第三三极管的集电极连接电源电压、基极与第九电阻的第一端及第八电阻的第二端相连、发射极与第十电阻的第一端相连；所述第九电阻的第二端与地相连。

进一步的为更好地实现本实用新型，特别采用下述设置方式：所述第三三极管采用NPN三极管。

进一步的为更好地实现本实用新型，特别采用下述设置方式：所述带隙基准核心模块包括第一三极管、第二三极管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第一NMOS管、第二NMOS 管、第三NMOS管、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻及第六电阻，所述第一PMOS管的源极连接第二PMOS管的源极和电源电压、漏极与第三PMOS管的源极相连、栅极与第二PMOS管的栅极及第一电阻的第一端相连；所述第二PMOS管的漏极与第四PMOS管的源极相连；所述第三PMOS管的栅极与第四PMOS管的栅极及第一电阻的第二端相连、漏极与第一NMOS管的漏极及第三NMOS管的栅极相连；所述第四PMOS管的栅极与第一电阻的第二端及曲率补偿电流模块(第七PMOS管的栅极)相连、漏极与第一电阻的第一端及曲率补偿电流模块(第六PMOS管的栅极)相连；所述第五PMOS管的栅极与漏极短接、源极与电源电压相连、漏极与第三 NMOS管的漏极相连；所述第一NMOS管的栅极与漏极短接且连接第三 NMOS管的栅极，所述第一NMOS管的栅极与第二NMOS管的栅极相连、源极与第一三极管的集电极相连；所述第二NMOS管的漏极与第一电阻的第二端相连、源极与第二三极管的集电极相连；所述第三NMOS管的源极与第五电阻的第一端相连、栅极与启动电路模块(第八PMOS管PM8的漏极)相连；所述第一三极管的基极与第二三极管的基极相连且连接在第五电阻的第二端，第五电阻的第二端连接第六电阻的第一端，第六电阻的第二端接地，所述第一三极管的发射极连接第二电阻的第二端，且第二电阻的第二端通过相互串联的第三电阻和第四电阻接地，第二三极管的发射极连接第二电阻的第一端，第三电阻和第四电阻的共接端连接曲率补偿电流模块(第十电阻的第二端)，第五电阻和第六电阻的共接端为带隙基准电压输出VBG。

进一步的为更好地实现本实用新型，特别采用下述设置方式：所述第一三极管和第二三极管皆采用NPN三极管。

进一步的为更好地实现本实用新型，特别采用下述设置方式：所述启动电路模块包括第八PMOS管、第十PMOS管、第十一PMOS管、第十二PMOS 管、第十三PMOS管、第十四PMOS管及第一电容，所述第八PMOS管的源极与电源电压相连、漏极与带隙基准核心模块(第三NMOS管的漏极)相连、栅极与第十四PMOS管的漏极及第一电容的第一端相连；所述第十PMOS管的源极与电源电压相连、漏极与第十一PMOS管的源极相连，所述第十一 PMOS管的漏极与第十二PMOS管的源极相连，所述第十二PMOS管的漏极与第十三PMOS管的源极相连，所述第十三PMOS管的漏极与第十四PMOS 管的源极相连，第十四PMOS管的漏极与第一电容的第一端相连，所述第十 PMOS管、第十一PMOS管、第十二PMOS管、第十三PMOS管、第十四 PMOS管的栅极及第一电容的第二端皆与地相连。

采用一种基于Brokaw结构的低温漂带隙基准电压源产生低温漂带隙基准电源的方法包括下述步骤：

步骤一：通过基于Brokaw结构的带隙基准核心模块产生补偿前的初级基准电压；

步骤二：通过曲率补偿电流模块校正初级基准电压补偿前的基准电压；

步骤三：两者(即补偿前的基准电压和校正后的补偿前的基准电压)再进行叠加，从而产生低温漂带隙基准电压。

本实用新型与现有技术相比，具有以下优点及有益效果：

本实用新型基于传统Brokaw带隙结构，采用自偏置的Cascode结构来代替运放，使得流过两个三极管的集电极电流相等，以减小***的功耗，创新性地提出了一种能够产生曲率向上抛物线趋势电流的曲率补偿电流模块对基准电压中的高阶温度非线性项进行补偿，达到了很好的温度补偿效果，并且补偿电路所产生的功耗较低。

本实用新型的低温漂带隙基准电压源基于Brokaw结构提出的新型高阶温度补偿结构进行仿真，仿真结果表明，在-40℃～125℃的温度范围内，电路输出的基准电压温漂系数小于3.5ppm，电压变化仅为0.7mV。

并且相比于现有高阶曲率补偿技术，本实用新型所采用的带隙基准曲率补偿结构所产生的功耗也较低，电路结构简单，易于实现，可为电源管理、ADC 等模拟电路提供高精度电压基准源。

本实用新型电路结构简单，易于实现，适合各类工程应用。

附图说明

图1Brokaw带隙单元示意图。

图2本发明低温漂带隙基准电压电路原理图。

图3本发明低温漂带隙基准电压源原理框图。

图4本发明低温漂带隙基准电压源的一种电路原理图。

图5本发明低温漂带隙基准电压源的另一种电路原理图。

图6本发明低温漂带隙基准电压源仿真结果一。

图7本发明低温漂带隙基准电压源仿真结果二。

图8本发明低温漂带隙基准电压源仿真结果三。

具体实施方式

下面结合实施例对本实用新型作进一步地详细说明，但本实用新型的实施方式不限于此。

为使本实用新型实施方式的目的、技术方案和优点更加清楚，下面将结合本实用新型实施方式中的附图，对本实用新型实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式是本实用新型一部分实施方式，而不是全部的实施方式。基于本实用新型中的实施方式，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式，都属于本实用新型保护的范围。因此，以下对在附图中提供的本实用新型的实施方式的详细描述并非旨在限制要求保护的本实用新型的范围，而是仅仅表示本实用新型的选定实施方式。基于本实用新型中的实施方式，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式，都属于本实用新型保护的范围。

在本实用新型的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的设备或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。

此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本实用新型的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本实用新型中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实用新型中的具体含义。

在本实用新型中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。

值得注意的是：在本申请中，某些需要应用到本领域的公知技术或常规技术手段时，申请人可能存在没有在文中具体的阐述该公知技术或/和常规技术手段是一种什么样的技术手段，但不能以文中没有具体公布该技术手段，而认为本申请不符合专利法第二十六条第三款的情况。

实施例1：

本实用新型设计出一种基于Brokaw结构的低温漂带隙基准电压源，能够实现对基准电压中的高阶温度非线性进行补偿，并具有很好的温度补偿效果，且具有功耗低的特点，如图4所示，特别采用下述设置结构：包括电源电压及分别与电源电压相连接的启动电路模块、曲率补偿电流模块和带隙基准核心模块，所述曲率补偿电流模块包括第二PMOS管PM2、第三PMOS管PM3、第三三极管Q3、第八电阻R8、第九电阻R9、第十电阻R10及第十一电阻 R11，第二PMOS管PM2的源极与电源电压相连、第二PMOS管PM2的栅极与带隙基准核心模块(第一PMOS管PM1的栅极)相连、第二PMOS管PM2 的漏极与第九电阻R9的第一端相连；第三PMOS管PM3的源极与第八电阻 R8的第二端相连、场效应晶体管PM3的栅极与第二PMOS管场效应晶体管 PM2的漏极相连、第三PMOS管PM3的漏极与带隙基准核心模块(第五电阻 R5的第一端)相连；第三三极管Q3的基极与第十一电阻R11的第一端相连、第三三极管Q3的集电极与电源电压相连、第三三极管Q3的发射极与第十电阻R10的第一端相连；第八电阻R8的第一端与电源电压相连，第九电阻 R9的第二端与第三三极管Q3的基极相连，第十电阻R10的第二端与带隙基准核心模块(第五电阻R5的第一端)相连，第十一电阻R11的第二端与地相连。

实施例2：

本实施例是在上述任一实施例的基础上进一步优化，与前述技术方案相同部分在此将不再赘述，如图4所示，进一步的为更好地实现本实用新型，特别采用下述设置方式：所述第三三极管Q3采用NPN三极管。

实施例3：

本实施例是在上述任一实施例的基础上进一步优化，与前述技术方案相同部分在此将不再赘述，如图4所示，进一步的为更好地实现本实用新型，特别采用下述设置方式：所述带隙基准核心模块包括第一三极管Q1、第二三极管 Q2、第一PMOS管PM1、第一NMOS管NM1、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7及运算放大器A，第一PMOS管PM1的源极与电源电压相连、第一PMOS管PM1 的栅极与漏极短接且与曲率补偿电流模块(第二PMOS管PM2的栅极)相连接、第一PMOS管PM1的漏极与第一电阻R1第一端和第二电阻R2的第一端相连，第一NMOS管NM1的漏极与电源电压相连、第一NMOS管NM1的源极与第六电阻R6的第一端相连、第一NMOS管NM1的栅极与运算放大器A 的输出端相连；第一三极管Q1的基极与第二三极管Q2的基极相连且形成输出VBG，第一三极管Q1的集电极与运算放大器A的负输入端相连，第一三极管Q1的发射极与第三电阻R3的第一端相连；第二三极管Q2的集电极与运算放大器A的正输入端相连，第二三极管Q2的发射极与第四电阻R4的第一端相连；运算放大器A的正输入端与第二电阻R2的第二端相连，运算放大器 A的负输入端与第一电阻R1的第二端相连；第三电阻R3的第二端与第四电阻R4的第一端相连，第五电阻R5的第一端与第四电阻R4的第二端相连，第五电阻R5的第二端与地相连，第六电阻R6的第二端与第七电阻R7的第一端相连，第七电阻R7的第二端与地相连，运算放大器A的输出端连接启动电路模块(第四PMOS管PM4的漏极)，第四电阻R4和第五电阻R5的共接端连接曲率补偿电流模块(第三PMOS管PM3的漏极及第十电阻R10的第二端)。

实施例4：

本实施例是在上述实施例的基础上进一步优化，与前述技术方案相同部分在此将不再赘述，如图4所示，进一步的为更好地实现本实用新型，特别采用下述设置方式：所述第一三极管Q1和第二三极管Q2皆采用NPN三极管。

实施例5：

本实施例是在上述任一实施例的基础上进一步优化，与前述技术方案相同部分在此将不再赘述，如图4所示，进一步的为更好地实现本实用新型，特别采用下述设置方式：所述启动电路模块包括第四PMOS管PM4、第五PMOS 管PM5、第六PMOS管PM6、第七PMOS管PM7、第八PMOS管PM8、第九PMOS管PM9及第一电容C，第四PMOS管PM4的源极与电源电压相连、第四PMOS管PM4的漏极与带隙基准核心模块(运算放大器A的输出端及第一NMOS管NM1的栅极)相连，第四PMOS管PM4的栅极与第一电容C的第一端及第九PMOS管PM9的漏极相连；第五PMOS管PM5的源极与电源电压相连、第五PMOS管PM5的漏极与第六PMOS管PM6的的源极相连；第六PMOS管PM6的漏极与第七PMOS管PM7的源极相连，第七PMOS管 PM7的漏极与第八PMOS管PM8的源极相连，第八PMOS管PM8的漏极与第九PMOS管PM9的源极相连；第五PMOS管PM5、第六PMOS管PM6、第七PMOS管PM7、第八PMOS管PM8、第九PMOS管PM9的栅极及第一电容C的第二端皆接地。

实施例6：

一种基于Brokaw结构的低温漂带隙基准电压源，能够实现对基准电压中的高阶温度非线性进行补偿，并具有很好的温度补偿效果，且具有功耗低的特点，如图5所示，包括电源电压及分别与电源电压相连接的启动电路模块、曲率补偿电流模块和带隙基准核心模块，所述曲率补偿电流模块包括第三三极管 Q3、第六PMOS管PM6、第七PMOS管PM7、第九PMOS管PM9、第七电阻R7、第八电阻R8、第九电阻R9及第十电阻R10，所述第六PMOS管PM6 的源极连接电源电压、第六PMOS管PM6的栅极与带隙基准核心模块(第一 PMOS管PM1的栅极)相连、第六PMOS管PM6的漏极与第七PMOS管 PM7的源极相连；所述第七PMOS管PM7的栅极与带隙基准核心模块(第三 PMOS管PM3的栅极)相连、第七PMOS管PM7的漏极与第八电阻R8的第一端相连；所述第七电阻R7的第一端连接电源电压、第七电阻R7的第二端与第九PMOS管PM9的源极相连；所述第九PMOS管PM9的栅极与第八电阻R8的第一端相连、第九PMOS管PM9的漏极与第十电阻R10的第二端相连且连接在带隙基准核心模块(第三电阻R3和第四电阻R4的共接端)上；所述第三三极管Q3的集电极连接电源电压、第三三极管Q3的基极与第九电阻R9的第一端及第八电阻R8的第二端相连、第三三极管Q3的发射极与第十电阻R10的第一端相连；所述第九电阻R9的第二端与地相连。通过曲率补偿电流模块校正带隙基准核心模块产生的曲率补偿前的初级电压。

实施例7：

本实施例是在实施例6或7或8的基础上进一步优化，与前述技术方案相同部分在此将不再赘述，如图5所示，进一步的为更好地实现本实用新型，特别采用下述设置方式：所述第三三极管Q3采用NPN三极管。

实施例8：

本实施例是在实施例6或7的基础上进一步优化，与前述技术方案相同部分在此将不再赘述，如图5所示，进一步的为更好地实现本实用新型，特别采用下述设置方式：所述带隙基准核心模块包括第一三极管Q1、第二三极管 Q2、第一PMOS管PM1、第二PMOS管PM2、第三PMOS管PM3、第四 PMOS管PM4、第五PMOS管PM5、第一NMOS管NM1、第二NMOS管 NM2、第三NMOS管NM3、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5及第六电阻R6，所述第一PMOS管PM1的源极连接第二PMOS管PM2的源极和电源电压、第一PMOS管PM1的漏极与第三 PMOS管PM3的源极相连、第一PMOS管PM1的栅极与第二PMOS管PM2 的栅极及第一电阻R1的第一端相连；所述第二PMOS管PM2的漏极与第四 PMOS管PM4的源极相连；所述第三PMOS管PM3的栅极与第四PMOS管 PM4的栅极及第一电阻R1的第二端相连、所述第三PMOS管PM3的漏极与第一NMOS管NM1的漏极及第三NMOS管NM3的栅极相连；所述第四PMOS管PM4的栅极与第一电阻R1的第二端及曲率补偿电流模块(第七 PMOS管PM7的栅极)相连、第四PMOS管PM4的漏极与第一电阻R1的第一端及曲率补偿电流模块(第六PMOS管PM6的栅极)相连；所述第五PMOS管PM5的栅极与漏极短接、第五PMOS管PM5的源极与电源电压相连、第五PMOS管PM5的漏极与第三NMOS管NM3的漏极相连；所述第一 NMOS管NM1的栅极与漏极短接且连接第三NMOS管NM3的栅极，所述第一NMOS管NM1的栅极与第二NMOS管NM2的栅极相连、第一NMOS管 NM1的源极与第一三极管Q1的集电极相连；所述第二NMOS管NM2的漏极与第一电阻R1的第二端相连、第二NMOS管NM2的源极与第二三极管Q2 的集电极相连；所述第三NMOS管NM3的源极与第五电阻R5的第一端相连、第三NMOS管的栅极与启动电路模块(第八PMOS管PM8的漏极)相连；所述第一三极管Q1的基极与第二三极管Q2的基极相连且连接在第五电阻R5的第二端，第五电阻R5的第二端连接第六电阻R6的第一端，第六电阻 R6的第二端接地，所述第二三极管Q2的发射极连接第二电阻R2的第一端，第二电阻R2的第二端通过相互串联的第三电阻R3和第四电阻R4接地，第一三极管Q1的发射极连接第二电阻R2和第三电阻R3的共接端，第三电阻R3 和第四电阻R4的共接端连接曲率补偿电流模块(第九PMOS管PM9的漏极)，第五电阻R5和第六电阻R6的共接端为带隙基准电压输出VBG，从而产生曲率补偿前的初级基准电压。

实施例9：

本实施例是在上述实施例的基础上进一步优化，与前述技术方案相同部分在此将不再赘述，如图5所示，进一步的为更好地实现本实用新型，特别采用下述设置方式：所述第一三极管Q1和第二三极管Q2皆采用NPN三极管。

实施例10：

本实施例是在实施例6或7或8或9的基础上进一步优化，与前述技术方案相同部分在此将不再赘述，如图5所示，进一步的为更好地实现本实用新型，特别采用下述设置方式：所述启动电路模块包括第八PMOS管PM8、第十PMOS管PM10、第十一PMOS管PM11、第十二PMOS管PM12、第十三 PMOS管PM13、第十四PMOS管PM14及第一电容C，所述第八PMOS管 PM8的源极与电源电压相连、第八PMOS管PM8的漏极与带隙基准核心模块 (第三NMOS管NM3的漏极)相连、第八PMOS管PM8的栅极与第十四 PMOS管PM14的漏极及第一电容C的第一端相连；所述第十PMOS管PM10 的源极与电源电压相连、第十PMOS管PM10的漏极与第十一PMOS管PM11 的源极相连，所述第十一PMOS管PM11的漏极与第十二PMOS管PM12的源极相连，所述第十二PMOS管PM12的漏极与第十三PMOS管PM13的源极相连，所述第十三PMOS管PM13的漏极与第十四PMOS管PM14的源极相连，第十四PMOS管PM14的漏极与第一电容C的第一端相连，所述第十PMOS管PM10、第十一PMOS管PM11、第十二PMOS管PM12、第十三 PMOS管PM13、第十四PMOS管PM14的栅极及第一电容C的第二端皆与地相连。

由图1的Brokaw带隙单元示意图可知，该带隙基准的基本原理是消除双极型晶体管的基极-发射极电压V_BE中与温度相关的项，得到带隙基准电压 V_BE：

式中，V_G0为硅的带隙电压，T_r为电压源温度，T为开尔文绝对温度，η是与温度无关但与工艺相关的常数，δ是衡量三极管集电极电流与温度关系的常数，k为玻尔兹曼常数，q为电荷量。负温度系数V_CTAT为：

但是由于

中非线性项

的存在，使得传统的温度补偿方式无法消去多余的非线性项。因此，未加入曲率补偿的的带隙基准电压源存在精度差、温度系数偏高的问题。

本实用新型提供一种结构新颖，易于实现的低温漂带隙基准电压电路及方法，能够实现低温漂、高精度、较低的功耗。通过添加一个能产生曲率向上抛物线趋势电流的曲率补偿电流模块对基准电压中的高阶温度非线性项进行补偿。其供电电压可用于电源管理芯片、放大器、数模转换器、模数转换器等芯片中。

本发明是基于Brokaw结构单元实现，如图2所示，由图2可知：首先，由最基本的传统Brokaw结构产生曲率补偿前的曲率向下抛物线趋势的基准电压，然后再与一个非线性曲率方向向上的补偿电流相加，从而得到最终的低温漂带隙基准电压V_REF。

本发明低温漂带隙基准电压源具体介绍如下：

如图3低温漂带隙基准电压电路框图所示，所述低温漂带隙基准电压源包括启动电路模块、曲率补偿电流模块以及带隙基准核心模块。启动电路模块的作用是在电路上电时驱使电路摆脱简并偏置点。

曲率补偿电流模块的作用是补偿带隙基准中与温度相关的高阶电压项。非线性曲率补偿的过程是：曲率补偿电流模块产生曲率方向向上的非线性电流 I_D，非线性曲率补偿电流流过电阻产生电压进而对补偿前的基准电压进行补偿。

带隙基准核心模块是采用Brokaw结构，它的作用是产生曲率补偿前的初级基准电压，最后与曲率补偿电流模块的电流相加，产生最终的带隙基准电压 V_REF。

下面进一步的结合两个较优的实施例对本发明低温漂带隙基准电压源的各个模块进行介绍。

优选实施例一：

该实施例的低温漂带隙基准电压源如图4所示，由图4可知实施例一中包括启动电路模块、曲率补偿电流模块、带隙基准核心模块。

启动电路模块包括场效应晶体管PM4、PM5、PM6、PM7、PM8、PM9、电容C。场效应晶体管PM4、PM5、PM6、PM7、PM8、PM9为P管。场效应晶体管PM4的源极与电源电压相连，场效应晶体管PM4的漏极与运放A的输出端相连，场效应晶体管PM4的漏极与场效应晶体管NM1的栅极相连；场效应晶体管PM4的栅极与电容C的上端相连，场效应晶体管PM4的栅极与场效应晶体管PM9的漏极相连；PM5的源极与电源电压相连，场效应晶体管PM5 的漏极与场效应晶体管PM6的的源极相连，场效应晶体管PM6的漏极与场效应管PM7的源极相连，场效应晶体管PM7的漏极与场效应晶体管PM8的源极相连，场效应晶体管PM8的漏极与场效应晶体管PM9的源极相连；场效应晶体管PM5、PM6、PM7、PM8、PM9的栅极都与地相连，电容C的下端与地相连。

启动电路的启动过程为：初始状态时，NM1的栅极为低电平，电路存在简并点。但是由于PM4的存在，初始状态时PM9的漏极为低电平，会使得 PM4导通，PM4漏极电压升高，带隙基准核心模块启动；并且随着电容C的充电过程，PM4的栅极电压上升，电路启动完成后，PM4关断，所产生的静态电流接近于0，从而节省了带隙基准的功耗。

带隙基准核心模块基于Brokaw带隙单元产生，带隙基准核心模块包括三极管Q1和Q2；场效应晶体管PM1、NM1；电阻R1、R2、R3、R4、R5、 R6、R7；运算放大器A。场效应晶体管PM1为P管，场效应晶体管NM1为 N管，三极管Q1和Q2为NPN型三极管。场效应晶体管PM1的源极与电源电压相连，场效应晶体管PM1的栅极与场效应晶体管PM2的栅极相连，场效应晶体管PM1的栅极与漏极相连，场效应晶体管PM1的漏极与电阻R1和电阻R2的上端相连，场效应晶体管NM1的漏极与电源电压相连，场效应晶体管 NM1的源极与电阻R6的上端相连，场效应晶体管NM1的栅极运算放大器A 输出端相连；三极管Q1的基极与三极管Q2的基极相连，并且连接到输出 VBG，三极管Q1的集电极与运算放大器的负输入端相连，三极管Q1的发射极与电阻R3的上端相连；三极管Q2的集电极与运算放大器的正输入端相连，三极管Q2的发射极与电阻R4的上端相连；运算放大器A的正输入端与 R2的下端相连，运算放大器A的负输入端与R1的下端相连；电阻R3的下端与电阻R4的上端相连，电阻R5的上端与电阻R4的下端相连，电阻R5的下端与地相连，阻R6的下端与电阻R7的上端相连，电阻R7的下端与地相连。

低温漂准带隙基准核心模块基于Brokaw带隙单元实现，主要是通过Q1 和Q2的基极-发射极电压的差值Δ_VBE在电阻R3和电阻R4之间的节点处产生正温度系数电压V_PTAT，用以补偿Q2的V_BE中负温度系数的线性项，从而实现一阶温度补偿。运算放大器A的作用是为了钳住Q1和Q2发射极的电压以保证流过Q1和Q2集电极的电流相等。所产生的初级基准电压

其中，k为玻尔兹曼常数，q为电荷量，N为Q1与Q2发射结面积之比。

曲率补偿电流模块包括场效应晶体管PM2、PM3；三极管Q3；电阻R8、 R9、R10、R11。场效应晶体管PM2和PM3为P型场效应晶体管，三极管Q3 为NPN型三极管。场效应晶体管PM2的源极与电源电压相连，场效应晶体管 PM2的栅极与场效应晶体管PM1的栅极相连。场效应晶体管PM2的漏极与电阻R9的上端相连；场效应晶体管PM3的源极与电阻R8的下端相连，场效应晶体管PM3的栅极与场效应晶体管PM2的漏极相连，场效应晶体管PM3的漏极与电阻R5的上端相连；三极管Q3的基极与电阻R11的上端相连，三极管Q3的集电极与电源电压相连，三极管Q3的发射极与电阻R10的上端相连；电阻R8的上端与电源电压相连，电阻R9的下端与三极管Q3的基极相连，电阻R10的下端与电阻R5的上端相连，电阻R11的下端与地相连。

由上述带隙基准核心模块已经产生曲率方向向下的抛物线趋势的带隙基准电压，为了改善输出电压V_REF在高温和低温条件下的温度漂移趋势，在电路中增加曲率补偿电流模块对V_REF进行补偿。提出的曲率补偿方法是通过监控带隙基准核心模块中产生的正温度系数电流变化，产生一个曲率方向向上的抛物线趋势的补偿电流，从而实现对V_BE中高阶项的补偿，有效降低基准电压的温度系数。

曲率补偿电流模块的具体实现过程如下，由上述带隙基准核心模块可知，流过场效应晶体管PM1的电流是正温度系数电流，流过场效应晶体管PM2的电流是通过电流镜复制场效应晶体管PM1的电流，因此流过场效应晶体管 PM2的电流也为正温度系数电流。当温度降低时，流过场效应晶体管PM2的电流减小，由于电阻的分压作用，电阻R9上端和电阻R11上端的电压降低， Q3为NPN型三极管，基极电压随着温度降低而减小，V_BE降低，由

可知，流过三极管Q3的电流ID1减小。由于场效应晶体管 PM3采用P管，随着温度降低，PM3栅极电压升高，由MOS管电流公式

可知，流过场效应晶体管PM3的电流 ID2增加；反之，当温度升高时，流过场效应晶体管PM2的电流增加，电阻 R9上端和电阻R11上端的电压升高，流过场效应晶体管PM3的电流减小，流过三极管Q3的电流增加。最终产生随着温度增加而增加的正温度系数电流 ID1，随着温度增加而降低的负温度系数电流ID2，两路电流再进行相加，

通过调节电阻R10的阻值大小来控制Q3发射极电压，通过调节电阻R7的阻值大小来控制PM3的源极电压大小，从而调节电流ID1和电流ID2的相对大小，最终形成曲率方向向下的抛物线趋势补偿电流ID。再让曲率补偿电流流过带隙基准核心模块中的补偿电阻R5，使得温度补偿电流与初级未曲率补偿所产生的带隙基准电压相叠加，从而实现对V_BE中高阶项的补偿，有效降低温漂系数。

优选实施例二：

本发明优选实施例二是对优选实施例一的进一步改进，本实施例部分未提及之处，可参考实施例一中相应内容。优选实施例二的低温漂带隙基准电压源如图5所示，由图5可知实施例二中也包括启动电路模块、曲率补偿电流模块、带隙基准核心模块。

带隙基准核心模块基于Brokaw带隙单元产生，带隙基准核心模块包括三极管Q1和Q2；场效应晶体管PM1、PM2、PM3、PM4、PM5、NM1、 NM2、NM3；以及电阻R1、R2、R3、R4、R5、R6。场效应晶体管PM1、 PM2、PM3、PM4、PM5为P管；场效应晶体管NM1、NM2、NM3为N管；三极管Q1和Q2为NPN三极管。场效应晶体管PM1的源极连接电源电压，场效应晶体管PM1的漏极与场效应晶体管PM3的源极相连，场效应晶体管 PM1的栅极与场效应晶体管PM2的栅极相连，场效应晶体管PM1的栅极与电阻R1的上端相连；场效应晶体管PM2的源极连接电源电压，场效应晶体管 PM2的栅极与电阻R1的上端相连；场效应晶体管PM2的漏极与场效应晶体管PM4的源极相连；场效应晶体管PM3的栅极与场效应晶体管PM4的栅极相连，场效应晶体管PM3的栅极与电阻R1的下端相连，场效应晶体管PM3 的漏极与场效应晶体管NM1的漏极相连，场效应晶体管PM3的漏极与场效应晶体管NM3的栅极相连；场效应晶体管PM4的栅极与电阻R1的下端相连，场效应晶体管PM4的漏极与电阻R1的上端相连；场效应晶体管PM5的栅极与场效应晶体管PM5的漏极相连，场效应晶体管PM5的源极与电源电压相连，场效应晶体管PM5的漏极与场效应晶体管NM3的漏极相连。场效应晶体管NM1的漏极与场效应晶体管PM3的漏极相连，场效应晶体管NM1的漏极与场效应晶体管NM3的栅极相连，场效应晶体管NM1的栅极与场效应晶体管 NM1的漏极相连；场效应晶体管NM1的栅极与场效应晶体管NM2的栅极相连，场效应晶体管NM1的源极与三极管Q1的集电极相连。场效应晶体管 NM2的漏极与电阻R1的下端相连，场效应晶体管NM2的源极与三极管Q2 的集电极相连。场效应晶体管NM3的源极与电阻R5的上端相连。三极管Q1 的基极与三极管Q2的基极相连，三极管Q1的基极与电阻R5的下端相连，三极管Q1的基极与电阻R6的上端相连。三极管Q2的发射极与电阻R2的上端相连。三极管Q1的发射极与三极管R2的下端相连，三极管Q2的发射极与三极管R3的上端相连。电阻R4的上端与电阻R3的下端相连，电阻R4的下端与地相连。电阻R6的下端与地相连，电阻R6的上端为带隙基准电压输出 VBG。

相比于优选实施例一，改进后的带隙基准核心模块采用自偏置方式的 Cascode结构，而没有引入运算放大器进行钳位，利用三极管Q1、Q2自身形成反馈回路，可以进一步降低带隙基准的功耗，并且提高电源抑制比。

优选实施例二中的启动电路模块和曲率补偿电流模块的原理与优选实施例一中的一致，这儿不再赘述。

对于上述优选实施例二在-40℃～125℃的温度范围内进行仿真得到的参数图如下：

图6为曲率补偿前V_REF随温度变化趋势图，表现为一段开口向下的抛物线。

图7为ID1、ID2和ID随温度变化的趋势图。电流ID1随着温度的增加而增加，电流ID2随着温度的增加而降低。两路电流再相加，曲率补偿电流ID 表现为一段开口向上的抛物线。可以通过调节电阻R7、R9和电阻R10、R11 的阻值大小来对曲率补偿电流变化趋势进行改变，从而达到更好的曲率补偿效果。

图8为曲率补偿电流ID流过补偿电阻并与初级基准电压进行叠加后的 V_REF随温度变化趋势图。曲率补偿后的最终V_REF电压在-40℃～125℃的温度范围内表现为一段双波峰曲线，最大电压与最小电压仿真结果差仅为0.7mV，电路输出的基准电压温漂系数小于3.5ppm。

以上所述，仅是本实用新型的较佳实施例，并非对本实用新型做任何形式上的限制，凡是依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化，均落入本实用新型的保护范围之内。

Claims (10)

1.一种基于Brokaw结构的低温漂带隙基准电压源，包括电源电压及分别与电源电压相连接的启动电路模块、曲率补偿电流模块和带隙基准核心模块，其特征在于：所述曲率补偿电流模块包括第二PMOS管、第三PMOS管、第三三极管、第八电阻、第九电阻、第十电阻及第十一电阻，第二PMOS管的源极与电源电压相连、栅极与带隙基准核心模块相连、漏极与第九电阻的第一端相连；第三PMOS管的源极与第八电阻的第二端相连、栅极与第二PMOS管的漏极相连、漏极与带隙基准核心模块相连；第三三极管的基极与第十一电阻的第一端相连、集电极与电源电压相连、发射极与第十电阻的第一端相连；第八电阻的第一端与电源电压相连，第九电阻的第二端与第三三极管的基极相连，第十电阻的第二端与带隙基准核心模块相连，第十一电阻的第二端与地相连。

2.根据权利要求1所述的一种基于Brokaw结构的低温漂带隙基准电压源，其特征在于：所述第三三极管采用NPN三极管。

3.根据权利要求1所述的一种基于Brokaw结构的低温漂带隙基准电压源，其特征在于：所述带隙基准核心模块包括第一三极管、第二三极管、第一PMOS管、第一NMOS管、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻及运算放大器，第一PMOS管的源极与电源电压相连、栅极与漏极短接且与曲率补偿电流模块相连接、漏极与第一电阻第一端和第二电阻的第一端相连，第一NMOS管的漏极与电源电压相连、源极与第六电阻的第一端相连、栅极与运算放大器的输出端相连；第一三极管的基极与第二三极管的基极相连且形成输出VBG，第一三极管的集电极与运算放大器的负输入端相连，第一三极管的发射极与第三电阻的第一端相连；第二三极管的集电极与运算放大器的正输入端相连，第二三极管的发射极与第四电阻的第一端相连；运算放大器的正输入端与第二电阻的第二端相连，运算放大器的负输入端与第一电阻的第二端相连；第三电阻的第二端与第四电阻的第一端相连，第五电阻的第一端与第四电阻的第二端相连，第五电阻的第二端与地相连，第六电阻的第二端与第七电阻的第一端相连，第七电阻的第二端与地相连，运算放大器的输出端连接启动电路模块，第四电阻和第五电阻的共接端连接曲率补偿电流模块。

4.根据权利要求3所述的一种基于Brokaw结构的低温漂带隙基准电压源，其特征在于：所述第一三极管和第二三极管皆采用NPN三极管。

5.根据权利要求1所述的一种基于Brokaw结构的低温漂带隙基准电压源，其特征在于：所述启动电路模块包括第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管及第一电容，第四PMOS管的源极与电源电压相连、漏极与运算放大器的输出端及带隙基准核心模块相连、栅极与第一电容的第一端及第九PMOS管的漏极相连；第五PMOS管的源极与电源电压相连、漏极与第六PMOS管的源极相连；第六PMOS管的漏极与第七PMOS管的源极相连，第七PMOS管的漏极与第八PMOS管的源极相连，第八PMOS管的漏极与第九PMOS管的源极相连；第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管的栅极及第一电容的第二端皆接地。

6.一种基于Brokaw结构的低温漂带隙基准电压源，包括电源电压及分别与电源电压相连接的启动电路模块、曲率补偿电流模块和带隙基准核心模块，其特征在于：所述曲率补偿电流模块包括第三三极管、第六PMOS管、第七PMOS管、第九PMOS管、第七电阻、第八电阻、第九电阻及第十电阻，所述第六PMOS管的源极连接电源电压、栅极与带隙基准核心模块相连、漏极与第七PMOS管的源极相连；所述第七PMOS管的栅极与带隙基准核心模块相连、漏极与第八电阻的第一端相连；所述第七电阻的第一端连接电源电压、第二端与第九PMOS管的源极相连；所述第九PMOS管的栅极与第八电阻R8的第一端相连、漏极与第十电阻的第二端相连且连接在带隙基准核心模块上；所述第三三极管的集电极连接电源电压、基极与第九电阻的第一端及第八电阻的第二端相连、发射极与第十电阻的第一端相连；所述第九电阻的第二端与地相连。

7.根据权利要求6所述的一种基于Brokaw结构的低温漂带隙基准电压源，其特征在于：所述第三三极管采用NPN三极管。

8.根据权利要求6所述的一种基于Brokaw结构的低温漂带隙基准电压源，其特征在于：所述带隙基准核心模块包括第一三极管、第二三极管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻及第六电阻，所述第一PMOS管的源极连接第二PMOS管的源极和电源电压、漏极与第三PMOS管的源极相连、栅极与第二PMOS管的栅极及第一电阻的第一端相连；所述第二PMOS管的漏极与第四PMOS管的源极相连；所述第三PMOS管的栅极与第四PMOS管的栅极及第一电阻的第二端相连、漏极与第一NMOS管的漏极及第三NMOS管的栅极相连；所述第四PMOS管的栅极与第一电阻的第二端相连、漏极与第一电阻的第一端及曲率补偿电流模块相连；所述第五PMOS管的栅极与漏极短接、源极与电源电压相连、漏极与第三NMOS管的漏极相连；所述第一NMOS管的栅极与漏极短接且连接第三NMOS管的栅极，所述第一NMOS管的栅极与第二NMOS管的栅极相连、源极与第一三极管的集电极相连；所述第二NMOS管的漏极与第一电阻的第二端相连、源极与第二三极管的集电极相连；所述第三NMOS管的源极与第五电阻的第一端相连、栅极与启动电路模块相连；所述第一三极管的基极与第二三极管的基极相连且连接在第五电阻的第二端，第五电阻的第二端连接第六电阻的第一端，第六电阻的第二端接地，所述第一三极管的发射极连接第二电阻的第二端，且第二电阻的第二端通过相互串联的第三电阻和第四电阻接地，第二三极管的发射极连接第二电阻的第一端，第三电阻和第四电阻的共接端连接曲率补偿电流模块，第五电阻和第六电阻的共接端为带隙基准电压输出VBG。

9.根据权利要求8所述的一种基于Brokaw结构的低温漂带隙基准电压源，其特征在于：所述第一三极管和第二三极管皆采用NPN三极管。

10.根据权利要求6所述的一种基于Brokaw结构的低温漂带隙基准电压源，其特征在于：所述启动电路模块包括第八PMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管及第一电容，所述第八PMOS管的源极与电源电压相连、漏极与带隙基准核心模块相连、栅极与第十四PMOS管的漏极及第一电容的第一端相连；所述第十PMOS管的源极与电源电压相连、漏极与第十一PMOS管的源极相连，所述第十一PMOS管的漏极与第十二PMOS管的源极相连，所述第十二PMOS管的漏极与第十三PMOS管的源极相连，所述第十三PMOS管的漏极与第十四PMOS管的源极相连，第十四PMOS管的漏极与第一电容的第一端相连，所述第十PMOS管、第十一PMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管的栅极及第一电容的第二端皆与地相连。

Images