CN116166078A - 一种用于can总线收发器的低温漂高精度基准电压源 - Google Patents

一种用于can总线收发器的低温漂高精度基准电压源 Download PDF

Info

Publication number
CN116166078A
CN116166078A CN202310158794.3A CN202310158794A CN116166078A CN 116166078 A CN116166078 A CN 116166078A CN 202310158794 A CN202310158794 A CN 202310158794A CN 116166078 A CN116166078 A CN 116166078A
Authority
CN
China
Prior art keywords
resistor
generating circuit
circuit
pmos tube
pmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310158794.3A
Other languages
English (en)
Inventor
王雪文
王艺蒙
郭轩阳
涂慧浩
彭超
赵武
马晓龙
邓周虎
齐晓斐
翟春雪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NORTHWEST UNIVERSITY
Original Assignee
NORTHWEST UNIVERSITY
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NORTHWEST UNIVERSITY filed Critical NORTHWEST UNIVERSITY
Priority to CN202310158794.3A priority Critical patent/CN116166078A/zh
Publication of CN116166078A publication Critical patent/CN116166078A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明公开了一种用于CAN总线收发器的低温漂高精度基准电压源，包括带隙基准产生电路和VDD/2基准产生电路，带隙基准产生电路用于产生1.2V输出电压，VDD/2基准产生电路用于输出基准电压；带隙基准产生电路包括：核心基准产生电路，用于产生稳定的直流电压，启动电路，用于保证核心基准产生电路在零电流的情况下上电，保证在核心基准产生电路正常工作情况下启动电路不工作，高阶曲率补偿电路，用于对核心基准产生电路输出的稳定的直流电压的温漂进行高阶补偿，电阻修调电路，用于对核心基准产生电路输出的直流电压的基准电压进行修调。本发明能够产生收发器内部所需的所有基准，使基准电压具有低温飘系数以及高PSRR的特点，同时消耗更低的静态功耗。

Description

一种用于CAN总线收发器的低温漂高精度基准电压源
技术领域
本发明属于集成电路技术领域，涉及一种适用于CAN总线收发器中基准模块的设计。
背景技术
目前的各种电子***中存在多种通信方式，其中CAN通信的是其中应用最广泛的通信方式之一。而作为CAN通信中的重要组成部分之一，CAN总线收发器必不可少，它位于CAN控制器与物理总线之间进行数据传递。而基准模块是收发器中不可或缺的重要模块，用于提供不随温度变化的稳定的电压或电流，其精度和稳定性直接影响着整个***的精度。
传统的CAN总线收发器为了简化设计，以及发送器的输出模块所需的VDD/2的基准电压，选择直接采用电流模的基础结构设计一个带隙基准电路，使其输出基准电压为VDD/2。但这种架构一般所得到的带隙基准模块一般消耗的静态功耗更大，对输出点的扰动更大，温漂系数更高。
发明内容
本发明的目的是提供一种适用于CAN总线收发器的基准模块电路。若是电路中采用统一的基准电路将会产生较大的静态功耗，并对输出点产生更大的扰动。为了解决此问题，面对电路中对于基准电压与电流不同精度和温漂系数的需求，分开设计电路的基准模块。本发明通过电压模结构的带隙基准电路模块和VDD/2基准电路模块来产生收发器内部所需的所有基准，使所得到的基准电压具有低温飘系数以及高PSRR的特点，同时消耗更低的静态功耗。
为了实现上述目的，本发明采用如下技术方案予以解决：
一种用于CAN总线收发器的低温漂高精度基准电压源，包括带隙基准产生电路和VDD/2基准产生电路两部分，所述带隙基准产生电路用于产生1.2V输出电压，所述VDD/2基准产生电路用于输出基准电压；
所述带隙基准产生电路包括以下部分：
核心基准产生电路，用于产生稳定的直流电压；
启动电路，用于保证核心基准产生电路在零电流的情况下上电，保证在核心基准产生电路正常工作有电流的情况下启动电路不工作；
高阶曲率补偿电路，用于对核心基准产生电路输出的稳定的直流电压的温漂进行高阶补偿；
电阻修调电路，用于对核心基准产生电路输出的直流电压的基准电压进行修调。
进一步的，所述核心基准源产生电路包括运算放大器A1、pnp晶体管Q1、pnp晶体管Q2、pnp晶体管Q3、PMOS管M1、PMOS管M2、PMOS管M3、电阻R1、电阻R2、电阻R3和电阻R4；其中，PMOS管M1、PMOS管M2、PMOS管M3的源极相连且连接电源电压VDD，它们的栅极共同接到运算放大器A1的输出端，在PMOS管M1的漏极连接电阻R3一端，电阻R3另一端连接运算放大器A1的正向输入端及电阻R1，电阻R1另一端连接pnp晶体管Q2的发射极，Q2的基极和集电极均接地；PMOS管M2的漏极连接电阻R4一端，电阻R4另一端连接运算放大器A1的反相输入端及pnp晶体管Q1的发射极，Q1的基极与集电极均接地；PMOS管M3复制PMOS管M2管流过的电流，其漏极连接电阻R2一端，并在此处产生直流电压Vout1；电阻R2另一端连接pnp晶体管Q3的发射极，Q3的基极与集电极均接地。
进一步的，所述电阻R1与电阻R2电阻类型相同，PMOS管M1、PMOS管M2、PMOS管M3的宽长尺寸之比为1：1：1，pnp晶体管Q1、pnp晶体管Q2、pnp晶体管Q3面积之比为1：8：1。
进一步的，所述启动电路包括电容C1、NMOS管M4、NMOS管M5和PMOS管M6，其中，NMOS管M4的栅极与核心基准源产生电路输出的直流电压Vout1相连；NMOS管M4的漏端连接二极管接法的NMOS管M5作为负载，同时连接NMOS管M6的栅极，NMOS管M6管的漏极连接到核心基准源产生电路的PMOS管M1、PMOS管M2、PMOS管M3的栅极，并通过电容C1连接到电源电压VDD；NMOS管M4、PMOS管M6的源极均接地，PMOS管M1、PMOS管M2、PMOS管M3和NMOS管M5的源极接到电源电压VDD。
进一步的，所述高阶曲率补偿电路包括运算放大器A2、PMOS管M7、PMOS管M8、pnp晶体管Q4、电阻R5和电阻R6；所述核心基准源产生电路输出的直流电压Vout1为运算放大器A2反相端的输入电压，运算放大器A2的正向输入端连接到PMOS管M7的漏极，而运算放大器A2的输出端连接PMOS管M7和PMOS管M8的栅极；PMOS管M7的漏极通过电阻R5连接到地，PMOS管M8管的漏极连接一个基极与集电极接地的pnp晶体管Q4的发射极，同时连接电阻R6的一端，电阻R6另一端连接核心基准源产生电路的输出支路中的PMOS管M3的漏极。
进一步的，所述电阻修调电路包括电阻R、电阻2R、电阻4R、电阻8R、电阻16R以及它们依次对应的开关T1、开关T2、开关T3、开关T4和开关T5，每个电阻先分别与对应的开关并联得到模块电路，所有模块电路依次串联，电阻R未与电阻2R连接的一端为Vi，Vi连接核心基准产生电路的PMOS管M3的漏极，而电阻16R未与8R连接的一端为Vo，Vo连接核心基准产生模块中电阻R2未连接pnp晶体管Q3的一端。
进一步的，开关T1～T5为MOS管开关控制的PIN脚，当PIN脚为“1”时，开关关闭，对应的电阻被短路；当PIN脚为“0”时，开关断开，对应的电阻被接入电路。
进一步的，所述VDD/2基准产生电路包括二级单位运算放大器A3与电阻R7、电阻R8，运算放大器A3的反相端连接到运算放大器A3的输出端，作为VDD/2基准产生电路的输出端Vout2，正相端连接2个完全相同的电阻R7和电阻R8，电阻R7另一端连接电源电压VDD，电阻R8另一端连地。
本发明通过两个不同类型的基准源电路构成了CAN总线收发器中的基准模块电路，不仅得到了低功耗且低温漂系数的带隙基准源，而且满足了CAN总线中要求的基准电压，在完成功能的基础上，精度更高的带隙基准源有利于收发器的更好工作。在SMIC0.18um BCD工艺下，带隙基准电路模块的温漂系数仅为5.12ppm/℃，在不同工艺角下的平均温漂系数为6.78ppm/℃。
附图说明
图1是本发明中带有启动电路的带隙核心电路的结构示意图；
图2是本发明中高阶曲率补偿电路结构示意图；
图3是本发明中电阻修调电路结构示意图；
图4是本发明中VDD/2基准产生电路结构示意图。
具体实施方式
下面结合附图和具体实施方式对本发明进行详细说明。
本发明的用于CAN总线收发器的低温漂高精度基准电压源包括带隙基准产生电路和VDD/2基准产生电路两部分，其中带隙基准产生电路用于产生1.2V输出电压，VDD/2基准产生电路用于输出基准电压。
带隙基准产生电路包括核心基准产生电路、启动电路、高阶曲率补偿电路和电阻修调电路。启动电路、高阶曲率补偿电路和电阻修调电路分别连接核心基准产生电路。
核心基准产生电路，用于产生稳定的直流电压；
启动电路，用于保证核心基准产生电路在零电流的情况下上电，保证在核心基准产生电路正常工作有电流的情况下启动电路不工作；
高阶曲率补偿电路，用于对核心基准产生电路输出的稳定的直流电压的温漂进行高阶补偿，产生温漂系数更低的基准电压；
电阻修调电路，用于对核心基准产生电路输出的直流电压的基准电压进行修调。便于在芯片生产后对基准电压进行修调，减小由于工艺因素而产生的误差。
如图1所示，核心基准源产生电路包括运算放大器A1、pnp晶体管Q1、pnp晶体管Q2、pnp晶体管Q3、PMOS管M1、PMOS管M2、PMOS管M3、电阻R1、电阻R2、电阻R3和电阻R4。其中，PMOS管M1、PMOS管M2、PMOS管M3的源极相连且连接电源电压VDD，它们的栅极共同接到运算放大器A1的输出端，在PMOS管M1的漏极连接电阻R3一端，电阻R3另一端连接运算放大器A1的正向输入端及电阻R1，电阻R1另一端连接pnp晶体管Q2的发射极，Q2的基极和集电极均接地；PMOS管M2的漏极连接电阻R4一端，电阻R4另一端连接运算放大器A1的反相输入端及pnp晶体管Q1的发射极，Q1的基极与集电极均接地；PMOS管M3复制PMOS管M2管流过的电流，其漏极连接电阻R2一端，并在此处产生直流电压Vout1；电阻R2另一端连接pnp晶体管Q3的发射极，Q3的基极与集电极均接地。
优选的，所述电阻R1与电阻R2电阻类型完全相同，选用POLY层电阻，R1、R2的阻值之比为1：7.3，R3与R4和R2电阻类型与大小完全相同。PMOS管M1、PMOS管M2、PMOS管M3的宽长尺寸之比分别为4/2、4/2、80/2，pnp晶体管Q1、pnp晶体管Q2、pnp晶体管Q3个数之比为1：8：1。
启动电路连接在核心基准产生电路的输出直流电压Vout1与PMOS管M1～M3相连的栅极之间，通过对于核心基准产生电路输出的直流电压Vout1大小的判断来决定启动电路是否工作，以此来消除核心基准产生电路中的零电流状态。具体的，启动电路包括电容C1、NMOS管M4、NMOS管M5和PMOS管M6，其中，NMOS管M4的栅极与核心基准源产生电路输出的直流电压Vout1相连，M4管开启与否取决于Vout1的大小；M4的漏端连接二极管接法的NMOS管M5作为负载，同时连接NMOS管M6的栅极，M6管的漏极连接到核心基准源产生电路的PMOS管M1、PMOS管M2、PMOS管M3的栅极，并通过电容C1连接到电源电压VDD；NMOS管M4、PMOS管M6的源极均接到地，PMOS管M1、PMOS管M2、PMOS管M3和NMOS管M5的源极接到电源电压VDD。
优选的，NMOS管M4、NMOS管M5和PMOS管M6宽长比分别为4、16、2/0.5，C1为0.5pF。
启动电路中，电容C1用于防止上电时电源波动对器件造成损坏。当由PMOS管M1～M3组成的PMOS电流镜没有电流流过时，Vout1为低电位，M1管截止，M2电位会被M6管偏置为VDD-|Vthp|，进而导通，拉低NMOS管M5的栅极，使其导通从而电路摆脱零电流的简并态。此时，Vout1的电压升高，将开启M1管，切断启动电路与核心模块的连接。
如图2所示，高阶曲率补偿电路包括运算放大器A2、PMOS管M7、PMOS管M8、pnp晶体管Q4、电阻R5和电阻R6。核心基准源产生电路输出的直流电压Vout1为运算放大器A2反相端的输入电压，运算放大器A2的正向输入端连接到PMOS管M7的漏极，而运算放大器A2的输出端连接PMOS管M7和PMOS管M8的栅极，用于控制M7、M8通过电流的大小；PMOS管M7的漏极通过电阻R5连接到地，PMOS管M8管的漏极连接一个基极与集电极接地的pnp晶体管Q4的发射极，同时连接电阻R6的一端，电阻R6另一端连接核心基准源产生电路的输出支路中的PMOS管M3的漏极。
高阶曲率补偿电路通过把两个流过不同温度系数电流的基极-发射极电压VBE作差，并使该电压差经过电阻产生的补偿电流流经电阻R2实现对于输出直流电压Vout1的温漂补偿。高阶曲率补偿电路用于对温漂函数中的高阶部分，一阶部分已在核心基准源产生电路中进行抵消。利用运算放大器A2输入级的钳制作用，可使A点电压与Vout1相同，通过电阻R4产生一个与温度无关的电流，并通过PMOS电流镜将该电流复制到Q4所在支路。
VBE在参考温度Tr与任选温度T之间的关系可以表示为：
Figure SMS_1
其中IS可以表示为：
Figure SMS_2
其中A为基极-发射极面积，ni为本征载流子浓度，D为少子扩散常数，NB为单位面积杂质浓度。
ni与带隙电压的关系为：
Figure SMS_3
其中，VG(T)为温度为T时，带隙电压的数值。
而迁移率表达式为
Figure SMS_4
还可以将其表示为μ＝CT-(4-η)，其中C为与温度无关的参数，η是由双极型晶体管决定的常数，其数值大约为4。
把IC表示为：IC(T)＝FTδ，其中F为IC中与温度无关的项。得：
Figure SMS_5
将高阶曲率补偿电路中的晶体管Q4上流过的电流人为地调整为一个与温度无关的量，因此Q4的基极-发射极电压VBE4(T)中的δ＝0。而带隙核心电路中输出支路中三极管Q3上流过的电流为PMOS电流镜复制的与绝对温度正相关的PTAT电流，故而因此Q3的基极-发射极电压VBE3(T)中的δ＝1。其他各项均相同，所以VBE3(T)和VBE4(T)的表达式为：
Figure SMS_6
/>
Figure SMS_7
将Q3与Q4相连，则电阻R6两端的电压与温度非线性相关，表达式为：
Figure SMS_8
此电压在R6两端产生得到的电流依旧与温度非线性相关，它被导入到带隙基准的输出级支路，则会影响输出级支路的电阻两端的压降，选取适当的阻值，使
Figure SMS_9
则可以抵消VBE中的非线性项，从而降低带隙基准电路模块的温漂系数。
优选的，pnp晶体管Q4与Q3完全相同，PMOS管M7、M8尺寸之比为1：1，电阻R5与R6也为POLY层电阻，R5的阻值为120KΩ，R6的阻值为R2的1/3。
由于CMOS制造中，很多无法避免的因素都会使电阻产生失配，譬如温度的大小、工艺的误差、掺杂的不均匀等等。出于对于以上因素的考虑，本发明中加入了电阻修调电路，这一电路在芯片生产之后依然可以改动，它通过改变电阻的阻值比例，来调整正负温度系数电压的比例，从而对输出支路的基准电压进行修调。首先对于未加Trim电路之前的带隙基准电路模块进行测量，确定误差导致的精度偏移量，从而确定电阻修调电路中所需要的电阻阻值与精度。确定之后，将电阻串通过二进制编码的形式，用MOS管构成的开关来控制Trim电路的总阻值，接入核心基准源产生电路之后改变电阻比例的大小。
电阻修调电路与核心基准产生电路的电阻R2串联，电阻修调电路等效的电阻Rtrim为可变电阻，且在芯片生产后依然可以改动，便于通过改变电阻比例而对输出直流电压Vout1进行改动修调。本实施方式中电阻修调电路如图3所示，包括电阻R、电阻2R、电阻4R、电阻8R、电阻16R以及它们依次对应的开关T1、开关T2、开关T3、开关T4和开关T5，每个电阻先分别与对应的开关并联得到模块电路，如R与T1并联、16R与T5并联，所有模块电路依次串联，电阻R未与电阻2R连接的一端为Vi，Vi连接核心基准产生电路的PMOS管M3的漏极，而电阻16R未与8R连接的一端为Vo，Vo连接核心基准产生模块中电阻R2未连接pnp晶体管Q3的一端，此时输出直流电压Vout1取Vi处的电压。其中，T1～T5为MOS管开关控制的PIN脚，当PIN脚为“1”时，开关关闭，对应的电阻被短路；当PIN脚为“0”时，开关断开，对应的电阻被接入电路。通过改变PIN脚的值改变Trim电路(电阻修调电路)的总阻值，从而改变核心基准产生电路的电阻大小，提高带隙基准电路输出的基准电压的电压精度。
本实施方式中VDD/2基准产生电路如图4所示，包括二级单位运算放大器A3与电阻R7、电阻R8，运算放大器A3的反相端连接到运算放大器A3的输出端，作为VDD/2基准产生电路的输出端Vout2，正相端连接2个完全相同的电阻R7和电阻R8，电阻R7另一端连接电源电压VDD，电阻R8另一端连地。
VDD/2基准产生电路利用两个完全相同的电阻R7和R8分压，经过单位增益二级放大器之后输出。对于电阻R7和R8的选择，应该综合电阻温度系数与芯片面积的考虑，选择方框电阻最大且温漂系数最小的POLY层电阻。在版图的设计中也需要慎重设计两个电阻的匹配，将工艺误差降到最小。由于两个电阻完全相同，因此由单位增益放大器输出对输入的跟随特性，可以得到基本不变的基准电压VDD/2。
综上所述，本发明基准电压源在面对CAN总线收发器的具体实施环境中，在满足其***要求的基础上，将基准模块分为两部分，巧妙地在面对不同精度需求状况下，设计出更低功耗且温漂系数更低的基准源。根据实际测出的输出电压曲线变化分析，在更高阶曲率补偿电路和电阻修调网络的作用下，对输出电压进行修调，使其在各个工艺角下温漂系数均小于7ppm/℃。
上述对实施例的描述是为便于本技术领域的普通技术人员能理解和应用本发明，熟悉本领域技术的人员显然可以容易地对上述实施例做出各种修改，并把在此说明的一般原理应用到其他实施例中而不必经过创造性的劳动。因此，本发明不限于上述实施例，本领域技术人员根据本发明的揭示，对于本发明做出的改进和修改都应该在本发明的保护范围之内。

Claims (8)

1.一种用于CAN总线收发器的低温漂高精度基准电压源，其特征在于，包括带隙基准产生电路和VDD/2基准产生电路两部分，所述带隙基准产生电路用于产生1.2V输出电压，所述VDD/2基准产生电路用于输出基准电压；
所述带隙基准产生电路包括以下部分：
核心基准产生电路，用于产生稳定的直流电压；
启动电路，用于保证核心基准产生电路在零电流的情况下上电，保证在核心基准产生电路正常工作有电流的情况下启动电路不工作；
高阶曲率补偿电路，用于对核心基准产生电路输出的稳定的直流电压的温漂进行高阶补偿；
电阻修调电路，用于对核心基准产生电路输出的直流电压的基准电压进行修调。
2.如权利要求1所述的用于CAN总线收发器的低温漂高精度基准电压源，其特征在于，所述核心基准源产生电路包括运算放大器A1、pnp晶体管Q1、pnp晶体管Q2、pnp晶体管Q3、PMOS管M1、PMOS管M2、PMOS管M3、电阻R1、电阻R2、电阻R3和电阻R4；其中，PMOS管M1、PMOS管M2、PMOS管M3的源极相连且连接电源电压VDD，它们的栅极共同接到运算放大器A1的输出端，在PMOS管M1的漏极连接电阻R3一端，电阻R3另一端连接运算放大器A1的正向输入端及电阻R1，电阻R1另一端连接pnp晶体管Q2的发射极，Q2的基极和集电极均接地；PMOS管M2的漏极连接电阻R4一端，电阻R4另一端连接运算放大器A1的反相输入端及pnp晶体管Q1的发射极，Q1的基极与集电极均接地；PMOS管M3复制PMOS管M2管流过的电流，其漏极连接电阻R2一端，并在此处产生直流电压Vout1；电阻R2另一端连接pnp晶体管Q3的发射极，Q3的基极与集电极均接地。
3.如权利要求2所述的用于CAN总线收发器的低温漂高精度基准电压源，其特征在于，所述电阻R1与电阻R2类型相同，PMOS管M1、PMOS管M2、PMOS管M3的宽长尺寸之比为1：1：1，pnp晶体管Q1、pnp晶体管Q2、pnp晶体管Q3面积之比为1：8：1。
4.如权利要求1所述的用于CAN总线收发器的低温漂高精度基准电压源，其特征在于，所述启动电路包括电容C1、NMOS管M4、NMOS管M5和PMOS管M6，其中，NMOS管M4的栅极与核心基准源产生电路输出的直流电压Vout1相连；NMOS管M4的漏端连接二极管接法的NMOS管M5作为负载，同时连接NMOS管M6的栅极，NMOS管M6管的漏极连接到核心基准源产生电路的PMOS管M1、PMOS管M2、PMOS管M3的栅极，并通过电容C1连接到电源电压VDD；NMOS管M4、PMOS管M6的源极均接地，PMOS管M1、PMOS管M2、PMOS管M3和NMOS管M5的源极接到电源电压VDD。
5.如权利要求1所述的用于CAN总线收发器的低温漂高精度基准电压源，其特征在于，所述高阶曲率补偿电路包括运算放大器A2、PMOS管M7、PMOS管M8、pnp晶体管Q4、电阻R5和电阻R6；所述核心基准源产生电路输出的直流电压Vout1为运算放大器A2反相端的输入电压，运算放大器A2的正向输入端连接到PMOS管M7的漏极，而运算放大器A2的输出端连接PMOS管M7和PMOS管M8的栅极；PMOS管M7的漏极通过电阻R5连接到地，PMOS管M8管的漏极连接一个基极与集电极接地的pnp晶体管Q4的发射极，同时连接电阻R6的一端，电阻R6另一端连接核心基准源产生电路的输出支路中的PMOS管M3的漏极。
6.如权利要求1所述的用于CAN总线收发器的低温漂高精度基准电压源，其特征在于，所述电阻修调电路包括电阻R、电阻2R、电阻4R、电阻8R、电阻16R以及它们依次对应的开关T1、开关T2、开关T3、开关T4和开关T5，每个电阻先分别与对应的开关并联得到模块电路，所有模块电路依次串联，电阻R未与电阻2R连接的一端为Vi，Vi连接核心基准产生电路的PMOS管M3的漏极，而电阻16R未与8R连接的一端为Vo，Vo连接核心基准产生模块中电阻R2未连接pnp晶体管Q3的一端。
7.如权利要求6所述的用于CAN总线收发器的低温漂高精度基准电压源，其特征在于，开关T1～T5为MOS管开关控制的PIN脚，当PIN脚为“1”时，开关关闭，对应的电阻被短路；当PIN脚为“0”时，开关断开，对应的电阻被接入电路。
8.如权利要求1所述的用于CAN总线收发器的低温漂高精度基准电压源，其特征在于，所述VDD/2基准产生电路包括二级单位运算放大器A3与电阻R7、电阻R8，运算放大器A3的反相端连接到运算放大器A3的输出端，作为VDD/2基准产生电路的输出端Vout2，正相端连接2个完全相同的电阻R7和电阻R8，电阻R7另一端连接电源电压VDD，电阻R8另一端连地。
CN202310158794.3A 2023-02-23 2023-02-23 一种用于can总线收发器的低温漂高精度基准电压源 Pending CN116166078A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310158794.3A CN116166078A (zh) 2023-02-23 2023-02-23 一种用于can总线收发器的低温漂高精度基准电压源

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310158794.3A CN116166078A (zh) 2023-02-23 2023-02-23 一种用于can总线收发器的低温漂高精度基准电压源

Publications (1)

Publication Number Publication Date
CN116166078A true CN116166078A (zh) 2023-05-26

Family

ID=86411199

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310158794.3A Pending CN116166078A (zh) 2023-02-23 2023-02-23 一种用于can总线收发器的低温漂高精度基准电压源

Country Status (1)

Country Link
CN (1) CN116166078A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117970992A (zh) * 2024-04-01 2024-05-03 青岛元通电子有限公司 一种高精度功率基准电压源控制电路及控制方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117970992A (zh) * 2024-04-01 2024-05-03 青岛元通电子有限公司 一种高精度功率基准电压源控制电路及控制方法

Similar Documents

Publication Publication Date Title
CN111190454B (zh) 曲率补偿低温漂带隙基准电压源电路
CN108052154B (zh) 一种无运放高阶低温漂带隙基准电路
WO2022105890A1 (zh) 一种输出可调的电压偏置电路、芯片及通信终端
CN101840240B (zh) 一种可调式多值输出的基准电压源
US20140091780A1 (en) Reference voltage generator
CN105487587A (zh) 高精度数字温度传感器校准电路
CN112859996B (zh) 一种低压高精度带隙基准电路
CN114527823B (zh) 一种带电流修调的低温漂高精度带隙基准电压源
CN113157041B (zh) 一种宽输入带隙基准电压源
CN105425891A (zh) 零温度系数可调电压基准源
CN108052151B (zh) 一种无嵌位运放的带隙基准电压源
CN115562431A (zh) 带隙基准电路
CN111045470B (zh) 一种低失调电压高电源抑制比的带隙基准电路
CN116166078A (zh) 一种用于can总线收发器的低温漂高精度基准电压源
CN113703511A (zh) 一种超低温漂的带隙基准电压源
CN116880644A (zh) 一种高阶曲率温度补偿带隙基准电路
CN114489218B (zh) 低温漂低压低失调的带隙基准电压源和电子设备
CN205176717U (zh) 零温度系数可调电压基准源
CN112256078B (zh) 一种正温系数电流源和一种零温度系数电流源
Cao et al. A wide input voltage range, low quiescent current LDO using combination structure of bandgap and error amplifier
CN110109500B (zh) 一种可自激补偿的带隙基准电压源
CN114661086A (zh) 一种带隙基准电压源电路
CN113467567A (zh) 一种基准源电路及芯片
CN116795164B (zh) 一种基于折线补偿的带隙基准电路
CN114020085B (zh) 一种多路输出的基准电压产生电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination