CN105679679B - 一种GaN基凹槽栅MISFET的制备方法 - Google Patents

一种GaN基凹槽栅MISFET的制备方法 Download PDF

Info

Publication number
CN105679679B
CN105679679B CN201610168348.0A CN201610168348A CN105679679B CN 105679679 B CN105679679 B CN 105679679B CN 201610168348 A CN201610168348 A CN 201610168348A CN 105679679 B CN105679679 B CN 105679679B
Authority
CN
China
Prior art keywords
gan
layer
grid
preparation
notched gates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610168348.0A
Other languages
English (en)
Other versions
CN105679679A (zh
Inventor
刘扬
李柳暗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Xinyuanji Semiconductor Technology Co Ltd
Original Assignee
Sun Yat Sen University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sun Yat Sen University filed Critical Sun Yat Sen University
Priority to CN201610168348.0A priority Critical patent/CN105679679B/zh
Publication of CN105679679A publication Critical patent/CN105679679A/zh
Application granted granted Critical
Publication of CN105679679B publication Critical patent/CN105679679B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种半导体器件制备技术,具体涉及一种GaN基凹槽栅MISFET的制备方法,包括下述步骤:首先提供进行凹槽制备所需的AlGaN/GaN异质结材料,在所述材料表面沉积一层介质层作为掩膜层,采用光刻显影技术及湿法腐蚀去除栅极区域介质层,实现对掩膜层的图形化,利用GaN材料生长反应的逆过程将栅极区域AlGaN去除而获得凹槽,通过在位沉积一层高质量AlN薄层,再制备沉积栅介质层,并覆盖源、漏、栅电极,最终形成AlN/栅介质层堆叠结构的凹槽栅MISFET。本发明工艺简单,可以很好地解决传统干法或者湿法刻蚀凹槽时对栅极区域造成的损伤,可形成高质量的MIS界面以提升凹槽栅MISFET的器件性能,如降低栅极漏电流和导通电阻以及改善阈值电压稳定性等。

Description

一种GaN基凹槽栅MISFET的制备方法
技术领域
本发明涉及半导体器件的技术领域,更具体地,涉及一种GaN基凹槽栅MISFET的制备方法。
背景技术
氮化镓(GaN)材料具有禁带宽度大、击穿电场强度高、电子饱和漂移速度大、热导率高等优点,十分适合制作大功率、高频、高温电力电子器件。在电力电子应用领域,为了满足失效安全,场效应晶体管(FET)器件必须实现常关型(又称增强型)工作,而且在某些场合阈值电压需要至少为4-5V。而对于常规的AlGaN/GaN异质结场效应晶体管(HFET),由于界面高浓度、高迁移率的二维电子气(2DEG)的存在,即使在外加栅压为零时,器件也处于开启状态(常开型器件)。为了解决这些问题,采用MIS结构的绝缘栅场效应晶体管(MISFET)是一条有效的技术路线。
GaN基凹槽栅MISFET器件在保留接入区2DEG浓度(不牺牲器件导通特性)的前提下,降低甚至完全去除零偏压时栅极下方的2DEG,且能采用MIS结构栅极而实现了高阈值电压。但是,传统的凹槽制备是采用感应耦合等离子体(ICP)或反应离子刻蚀(RIE)设备对栅极下方的AlGaN势垒层进行刻蚀。由于等离子体的使用会对沟道区域的晶格造成损伤,进而影响MIS界面的可靠性和稳定性。此外,AlGaN和GaN材料的选择刻蚀比率较小,因此较难实现刻蚀的自停止,工艺重复性较差。这两点限制该混合型MISFET的沟道迁移率的提升,从而增加了器件的导通电阻。
数字湿法刻蚀利用多次氧化及化学溶液腐蚀可以获得工艺可控的常关型凹槽栅MISFET器件,且能有效去除等离子损伤。然而凹槽边缘不齐整、栅极区域有尖锥状AlGaN残留、GaN沟道层的表面亦能观测到大量的刻蚀孔洞。采用选择区域外延技术制备凹槽亦可以去除栅极区域的等离子损伤,改善了MIS界面特性,但是外延工艺较复杂。因此有必要寻求一种选择区域生长界面保护方法,以克服传统工艺中的缺点,从而获得更高的迁移率及阈值电压。由于GaN基材料的外延是在其合成速率略大于分解速率的准平衡状态下实现,因此,在化学气相沉积***中只有氮气,氢气或者氮气和氢气的混合气体而没有生长源时,可以通过调节生长参数使得GaN基材料的分解速率略大于合成速率,从而在掩膜的辅助下将栅极区域的AlGaN外延层沿着生长反应的逆过程进行逐层分解,获得凹槽。
发明内容
本发明为克服上述现有技术所述的至少一种缺陷,提供一种GaN基凹槽栅MISFET的制备方法,可以很好地解决传统干法或者湿法刻蚀凹槽时对栅极区域造成的损伤,可形成高质量的MIS界面以提升凹槽栅MISFET的器件性能。
为解决上述技术问题,本发明采用的技术方案是:一种GaN基凹槽栅MISFET的制备方法,其中,利用GaN材料生长反应的逆过程将栅极区域AlGaN去除而获得凹槽,并通过在位沉积AlN薄层提升MIS界面质量;具体包含以下步骤:
S1、在衬底上生长应力缓冲层;
S2、在应力缓冲层上生长GaN外延层;
S3、在GaN外延层(3)上生长AlGaN势垒层;
S4、在AlGaN势垒层上沉积一层SiO2,作为掩膜层;
S5、通过光刻及湿法腐蚀的方法,去除栅极区域的掩膜层;
S6、去除栅极区域的AlGaN势垒层;
S7、在位生长AlN薄层;
S8、沉积栅极绝缘介质层;
S9、干法刻蚀完成器件隔离,同时刻蚀出源极和漏极欧姆接触区域;
S10、在源极和漏极区域蒸镀上源极和漏极欧姆接触金属;
S11、在凹槽处介质层上栅极区域蒸镀栅极金属。
具体的,所述的步骤S6中,利用GaN材料生长反应的逆过程将栅极区域AlGaN去除而获得凹槽;所述的步骤S7中,在位沉积AlN薄层提升MIS界面质量。
所述的衬底为 Si 衬底、蓝宝石衬底、碳化硅衬底、GaN自支撑衬底中的任一种。
所述的应力缓冲层为AlN、AlGaN、GaN的任一种或组合;应力缓冲层厚度为10 nm~100 μm。
所述的GaN外延层为非故意掺杂的GaN外延层或掺杂的高阻GaN外延层,所述掺杂高阻层的掺杂元素为碳或铁;GaN外延层厚度为100 nm~100 μm。
所述的外延层为AlGaN势垒层,AlGaN势垒层厚度为5-50 nm,且铝组分浓度可变化。
所述的AlGaN势垒层材料还可以为AlInN、InGaN、AlInGaN、AlN中的一种或任意几种的组合。
所述的AlGaN势垒层与GaN层之间还可以***AlN薄层,厚度为0-10 nm。
所述的外延层为高质量的AlN层,厚度为0-10 nm;所述绝缘介质层为Al2O3、HfO2、SiO2或SiN等,厚度为1-100 nm;形成AlN/介质层堆叠结构。
所述的源极和漏极材料为Ti/Al/Ni/Au合金、Ti/Al/Ti/Au合金、Ti/Al/Mo/Au合金或Ti/Al/Ti/TiN合金;栅极材料为Ni/Au合金、Pt/Al合金、Pd/Au合金或TiN/Ti/Au合金;
所述步骤S1中的应力缓冲层、步骤S2中的GaN外延层、步骤S3中的AlGaN外延层及步骤S7中的AlN薄层的生长方法为金属有机化学气相沉积法或分子束外延法等高质量成膜方法;所述步骤S4中掩膜层的生长方法为等离子体增强化学气相沉积法、原子层沉积法、物理气相沉积法或磁控溅射法;所述步骤S6的凹槽刻蚀方法是在金属有机化学气相沉积***中利用氮气,氢气或者氮气和氢气的混合气体使AlGaN外延层逐层分解。
另外,也可以利用下述方法步骤表达本发明。
利用GaN材料生长反应的逆过程将栅极区域AlGaN去除而获得凹槽,并通过在位沉积AlN薄层提升MIS界面质量。具体包含以下步骤:
1. 提供需要进行凹槽栅极刻蚀的AlGaN/GaN异质结材料;
2. 在所述材料上沉积一介质层,形成掩膜层;
3. 在所述掩膜层上利用光刻显影技术,显露出栅极区域;
4. 使用化学溶液去除栅极区域的掩膜材料,保留其他区域的掩膜材料,实现掩膜层图形化;
5. 在所述掩膜图形的辅助下,实现凹槽刻蚀。
6. 在所述掩膜图形的辅助下,在凹槽区域在位生长一层AlN薄层。
进一步的,所述的步骤1中,所述的衬底是具有不同成分的多层外延层衬底。
所述的步骤2中,介质层是通过等离子体增强化学气相沉积或原子层沉积或物理气相沉积或者磁控溅射形成。所述介质层为SiO2或者SiN。
所述的步骤3中,所述光刻胶为正性或负性光刻胶。
所述的步骤4中,所述介质层去除使用的化学溶液是氢氟酸水溶液或者氢氟酸和氟化铵的混合溶液。
所述的步骤5中,所述凹槽刻蚀为金属有机化学气相沉积法或分子束外延法。反应气体为H2、N2、或者H2与N2的混合气体。
所述的步骤6中,所述AlN薄层的在位生长方法为金属有机化学气相沉积法或分子束外延法。
与现有技术相比,有益效果是:本发明提供一种GaN基凹槽栅MISFET的制备方法,由于利用GaN材料生长反应的逆过程将栅极区域AlGaN去除而获得凹槽,可以很好地解决传统干法或者湿法刻蚀凹槽时对栅极区域造成的损伤。该方法不需要使用化学溶剂,可以避免凹槽栅区域的腐蚀孔洞及湿法刻蚀残留物。此外,通过在位形成高质量AlN薄层可进一步改善MIS界面质量及凹槽栅MISFET的器件性能。
附图说明
图1-11为本发明实施例1的器件制作方法工艺示意图。
图12为本发明实施例2的器件结构示意图。
图13为本发明实施例3的器件结构示意图。
图14为本发明实施例4的器件结构示意图。
图15为本发明实施例5的器件结构示意图。
具体实施方式
附图仅用于示例性说明,不能理解为对本专利的限制;为了更好说明本实施例,附图某些部件会有省略、放大或缩小,并不代表实际产品的尺寸;对于本领域技术人员来说,附图中某些公知结构及其说明可能省略是可以理解的。附图中描述位置关系仅用于示例性说明,不能理解为对本专利的限制。
实施例1
如图11所示为本实施例的器件结构示意图,其结构由下往上依次包括衬底1,应力缓冲层2,GaN外延层3,AlGaN势垒层4,反应刻蚀形成凹槽,在位生长AlN薄层5,栅极绝缘介质层6,两端形成源极7和漏极8,凹槽沟道处的绝缘层6上沉积栅极9。
上述GaN基凹槽栅MISFET的器件场效应晶体管的制作方法如图1-图11所示,包括以下步骤:
S1、利用金属有机化学气相沉积方法,在Si衬底1上生长一层应力缓冲层2,如图1所示;
S2、利用金属有机化学气相沉积方法,在应力缓冲层2上生长GaN外延层3,如图2所示;
S3、利用金属有机化学气相沉积方法,在GaN外延层3上生长AlGaN势垒层4,如图3所示;
S4、通过等离子体增强化学气相沉积一层SiO2,作为掩膜层10,如图4所示;
S5、通过光刻方法选择区域刻蚀,去掉栅极区域的掩膜层10,如图5所示;
S6、利用金属有机化学气相沉积方法,通过GaN材料生长反应的逆过程形成凹槽栅极,如图6所示;
S7、利用金属有机化学气相沉积方法,在位生长一层高质量的AlN薄层5,如图7所示;
S8、去除掩膜层10,利用原子层沉积方法,形成AlN/Al2O3介质层6堆叠结构,如图8所示;
S9、利用ICP完成器件隔离,同时刻蚀出源极和漏极欧姆接触区域,如图9所示;
S10、在源极和漏极区域蒸镀上Ti/Al/Ni/Au合金作为源极7和漏极8的欧姆接触金属,如图10所示;
S11、在凹槽栅极区域的绝缘层上蒸镀Ni/Au合金作为栅极9金属,如图11所示。
至此,完成了整个器件的制备过程。图11即为实施例1的器件结构示意图。
实施例2
如图12所示为本实施例的器件结构示意图,其与实施例1结构区别仅在于:实施例2中凹槽栅极是通过外延生长逆反应刻蚀获得,但是没有在位生长的高质量AlN薄层。
实施例3
如图13所示为本实施例的器件结构示意图,其与实施例1结构区别仅在于:实施例1中整个栅极区域AlGaN势垒层被刻蚀去除而形成凹槽。导电沟道产生在AlN/介质层与GaN外延层之间。而该实施例中,可通过控制刻蚀时间而保留一定厚度的AlGaN势垒层,由于沟道在异质结界面具有更高的二维电子气浓度,能提高沟道迁移率及输出电流。
实施例4
如图14所示为本实施例的器件结构示意图,其与实施例1及例3结构区别仅在于:该实施例中,可通过控制刻蚀时间将整个AlGaN势垒层去除并在GaN外延层中过刻蚀一定厚度。导电沟道产生在AlN/介质层与GaN外延层之间。
实施例5
如图15所示为本实施例的器件结构示意图,其与实施例1区别在于:实施例1为横向导通型MISFET,实施例4为纵向导通型器件。具体而言,实施例4的GaN外延层为n型掺杂外延层,衬底材料为低阻硅、GaN重掺杂自支撑衬底等。
实施例6
本实施例与实施例1结构区别仅在于:本实施例通过外延生长逆反应刻蚀获得凹槽栅极后,在位生长高质量SiN薄层,厚度为0-10 nm。
此外,需要说明的是,以上实施例的附图仅是为了示意的目的,因此没有必要按比例绘制。
显然,本发明的上述实施例仅仅是为清楚地说明本发明所作的举例,而并非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明权利要求的保护范围之内。

Claims (10)

1.一种GaN基凹槽栅MISFET的制备方法,其特征在于,利用GaN材料生长反应的逆过程将栅极区域AlGaN去除而获得凹槽,并通过在位沉积AlN薄层提升MIS界面质量;具体包含以下步骤:
S1、在衬底(1)上生长应力缓冲层(2);
S2、在应力缓冲层上生长GaN外延层(3);
S3、在GaN外延层(3)上生长AlGaN势垒层(4);
S4、在AlGaN势垒层上沉积一层SiO2,作为掩膜层(10);
S5、通过光刻及湿法腐蚀的方法,去除栅极区域的掩膜层(10);
S6、去除栅极区域的AlGaN势垒层(4);
S7、在位生长AlN薄层(5);
S8、沉积栅极绝缘介质层(6);
S9、干法刻蚀完成器件隔离,同时刻蚀出源极和漏极欧姆接触区域;
S10、在源极和漏极区域蒸镀上源极(7)和漏极(8)欧姆接触金属;
S11、在凹槽处介质层上栅极区域蒸镀栅极(9)金属。
2.根据权利要求1所述的一种GaN基凹槽栅MISFET的制备方法,其特征在于:所述的步骤S6中,利用GaN材料生长反应的逆过程将栅极区域AlGaN去除而获得凹槽;所述的步骤S7中,在位沉积AlN薄层提升MIS界面质量。
3.根据权利要求1所述的一种GaN基凹槽栅MISFET的制备方法,其特征在于:所述的衬底(1)为 Si 衬底、蓝宝石衬底、碳化硅衬底、GaN自支撑衬底中的任一种。
4.根据权利要求1所述的一种GaN基凹槽栅MISFET的制备方法,其特征在于:所述的应力缓冲层(2)为AlN、AlGaN、GaN的任一种或组合;应力缓冲层厚度为10 nm~100 μm。
5.根据权利要求1所述的一种GaN基凹槽栅MISFET的制备方法,其特征在于:所述的GaN外延层(3)为非故意掺杂的GaN外延层或掺杂的高阻GaN外延层,所述掺杂的高阻GaN外延层的掺杂元素为碳或铁;GaN外延层厚度为100 nm~100 μm。
6.根据权利要求1所述的一种GaN基凹槽栅MISFET的制备方法,其特征在于:所述的AlGaN势垒层(4)厚度为5-50 nm,且铝组分浓度可变化。
7.根据权利要求1所述的一种GaN基凹槽栅MISFET的制备方法,其特征在于:所述的AlGaN势垒层(4)材料可替换为AlInN、InGaN、AlInGaN、AlN中的一种或任意几种的组合。
8.根据权利要求1所述的一种GaN基凹槽栅MISFET的制备方法,其特征在于:所述的AlGaN势垒层(4)与GaN层之间***AlN薄层,厚度为0-10 nm。
9.根据权利要求1所述的一种GaN基凹槽栅MISFET的制备方法,其特征在于:所述的AlN薄层(5)厚度为0-10 nm;所述绝缘介质层(6)为Al2O3、HfO2、SiO2或SiN,厚度为1-100 nm;形成AlN/介质层堆叠结构。
10.根据权利要求1所述的一种GaN基凹槽栅MISFET的制备方法,其特征在于:所述的源极(7)和漏极(8)材料为Ti/Al/Ni/Au合金、Ti/Al/Ti/Au合金、Ti/Al/Mo/Au合金或Ti/Al/Ti/TiN合金;栅极(9)材料为Ni/Au合金、Pt/Al合金、Pd/Au合金或TiN/Ti/Au合金;
所述步骤S1中的应力缓冲层(2)、步骤S2中的GaN外延层(3)、步骤S3中的AlGaN势垒层(4)及步骤S7中的AlN薄层(5)的生长方法为金属有机化学气相沉积法或分子束外延法;所述步骤S4中掩膜层(10)的生长方法为等离子体增强化学气相沉积法、原子层沉积法、物理气相沉积法或磁控溅射法;所述步骤S6的去除栅极区域方法是在金属有机化学气相沉积***中利用氮气,氢气或者氮气和氢气的混合气体使AlGaN势垒层逐层分解。
CN201610168348.0A 2016-03-23 2016-03-23 一种GaN基凹槽栅MISFET的制备方法 Active CN105679679B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610168348.0A CN105679679B (zh) 2016-03-23 2016-03-23 一种GaN基凹槽栅MISFET的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610168348.0A CN105679679B (zh) 2016-03-23 2016-03-23 一种GaN基凹槽栅MISFET的制备方法

Publications (2)

Publication Number Publication Date
CN105679679A CN105679679A (zh) 2016-06-15
CN105679679B true CN105679679B (zh) 2018-06-05

Family

ID=56215139

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610168348.0A Active CN105679679B (zh) 2016-03-23 2016-03-23 一种GaN基凹槽栅MISFET的制备方法

Country Status (1)

Country Link
CN (1) CN105679679B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106298887B (zh) * 2016-09-30 2023-10-10 中山大学 一种高阈值电压高迁移率凹槽栅mosfet的制备方法
CN110875382A (zh) * 2018-08-29 2020-03-10 苏州捷芯威半导体有限公司 半导体器件及其制造方法
CN114600253A (zh) 2019-11-26 2022-06-07 苏州晶湛半导体有限公司 半导体结构及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006185964A (ja) * 2004-12-24 2006-07-13 Eudyna Devices Inc 半導体装置の製造方法
JP2010232610A (ja) * 2009-03-30 2010-10-14 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
CN102368501A (zh) * 2011-10-20 2012-03-07 中山大学 一种GaN基增强型MOSHFET器件及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006185964A (ja) * 2004-12-24 2006-07-13 Eudyna Devices Inc 半導体装置の製造方法
JP2010232610A (ja) * 2009-03-30 2010-10-14 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
CN102368501A (zh) * 2011-10-20 2012-03-07 中山大学 一种GaN基增强型MOSHFET器件及其制备方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Enhancement-Mode AlGaN/GaN HEMTs with High Linearity Fabricated by Hydrogen Plasma Treatment;Bin Lu et.al;《Device Research Conference》;20091215;第59-60页 *
Performance Enhancement of Normally-Off Al2O3/AlN/GaN MOS-Channel-HEMTs with an ALD-Grown AlN Interfacial Layer;shengzhou liu et.al;《Power Semiconductor Devices & IC"s (ISPSD)》;20140717;第362-365页 *

Also Published As

Publication number Publication date
CN105679679A (zh) 2016-06-15

Similar Documents

Publication Publication Date Title
US8803199B2 (en) III-nitride semiconductor device with stepped gate
CN105304689B (zh) 基于氟化石墨烯钝化的AlGaN/GaN HEMT器件及制作方法
CN107946358A (zh) 一种与Si‑CMOS工艺兼容的AlGaN/GaN异质结HEMT器件及其制作方法
CN104638010B (zh) 一种横向导通的GaN常关型MISFET器件及其制作方法
CN107742644B (zh) 一种高性能常关型的GaN场效应晶体管及其制备方法
JP2016139781A (ja) エンハンスメント型高電子移動度トランジスタおよびその製作方法
CN106298887B (zh) 一种高阈值电压高迁移率凹槽栅mosfet的制备方法
CN102810564B (zh) 一种射频器件及其制作方法
TW201442230A (zh) 異質結構功率電晶體以及製造異質結構半導體裝置的方法
JP2007165431A (ja) 電界効果型トランジスタおよびその製造方法
JP2011238931A (ja) エンハンスメントモード電界効果デバイスおよびそれを製造する方法
CN107768252A (zh) 一种高阈值电压高导通性能的常关型GaN基MOSFET结构及其制备方法
CN108807526A (zh) 增强型开关器件及其制造方法
KR20110067409A (ko) 인헨스먼트 노말리 오프 질화물 반도체 소자 및 그 제조방법
JP2020517119A (ja) ハイパワーデバイスの熱管理用ダイヤモンドエアブリッジ
CN106653840A (zh) 一种半导体器件及其制造方法
CN107785435A (zh) 一种低导通电阻MIS凹槽栅GaN基晶体管及制备方法
CN105679679B (zh) 一种GaN基凹槽栅MISFET的制备方法
CN104681620B (zh) 一种纵向导通的GaN常关型MISFET器件及其制作方法
CN206441733U (zh) 一种高阈值电压高迁移率凹槽栅mosfet结构
CN108695157B (zh) 一种空隙型复合钝化介质的氮化镓晶体管及制作方法
CN107706232A (zh) 一种原位MIS栅结构常关型GaN基晶体管及制备方法
CN207966998U (zh) 一种高阈值电压高导通性能的常关型GaN基MOSFET结构
TWI760937B (zh) 半導體結構及其製作方法
EP2933827A1 (en) Transistor having nitride semiconductor used therein and method for manufacturing transistor having nitride semiconductor used therein

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20211115

Address after: 201210 room 507-2, building 3, No. 111, Xiangke Road, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai

Patentee after: Shanghai xinyuanji Semiconductor Technology Co., Ltd

Address before: 510275 No. 135, Xingang West Road, Guangzhou, Guangdong

Patentee before: Sun Yat-sen University