CN111952175B - 晶体管的凹槽制作方法及晶体管 - Google Patents

晶体管的凹槽制作方法及晶体管 Download PDF

Info

Publication number
CN111952175B
CN111952175B CN202010642467.1A CN202010642467A CN111952175B CN 111952175 B CN111952175 B CN 111952175B CN 202010642467 A CN202010642467 A CN 202010642467A CN 111952175 B CN111952175 B CN 111952175B
Authority
CN
China
Prior art keywords
layer
dimensional material
groove
epitaxial layer
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010642467.1A
Other languages
English (en)
Other versions
CN111952175A (zh
Inventor
刘新科
贲建伟
利健
罗江流
王磊
贺威
林峰
黎晓华
朱德亮
吕有明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Red And Blue Enterprise Management Center LP
Original Assignee
Shenzhen Red And Blue Enterprise Management Center LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Red And Blue Enterprise Management Center LP filed Critical Shenzhen Red And Blue Enterprise Management Center LP
Priority to CN202010642467.1A priority Critical patent/CN111952175B/zh
Publication of CN111952175A publication Critical patent/CN111952175A/zh
Application granted granted Critical
Publication of CN111952175B publication Critical patent/CN111952175B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提出了一种晶体管的凹槽制作方法及晶体管，该方法包括：在衬底的上方外延生长外延层；在外延层的上方转移二维材料层，并继续外延生长外延层，二维材料层和外延层形成第一凹槽；在外延层的上方、第一凹槽的两侧外延生长第一势垒层和第二势垒层；在二维材料层的上方、第一势垒层的上方和第二势垒层的上方沉积介电质层，形成第二凹槽。通过该方法制作得到的晶体管的凹槽制，其凹槽表面更光滑，表面态密度更低。

Description

晶体管的凹槽制作方法及晶体管
技术领域
本发明涉及半导体领域，尤其涉及一种晶体管的凹槽制作方法及晶体管。
背景技术
高电子迁移率晶体管(High Electron Mobility Transistor，HEMT)广泛应用于各个领域。由于GaN与AlGaN异质结界面处会形成二维电子气，二维电子气中具有极高的载流子浓度以及载流子迁移率，因此GaN与AlGaN是制备HEMT器件的理想材料。然而耗尽型HEMT器件由于是常开器件，在应用耗尽型HEMT器件进行工作时，会额外损失大量能源。而增强型HEMT器件则不存在上述问题。常规的增强型HEMT器件是在耗尽型HEMT器件基础上，利用刻蚀方法，在HEMT器件的栅极处刻蚀出凹槽结构，中断二维电子气的传输。在使用时，可加大正向偏置电压，使得栅极处半导体材料聚集大量电子，从而使源极和漏极间的二维电子气重新导通，进而使得HEMT器件呈开启状态。然而，基于刻蚀方法制备的增强型HEMT器件，会在刻蚀或光刻时，在凹槽表面引入杂质并造成表面粗糙，从而引入高密度表面态。
发明内容
本发明实施例提供一种晶体管的凹槽制作方法及晶体管，通过采用晶体管的凹槽制作方法制备得到的晶体管的凹槽制表面光滑，从而晶体管的表面态密度。
本发明实施例提供一种晶体管的凹槽制作方法，所述方法包括：
在衬底的上方外延生长外延层；
在所述外延层的上方转移二维材料层，并继续外延生长所述外延层，使所述二维材料层和所述外延层形成第一凹槽；
在所述外延层的上方、所述第一凹槽的两侧外延生长第一势垒层和第二势垒层；
在所述二维材料层的上方、所述第一势垒层的上方和所述第二势垒层的上方沉积介电质层，形成第二凹槽。
优选地，在形成所述第二凹槽后，所述方法还包括：
在所述第二凹槽的上方制备栅极电极；
去除第一预设位置和第二预设位置处的介电质层，并所述第一预设位置处制备源极电极，在所述第二预设位置处制备漏极电极，得到所述晶体管，其中，所述第一预设位置为所述第一势垒层的上方，且所述源极电极与所述介电质层间隔预设宽度，所述第二预设位置为所述第二势垒层的上方，且所述源极电极与所述介电质层间隔预设宽度。
优选地，所述在所述外延层的上方转移二维材料层，包括：
采用激光在所述二维材料上打出纳米带；
将所述纳米带转移至所述外延层的上方，得到所述二维材料层。
优选地，所述在所述外延层的上方转移二维材料层，包括：
将所述二维材料转移至所述外延层的上方；
采用激光在所述二维材料上打出纳米带，得到所述二维材料层。
优选地，所述二维材料层采用层间以范德瓦尔斯力结合的材料。
优选地，所述第一势垒层和所述第二势垒层为所采用的材料为AlGaN，且Al组分大于0且小于或等于0.3。
优选地，所述第一势垒层和所述第二势垒层的厚度大于15纳米。
优选地，所述外延层的材料为GaN。
优选地，在衬底的上方外延生长的外延层的厚度大于或等于2微米且小于或等于10微米；
在转移所述二维材料层后，继续外延生长厚度大于0微米且小于等于1微米的所述外延层。
本发明实施例还提供一种晶体管，包括：
衬底；
外延层，形成于所述衬底上；
二维材料层，形成于所述外延层上，并与周边的外延层形成第一凹槽；
势垒层，形成于所述外延层上；
介电质层，形成于所述二维材料层及势垒层上，并形成第二凹槽；
电极层，包括：栅极电极、源极电极及漏极电极，所述栅极电极形成于所述介电质层上，所述源极电极及漏极电极形成于所述势垒层上。
本发明提出的晶体管的凹槽制作方法，通过先再衬底上外延生长外延层，再转移二维材料层，紧接着再继续外延生长外延层，形成第一凹槽，再在外延层上外延生长第一势垒层和第二势垒层，沉积介电质层，通过两步生长法制备第一凹槽，第一凹槽内壁会更加光滑平整，相较于传统地通过刻蚀或者光刻等操作形成凹槽，本发明能够避免刻蚀或者光刻等操作在外延层表面中引入杂质，第一凹槽的表面态密度大幅度降低。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是晶体管结构的截面图；
图2是本发明一实施例中晶体管的凹槽制作方法的流程图；
图3是晶体管的制作流程图；
图4是本发明另一实施例中晶体管的凹槽制作方法的流程图；
图5是本发明另一实施例中晶体管的凹槽制作方法的流程图；
图6是本发明另一实施例中晶体管的凹槽制作方法的流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
本发明实施例提出一种晶体管的凹槽制作方法，该方法可用于制作如图1所示的晶体管，该晶体管可以是高电子迁移率晶体管或是其他晶体管。图2是晶体管的凹槽制作方法的流程图，该制作方法利用两步生长法在衬底11上外延生长外延层12，如图2所示，该制作方法包括以下步骤：
S10：在衬底11的上方外延生长外延层12。
其中，外延层的材料可以是GaN，即为氮化镓，衬底11可以为GaN体材料同质衬底11、蓝宝石衬底11、碳化硅衬底11或者硅等异质衬底11等；示例性地，外延层12可以是n型掺杂GaN材料，也可以是非故意掺杂型GaN材料。具体地，可以在MBE(Molecular beamepitaxy，分子束外延)、MOCVD(Metal-organic Chemical Vapor Deposition，金属有机化合物化学气相沉淀)、HVPE(Hydride Vapor Phase Epitaxy，氢化物气相外延)等外延***中，在衬底11材料上外延生长预设厚度外延层12，其中，预设厚度可以是大于或等于2微米且小于或等于10微米。
以MOCVD***为外延***，以蓝宝石为衬底11为例，步骤S10可以是：将蓝宝石衬底11放置在MOCVD反应室中，在高温，如1150℃，氢气条件下清洗衬底11若干分钟，如十分钟；紧接着，在温度大于预设温度，如500℃，压力小于预设压力，如400mBar的条件下，通入NH3作为N源，TMGa作为Ga源，生长预设厚度的非故意掺杂型氮化镓，如5微米，其中，预设温度的范围可以是大于或等于450℃且小于等于1100℃。
S20：在外延层12的上方转移二维材料层13，并继续外延生长外延层12，二维材料层13和外延层12形成第一凹槽。
其中，二维材料层13采用层间以范德瓦尔斯力结合的二维材料，例如石墨烯等。具体地，将上述步骤S10生成的半成品从反应室取出，并转移二维材料层13至外延层12的上方，然后再将转移二维材料层13之后的半成品放回反应室中继续外延生长外延层12，继续外延生长的厚度可以是大于1微米且小于或等于2微米。
由于二维材料层13的层间作用力为较弱的范德瓦尔斯力，因此外延层不能在二维材料层13的表面上成核并生长。因此，在外延生长过程中引入二维材料，会使二维材料层13所覆盖区域不能继续生长氮化物，而在二维材料层13周边，外延层则可以继续成核生长，最终形成第一凹槽。
S30：在外延层12的上方、第一凹槽的两侧外延生长第一势垒层14和第二势垒层15。
其中，第一势垒层14和外延层12之间的异质结界面处，以及第二势垒层15和外延层12之间的异质结界面处均会形成二维电子气。
具体地，第一势垒层14的厚度可以等于第二势垒层15的厚度，该厚度可以是大于15纳米，厚度过低则不足以在外延层12界面处形成二维电子气，示例性地，该厚度可以是50纳米，这里不做具体限定。第一势垒层14和第二势垒层15的材料可以为AlGaN，且Al组分大于0且小于或等于0.3，组分过高则容易产生裂痕。另外，可以控制外延生长势垒层12的温度范围为900-1200℃。
S40：在二维材料层13的上方、第一势垒层14的上方和第二势垒层15的上方沉积介电质层16，形成第二凹槽。
介电质层16采用SiO2、SiN X等高介电常数介质，其中，SiN X为氮化硅，在该物质中，氮和硅的组分配比可根据实际需求确定。
示例性地，可以采用PECVD(Plasma Enhanced Chemical Vapor Deposition)，等离子体增强化学的气相沉积法)等方法在二维材料层13的上方、第一势垒层14的上方和第二势垒层15的上方沉积介电质层16，形成第二凹槽。
本发明实施例通过先再衬底上外延生长外延层，再转移二维材料层，紧接着再继续外延生长外延层，形成第一凹槽，再在外延层上外延生长第一势垒层和第二势垒层，沉积介电质层，通过两步生长法制备第一凹槽，第一凹槽内壁会更加光滑平整，相较于传统地通过刻蚀或者光刻等操作形成凹槽，本发明能够避免刻蚀或者光刻等操作在外延层表面中引入杂质，第一凹槽的表面态密度大幅度降低。
如图4本发明实施例在通过步骤S40形成第二凹槽之后，还可以包括步骤S50和S60。图3是本实施例的晶体管的制作流程图，其中，图3a对应图2中的S10，图3b对应图2中的S20，图3b和图3c对应图2中的S20，图3d对应图2中的S30，图3e对应图2中的S40，图3f对应图2中的S50，图3g对应图2中的S60。
S50：在第二凹槽的上方制备栅极电极17。
具体地，可以通过光刻、湿法腐蚀等技术，露出栅极电极17制备窗口，制备栅极电极17。其中，该栅极电极17可以是欧姆接触电极，例如Au。
示例性地，制备栅极电极17可以先在第二凹槽上沉积第一电极，再在第一电极的上方沉积光刻胶在，再进行曝光和刻蚀等操作，以将第一电极的宽度刻蚀为预设宽度，最后通过清洗等操作去除第一电极上方的光刻胶，至此制备出栅极电极17，其中，栅极电极17为经过曝光、刻蚀和去除光刻胶后的第一电极。
S60：去除第一预设位置和第二预设位置处的介电质层16，并第一预设位置处制备源极电极18，在第二预设位置处制备漏极电极19，得到晶体管，其中，第一预设位置为第一势垒层14的上方，且源极电极18与介电质层16间隔预设宽度，第二预设位置为第二势垒层15的上方，且源极电极18与介电质层16间隔预设宽度。
其中，该源极电极18和漏极电极19可以是欧姆接触电极，例如Au，具体地，通过套刻、刻蚀等方法去除第一预设位置和第二预设位置处的介电质层16，以露出源极电极18和漏极电极19的窗口，并在源极电极18的窗口和漏极电极19的窗口处制备源极电极18和漏极电极19，至此完成晶体管的制作，得到晶体管。
示例性地，制备源极电极18和漏极电极19的方法可以是：先在栅极电极17和介电质层16的上方沉积光刻胶，再进行曝光和套刻等操作，以去除第一预设位置和第二预设位置的介电质层16和光刻胶，露出源极电极18和漏极电极19的窗口，并在源极电极18和漏极电极19的窗口沉积第二电极和第三电极，最后去除其余位置的光刻胶，至此制备出源极电极18和漏极电极19，其中，经过套刻、曝光和去除光刻胶后的第二电极为源极电极18；经过套刻、曝光和去除光刻胶后的第三电极为漏极电极19。
在形成第二凹槽后，本发明实施例通过在第二凹槽内制备栅极电极17，再制备源极电极18和漏极电极19，得到晶体管。通过本实施例制作得到的晶体管，由于第一凹槽的表面态密度大幅度降低，从而减小HEMT器件在关断时的关断电流，提高了HEMT器件的导通/关断电流比，提高了器件工作性能的同时降低了能耗。
在本发明的另一实施例中，如图4所示，步骤S20中，在外延层12的上方转移二维材料层13，可以包括以下步骤：
S21：采用激光在二维材料上打出纳米带。
S22：将纳米带转移至外延层12的上方，得到二维材料层13。
具体地，可采用AFM(Atomic Force Microscope，原子力显微镜)针尖将纳米带转移至外延层12的上方。
在本发明的另一实施例中，如图5所示，步骤S20中，在外延层12的上方转移二维材料层13，可以包括以下步骤：
S23：将二维材料转移至外延层12的上方；
S24：采用激光在二维材料上打出纳米带，得到二维材料层13。
本发明的另一实施例还提出一种晶体管，该晶体管的结构可如图1所示，包括：衬底11、外延层12、势垒层(也即图1中的第一势垒层14、第二势垒层15)、二维材料层13，介电质层16、栅极电极17、源极电极18和漏极电极19，其中，外延层12位于衬底11的上方且与衬底11接触连接，外延层12的中间顶部具有第一凹槽，二维材料层13位于第一凹槽的底部，且二维材料层13与外延层12接触连接；第一势垒层14位于第一凹槽的第一侧、外延层12的上方，第二势垒层15位于第一凹槽的第二侧、所述外延层12的上方；介电质层16从第一势垒层14沿着第一凹槽的凹槽壁和二维材料层13延伸至第二势垒层15，且介电质层16与二维材料层13和外延层12接触连接，并形成第二凹槽；第二凹槽内具有栅极电极17，且栅极电极17与介电质层16接触连接；源极电极18位于第一势垒层14的上方，且与所述第一势垒层14接触连接，源极电极18与介电质层16间隔一定的宽度；漏极电极19位于第二势垒层15的上方，且与第二势垒层15接触连接，源极电极18与介电质层16间隔一定的宽度。该晶体管可采用上述晶体管的凹槽制作方法进行制作，该晶体管可参照晶体管的凹槽制作方法进行限定，在此不一一赘述。
以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。

Claims (9)

1.一种晶体管的凹槽制作方法，其特征在于，所述方法包括：
在衬底的上方外延生长外延层；
在所述外延层的上表面转移二维材料层，并继续外延生长所述外延层，使所述二维材料层和所述外延层形成第一凹槽；
在所述外延层的上方、所述第一凹槽的两侧分别外延生长第一势垒层和第二势垒层；
在所述二维材料层的上方、所述第一势垒层的上方和所述第二势垒层的上方沉积介电质层，形成第二凹槽；
所述二维材料层采用层间以范德瓦尔斯力结合的材料；其中，所述二维材料层的材料为石墨烯；
在所述第二凹槽的上方制备栅极电极，所述栅极电极顶面平整且填充所述第二凹槽。
2.如权利要求1所述的晶体管的凹槽制作方法，其特征在于，所述在所述外延层的上方转移二维材料层，包括：
采用激光在所述二维材料上打出纳米带；
将所述纳米带转移至所述外延层的上方，得到所述二维材料层。
3.如权利要求1所述的晶体管的凹槽制作方法，其特征在于，所述在所述外延层的上方转移二维材料层，包括：
将所述二维材料转移至所述外延层的上方；
采用激光在所述二维材料上打出纳米带，得到所述二维材料层。
4.如权利要求1所述的晶体管的凹槽制作方法，其特征在于，所述第一势垒层和所述第二势垒层为所采用的材料为AlGaN，且Al组分大于0且小于或等于0.3。
5.如权利要求1所述的晶体管的凹槽制作方法，其特征在于，所述第一势垒层和所述第二势垒层的厚度大于15纳米。
6.如权利要求1所述的晶体管的凹槽制作方法，其特征在于，所述外延层的材料为GaN。
7.如权利要求1所述的晶体管的凹槽制作方法，其特征在于，在衬底的上方外延生长的外延层的厚度大于或等于2微米且小于或等于10微米；
在转移所述二维材料层后，继续外延生长厚度大于0微米且小于等于1微米的所述外延层。
8.如权利要求1-7任意一项所述的晶体管的凹槽制作方法，其特征在于，在形成所述第二凹槽后，所述方法还包括：
去除第一预设位置和第二预设位置处的介电质层，并所述第一预设位置处制备源极电极，在所述第二预设位置处制备漏极电极，得到所述晶体管，其中，所述第一预设位置为所述第一势垒层的上方，且所述源极电极与所述介电质层间隔预设宽度，所述第二预设位置为所述第二势垒层的上方，且所述源极电极与所述介电质层间隔预设宽度。
9.一种晶体管，其特征在于，使用如权利要求1-8中任一项所述的晶体管的凹槽制作方法制作，包括：
衬底；
外延层，形成于所述衬底上；
二维材料层，形成于所述外延层上表面，并与周边的外延层形成第一凹槽；
势垒层，形成于所述外延层上；
介电质层，形成于所述二维材料层及势垒层上，并形成第二凹槽；
电极层，包括：栅极电极、源极电极及漏极电极，所述栅极电极形成于所述介电质层上，所述源极电极及漏极电极形成于所述势垒层上；所述栅极电极顶面平整且填充所述第二凹槽；
所述二维材料层采用层间以范德瓦尔斯力结合的材料；其中，所述二维材料层的材料为石墨烯。
CN202010642467.1A 2020-07-06 2020-07-06 晶体管的凹槽制作方法及晶体管 Active CN111952175B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010642467.1A CN111952175B (zh) 2020-07-06 2020-07-06 晶体管的凹槽制作方法及晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010642467.1A CN111952175B (zh) 2020-07-06 2020-07-06 晶体管的凹槽制作方法及晶体管

Publications (2)

Publication Number Publication Date
CN111952175A CN111952175A (zh) 2020-11-17
CN111952175B true CN111952175B (zh) 2023-07-04

Family

ID=73340281

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010642467.1A Active CN111952175B (zh) 2020-07-06 2020-07-06 晶体管的凹槽制作方法及晶体管

Country Status (1)

Country Link
CN (1) CN111952175B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115631997A (zh) * 2022-12-21 2023-01-20 泰科天润半导体科技（北京）有限公司 提高耐压的横向沟槽型碳化硅mosfet的制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10529807B2 (en) * 2016-04-19 2020-01-07 Sumitomo Electric Industries, Ltd. Stacked body and electronic device
CN107393890B (zh) * 2017-08-24 2023-10-20 北京华进创威电子有限公司 一种石墨烯掩埋散热层和纵向沟道GaN MISFET元胞结构及制备方法
CN107768249A (zh) * 2017-08-24 2018-03-06 北京大学深圳研究生院 一种高电子迁移率晶体管及其制造方法
CN107785435A (zh) * 2017-10-24 2018-03-09 江苏华功半导体有限公司 一种低导通电阻MIS凹槽栅GaN基晶体管及制备方法
CN107706241A (zh) * 2017-10-31 2018-02-16 中山大学 一种高质量MOS界面的常关型GaNMOSFET结构及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Huolin Huang et.al..Au-Free Normally-Off AlGaN/GaN-on-Si MIS-HEMTs Using Combined Partially Recessed and Fluorinated Trap Charge Gate Structures.《IEEE Electron Device Letters》.2014,第35卷(第5期),第569-571页. *

Also Published As

Publication number Publication date
CN111952175A (zh) 2020-11-17

Similar Documents

Publication Publication Date Title
US20200152779A1 (en) Normally-off hemt transistor with selective generation of 2deg channel, and manufacturing method thereof
CN110112215B (zh) 兼具栅介质与刻蚀阻挡功能结构的功率器件及制备方法
JP5923712B2 (ja) 半導体装置及びその製造方法
JP2007165431A (ja) 電界効果型トランジスタおよびその製造方法
US20100012952A1 (en) Nitride-Based Transistors Having Laterally Grown Active Region and Methods of Fabricating Same
US8551821B2 (en) Enhancement normally off nitride semiconductor device manufacturing the same
CN107742644B (zh) 一种高性能常关型的GaN场效应晶体管及其制备方法
KR101031798B1 (ko) 3차원 질화물 공명 터널링 반도체 소자 및 그 제조방법
US10622470B2 (en) Process of forming nitride semiconductor device
US10147811B2 (en) Process of forming a high electron mobility transistor (HEMT)
US20100301393A1 (en) Field effect transistor and manufacturing method therefor
US10134883B2 (en) Electronic device using group III nitride semiconductor and its fabrication method
JP5520432B2 (ja) 半導体トランジスタの製造方法
CN111952175B (zh) 晶体管的凹槽制作方法及晶体管
JP5056206B2 (ja) Ｉｉｉ族窒化物系半導体トランジスタおよびｉｉｉ族窒化物半導体積層ウエハ
CN115911103A (zh) 一种半导体器件结构及其制备方法
CN113628962A (zh) Ⅲ族氮化物增强型hemt器件及其制造方法
CN111640672A (zh) 增强型氮化镓基高电子迁移率晶体管及其制备方法
JP2003197645A (ja) ヘテロ接合電界効果トランジスタ及びその製造方法
CN219393401U (zh) 高集成度增强型GaN-HEMT
CN111640671B (zh) 氮化镓基高电子迁移率晶体管及其制备方法
CN113826212B (zh) 一种半导体结构的制备方法
US20230053045A1 (en) Semiconductor structure and manufacturing method therefor
WO2022194199A1 (zh) 半导体器件的外延结构及其制备方法、半导体器件
CN109273526B (zh) 一种高性能晶体管及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20230605

Address after: Room 303, Building 1, Nanke Chuangyuangu, Taoyuan Community, Dalang Street, Longhua District, Shenzhen, Guangdong 518109

Applicant after: Shenzhen Red and Blue Enterprise Management Center (L.P.)

Address before: 518000 No. 3688 Nanhai Road, Shenzhen, Guangdong, Nanshan District

Applicant before: SHENZHEN University

GR01 Patent grant
GR01 Patent grant