CN109755325A - 一种新型双槽型金属氧化物半导体势垒肖特基二极管结构及实现方法 - Google Patents
一种新型双槽型金属氧化物半导体势垒肖特基二极管结构及实现方法 Download PDFInfo
- Publication number
- CN109755325A CN109755325A CN201711056246.0A CN201711056246A CN109755325A CN 109755325 A CN109755325 A CN 109755325A CN 201711056246 A CN201711056246 A CN 201711056246A CN 109755325 A CN109755325 A CN 109755325A
- Authority
- CN
- China
- Prior art keywords
- oxide semiconductor
- schottky diode
- metal oxide
- barrier schottky
- type metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种新型双槽型金属氧化物半导体势垒肖特基二极管结构及制作方法,本发明属于微电子技术领域,涉及电力电子器件制作。所述结构包括衬底、n‑漂移区、掩膜介质层、双槽型结构、绝缘介质层、阴极金属和阳极金属。在衬底上生长n‑漂移区,并在该结构上形成掩膜介质层、双槽型结构、绝缘介质层、阳极金属以及阴极金属。本发明在n‑漂移区上形成双槽型结构,在反偏大电压下,双槽型结构能有效调节电场分布,能够把体材料击穿电场发挥到极致,进一步提高器件的击穿电压,拓展了垂直结构或者准垂直结构槽型金属氧化物半导体势垒肖特基二极管的应用范围。
Description
技术领域
本发明属于微电子技术领域,涉及电力电子器件制作
背景技术
近年来,随着材料科学的发展,高质量、高阻半导体晶体材料逐步商业化,这为垂直结构和准垂直结构器件的发展提供了便利。垂直结构和准垂直结构对于材料的掺杂浓度有极高的要求,只有把体材料的掺杂浓度控制到极低的程度,才能最大限度地发挥垂直或者准垂直结构器件的优势。
随着低缺陷、高阻半导体材料的商业化,垂直或者准垂直结构器件在功率电子领域的优势凸显,其利用高质量的半导体体材料进行导电,受界面态的影响很小,能最大限度地利用体材料的优越性能。
垂直或者准垂直结构肖特基势垒二极管结合了体材料高的击穿电场和肖特基势垒二极管作为多子器件的优点,具有较大的击穿电压和很快的反应速度,因此肖特基势垒二极管有很广泛的应用前景。但受限于肖特基势垒二极管结构自身存在的缺点,反偏情形下,高电场集中于金属半导体界面,对界面形貌有很高的要求,而且镜像力降低也会使反向漏电增大。
目前比较常用来改进垂直或者准垂直结构肖特基势垒二极管结构的有槽型金属氧化物半导体势垒二极管(TMBS)和结型势垒肖特基二极管(JBS)。第一种方法是通过开槽在肖特基结的侧面形成金属氧化物半导体(MOS)结构,二极管反偏时,MOS结构能够对金属半导体界面起到一定的屏蔽作用,电场积聚的效应在一定程度上得到了的抑制,但是这种屏蔽效果仍然有限,而且引入槽型结构之后,槽底部角落的电场集中,影响器件的稳定性;第二种方法是在肖特基结两侧形成P型半导体区域,通过两侧pn结的耗尽来实现屏蔽,但是引入pn结不可避免会使器件的反应速度变慢,不适合对器件速度要求比较高的场合。
发明内容
本发明为了更好地抑制垂直或者准垂直肖特基势垒二极管表面电场积聚效应,在传统槽型金属氧化物半导体势垒肖特基二极管结构的基础上,对槽型结构进行改进,形成双槽型金属氧化物半导体势垒肖特基二极管结构,使得二极管在反偏情况下电场分布更加均匀,槽型底部电场集中效应也得到很大程度的减弱,二极管的漏电减弱,耐压性能得到很大程度的提高。
本发明的技术思路如下:传统槽型金属氧化物半导体势垒肖特基二极管结构中,槽型结构属于单槽MOS结构。一方面,单槽MOS结构对金属半导体界面电场集中的抑制作用有限,在大的反向偏压下,MOS很难屏蔽金属半导体界面,高电场下结漏电严重;另一方面,在反向电压下,槽型底部角落电场集中,MOS漏电严重,屏蔽作用减弱,介质稳定性问题凸显。
依据上述技术思路,为了降低槽型金属氧化物半导体势垒肖特基二极管反向漏电,提高二极管的击穿电压,一种新型双槽型金属氧化物半导体势垒肖特基二极管结构及实现方法,所述结构包括衬底、n-漂移区、掩膜介质层、双槽型结构、绝缘介质层、阳极金属和阴极欧姆接触;在衬底上生长n-漂移区,如果衬底本身是高阻材料,就不需要生长n-漂移区,衬底本身构成n-漂移区,在晶圆表面定义槽型区域,刻蚀形成槽型结构,然后淀积绝缘材料,并在该结构上形成肖特基阳极,垂直结构二极管背面形成欧姆阴极,准垂直结构二极管通过刻蚀形成台面,阳极位于台面之上,阴极形成在台面下。
该结构中各层组成成分及材料种类如下所示:
所述衬底材料为以下材料的一种:Si、SiC、GaN、蓝宝石和金刚石。
所述n-漂移区材料为以下材料的一种:Si、SiC、GaN、蓝宝石和金刚石。
所述掩膜介质层的材料可以为:SiO2、Si3N4、Al2O3、HfO2、MgO以及光刻胶。
所述绝缘栅介质层的材料为以下材料中的任意一种:Si3N4、Al2O3、AlN、HfO2、SiO2、HfTiO、Sc2O3。、Ga2O3、MgO、SiNO。
所述阴极金属为:钛、铝、镍、金、铂、铱、钼、钽、铌、钴、锆、钨等中的一种或多种的合金。
所述阳极金属为以下导电材料的一种或多种的组合:铂、铱、镍、金、钼、钯、硒、铍、TiN、多晶硅、ITO。
这种新型双槽型金属氧化物半导体势垒肖特基二极管的制备方法包括以下具体步骤:
(1)在衬底上按照一定的生长条件生长n-漂移区(衬底本身是高阻材料,就不需要生长n-漂移区);
(2)对n-漂移区进行光刻和离子注入,形成结终端;
(3)对制备好有结终端的漂移区材料进行无机清洗,用流动的去离子水清洗后放入HCl:H2O=1:10的溶液中清洗1~2min,而后利用PECVD、ICPCVD或LPCVD在其表面形成一层薄的SiO2介质层作为浅槽刻蚀的掩膜;
(4)光刻浅槽区域,用RIE刻蚀SiO2形成刻蚀窗口,然后刻蚀形成浅槽,最后使用BOE去除SiO2掩膜;
(5)对完成浅槽刻蚀的材料利用PECVD、ICPCVD或LPCVD在其表面形成一层薄的SiO2介质层作为深槽刻蚀的掩膜;
(6)光刻深槽区域,用RIE刻蚀SiO2形成刻蚀窗口,然后刻蚀形成深槽,最后使用BOE去除SiO2掩膜;
(7)对完成深槽刻蚀的材料利用PECVD或LPCVD在其表面形成一层薄的Si3N4介质层作为MOS结构的介质层;
(8)对生长完介质层的材料进行光刻,用RIE刻蚀Si3N4形成阳极接触孔,然后用电子束蒸发或者磁控溅射阳极金属材料,然后对器件进行剥离工艺形成肖特基阳极;
(9)通过电子束蒸发或者磁控溅射在晶圆背面制备欧姆接触金属并进行剥离,最后在氮气环境中于300℃~400℃之间快速热退火(一般30s),形成欧姆阴极。
本发明具有如下优点:
(1)本发明的二极管通过引入双槽型结构,使得电场分布更均匀,充分地利用率体材料击穿场强的优点,抑制了反向漏电,有效地提高了击穿电压;
(2)本发明从器件结构设计的角度出发,通过引入深槽,有效地解决了浅槽底部角落电场集中的问题,减小了介质击穿的可能;
(3)本发明的结构与传统槽型金属氧化物半导体势垒肖特基二极管相比,本发明只增加一次槽刻蚀步骤,反向性能提高的同时对正向的影响很小,因此实现方法简单可行。
附图说明
通过参照附图能更加详尽地阐明本发明二极管的原理及其结构,并进一步描述本发明的示例性实施例,在附图中:
图1是传统垂直结构槽型金属氧化物半导体势垒肖特基二极管的整体剖面结构图,帮助更好地阐明本发明的设计思路;
图2是本发明垂直结构双槽型金属氧化物半导体势垒肖特基二极管结构示意图;
图3是传统槽型金属氧化物半导体势垒肖特基二极管和双槽型金属氧化物半导体势垒肖特基二极管在500V反向偏压下,器件中垂线上电场分布的比较;
图4~图17是本发明中的新型垂直结构双槽型金属氧化物半导体势垒肖特基二极管结构示意图,反映了本发明的工艺制造流程。
具体实施方式
在下文中,将参照附图更充分地描述本发明,在附图中示出了实施例及其实现过程,所描述的实施例仅仅是本发明中的一种实现形式,即本发明不应该解释为局限于在此阐述的实施例。基于该实施例,将本发明的范围充分地传达给本领域技术人员。
在下文中,将参照附图更详细地描述本发明的示例性实施例。
参照图2,该器件结构自下而上的顺序依次包括阴极金属、衬底、n-漂移区、绝缘介质层和阳极金属。其制备方法包括以下具体步骤:
(1)如图4所示,在GaN自支撑衬底上,首先用MOCVD或者MBE生长一层n--GaN漂移区;
(2)对(1)中外延生长好的GaN材料进行光刻和离子注入,形成结终端,如图5所示;
(3)对离子注入后的样片进行无机清洗,用流动的去离子水清洗后放入HCl:H2O=1:10的溶液中清洗1~2min,而后可利用PECVD、ICPCVD或LPCVD在其表面形成一层SiO2介质层作为浅槽刻蚀的掩膜,其剖面图如图6所示;
(4)在图6所示结构基础上进行光刻浅槽区域,用RIE刻蚀SiO2形成刻蚀窗口,如图7所示;
(5)形成图7所示结构之后,用ICP-RIE刻蚀形成浅槽,如图8所示,然后使用BOE去除SiO2掩膜,如图9所示;
(6)在图9所示结构基础上,利用PECVD、ICPCVD或LPCVD在其表面形成一层SiO2介质层作为深槽刻蚀的掩膜,其剖面图如图10所示;
(7)在如图10所示的结构基础上光刻定义出深槽区域,用RIE刻蚀SiO2形成刻蚀窗口,如图11所示;
(8)在如图11所示结构基础上,用ICP-RIE刻蚀形成深槽,如图12所示,然后使用BOE去除SiO2掩膜,如图13所示;
(9)在图13所示的结构上,利用PECVD或LPCVD在其表面形成一层薄的Si3N4介质层作为MOS结构的介质层,如图14所示;
(10)在图14结构基础上,用ICP-RIE刻蚀Si3N4形成阳极接触孔,如图15所示,然后用电子束蒸发或者磁控溅射阳极金属材料,然后对器件进行剥离工艺形成肖特基阳极,如图16所示;
(11)在图16所示的结构上,通过电子束蒸发或者磁控溅射在晶圆背面制备欧姆接触金属并进行剥离,最后在氮气环境中于300℃~400℃之间快速热退火(一般30s),形成欧姆阴极,如图17所示。
Claims (14)
1.一种新型双槽型金属氧化物半导体势垒肖特基二极管结构及实现方法,其特征在于:所述结构包括:衬底、n-漂移区、双槽型结构、绝缘栅介质层、阳极金属和阴极金属;所述深槽位于浅槽中,双槽对称分布在阳极金属和半导体接触区域的两侧;在衬底上生长n-漂移区材料,在晶圆表面定义槽型区域,刻蚀形成双槽型结构,然后淀积绝缘材料,并在该结构上形成肖特基阳极、欧姆阴极。
2.根据权利要求1所述的新型双槽型金属氧化物半导体势垒肖特基二极管结构及实现方法,其特征在于:其中的衬底材料为Si、SiC、GaN、蓝宝石和金刚石。
3.根据权利要求1所述的新型双槽型金属氧化物半导体势垒肖特基二极管结构及实现方法,其特征在于:其中的n-漂移区材料为Si、SiC、GaN、蓝宝石和金刚石。
4.根据权利要求1所述的新型双槽型金属氧化物半导体势垒肖特基二极管结构及实现方法,其特征在于:其中的n-漂移区材料可以通过再生长的方式形成,如果衬底本身就是高阻材料,那衬底就构成n-漂移区材料,而无须再生长。
5.根据权利要求4所述的新型双槽型金属氧化物半导体势垒肖特基二极管结构及实现方法,再生长的方法有:MOCVD、MBE以及MOCVD和MBE结合的方法。
6.根据权利要求1所述的新型双槽型金属氧化物半导体势垒肖特基二极管结构及实现方法,其特征在于:掩膜介质层的材料可以为:SiO2、Si3N4、Al2O3、HfO2、MgO以及光刻胶。
7.根据权利要求1所述的新型双槽型金属氧化物半导体势垒肖特基二极管结构及实现方法,其特征在于:绝缘栅介质层的材料为以下材料中的任意一种:Si3N4、Al2O3、AlN、HfO2、SiO2、HfTiO、Sc2O3、Ga2O3、MgO、SiNO。
8.根据权利要求1所述的新型双槽型金属氧化物半导体势垒肖特基二极管结构及实现方法,其特征在于:阴极材料为:钛、铝、镍、金、铂、铱、钼、钽、铌、钴、锆、钨中的一种或多种的合金。
9.根据权利要求1所述的新型双槽型金属氧化物半导体势垒肖特基二极管结构及实现方法,其特征在于:阳极金属为以下导电材料的一种或多种的组合:钛、铝、铂、铱、镍、金、钼、钯、硒、铍、TiN、多晶硅、ITO。
10.根据权利要求1所述的新型双槽型金属氧化物半导体势垒肖特基二极管结构及实现方法,其特征在于:槽型区域的掩膜介质层可以通过ICP-RIE或者RIE干法刻蚀实现。
11.根据权利要求1所述的新型双槽型金属氧化物半导体势垒肖特基二极管结构及实现方法,其特征在于:槽型区域的漂移区材料可以通过ICP-RIE或者RIE干法刻蚀、用热的KOH或者TMAH溶液的湿法腐蚀以及先用ICP刻蚀一部分漂移区,再用热的KOH或者TMAH溶液腐蚀去除残留的干法刻蚀产生的尖状物。
12.根据权利要求1所述的新型双槽型金属氧化物半导体势垒肖特基二极管结构及实现方法,其结构可以运用于垂直结构和准垂直结构。
13.根据权利要求12所述的新型双槽型金属氧化物半导体势垒肖特基二极管结构及实现方法,垂直结构是:阳极金属淀积在晶圆表面,阴极在晶圆背面形成,阴极和阳极位于晶圆的不同面上。
14.根据权利要求12所述的新型双槽型金属氧化物半导体势垒肖特基二极管结构及实现方法,准垂直结构是:阴极和阳极都位于晶圆的表面,在晶圆表面通过ICP-RIE或者RIE干法刻蚀形成台面,阴极在台面下形成,阳极在台面上形成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711056246.0A CN109755325A (zh) | 2017-11-01 | 2017-11-01 | 一种新型双槽型金属氧化物半导体势垒肖特基二极管结构及实现方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711056246.0A CN109755325A (zh) | 2017-11-01 | 2017-11-01 | 一种新型双槽型金属氧化物半导体势垒肖特基二极管结构及实现方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109755325A true CN109755325A (zh) | 2019-05-14 |
Family
ID=66398768
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711056246.0A Pending CN109755325A (zh) | 2017-11-01 | 2017-11-01 | 一种新型双槽型金属氧化物半导体势垒肖特基二极管结构及实现方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109755325A (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110504330A (zh) * | 2019-07-29 | 2019-11-26 | 广微集成技术(深圳)有限公司 | 一种肖特基二极管及其制备方法 |
CN110676307A (zh) * | 2019-10-12 | 2020-01-10 | 中国电子科技集团公司第十三研究所 | 肖特基二极管的制备方法 |
CN111180528A (zh) * | 2020-02-14 | 2020-05-19 | 重庆邮电大学 | 一种SiC肖特基二极管三阶斜台面结终端结构 |
CN114220869A (zh) * | 2021-11-24 | 2022-03-22 | 山东大学 | 一种具有沟槽结构的垂直型氮化镓肖特基二极管及其制备方法 |
CN116435343A (zh) * | 2023-04-17 | 2023-07-14 | 西安电子科技大学 | 一种侧壁刻蚀修复的Mos-Type沟槽型功率器件及其制备方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060157745A1 (en) * | 2005-01-18 | 2006-07-20 | Stmicroelectronics S.A. | Vertical unipolar component with a low leakage current |
CN101055891A (zh) * | 2006-04-10 | 2007-10-17 | 茂德科技股份有限公司 | 嵌壁式栅极结构及其制备方法 |
CN103515451A (zh) * | 2012-06-27 | 2014-01-15 | 财团法人工业技术研究院 | 双凹沟槽式肖特基势垒元件 |
US20140145207A1 (en) * | 2012-11-27 | 2014-05-29 | Industrial Technology Research Institute | Schottky Barrier Diode and Fabricating Method Thereof |
CN103956389A (zh) * | 2014-04-14 | 2014-07-30 | 杭州启沛科技有限公司 | 一种阶梯式沟槽mos肖特基二极管器件 |
CN106328690A (zh) * | 2016-09-05 | 2017-01-11 | 厦门集顺半导体制造有限公司 | 具有深槽和t‑poly结构的沟槽型mos肖特基整流器及制造方法 |
-
2017
- 2017-11-01 CN CN201711056246.0A patent/CN109755325A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060157745A1 (en) * | 2005-01-18 | 2006-07-20 | Stmicroelectronics S.A. | Vertical unipolar component with a low leakage current |
CN101055891A (zh) * | 2006-04-10 | 2007-10-17 | 茂德科技股份有限公司 | 嵌壁式栅极结构及其制备方法 |
CN103515451A (zh) * | 2012-06-27 | 2014-01-15 | 财团法人工业技术研究院 | 双凹沟槽式肖特基势垒元件 |
US20140145207A1 (en) * | 2012-11-27 | 2014-05-29 | Industrial Technology Research Institute | Schottky Barrier Diode and Fabricating Method Thereof |
CN103956389A (zh) * | 2014-04-14 | 2014-07-30 | 杭州启沛科技有限公司 | 一种阶梯式沟槽mos肖特基二极管器件 |
CN106328690A (zh) * | 2016-09-05 | 2017-01-11 | 厦门集顺半导体制造有限公司 | 具有深槽和t‑poly结构的沟槽型mos肖特基整流器及制造方法 |
Non-Patent Citations (1)
Title |
---|
翟东媛 等: "沟槽形状对硅基沟槽式肖特基二极管电学特性的影响", 《物理学报》 * |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110504330A (zh) * | 2019-07-29 | 2019-11-26 | 广微集成技术(深圳)有限公司 | 一种肖特基二极管及其制备方法 |
CN110676307A (zh) * | 2019-10-12 | 2020-01-10 | 中国电子科技集团公司第十三研究所 | 肖特基二极管的制备方法 |
CN110676307B (zh) * | 2019-10-12 | 2022-12-20 | 中国电子科技集团公司第十三研究所 | 肖特基二极管的制备方法 |
CN111180528A (zh) * | 2020-02-14 | 2020-05-19 | 重庆邮电大学 | 一种SiC肖特基二极管三阶斜台面结终端结构 |
CN114220869A (zh) * | 2021-11-24 | 2022-03-22 | 山东大学 | 一种具有沟槽结构的垂直型氮化镓肖特基二极管及其制备方法 |
CN114220869B (zh) * | 2021-11-24 | 2023-11-07 | 山东大学 | 一种具有沟槽结构的垂直型氮化镓肖特基二极管及其制备方法 |
CN116435343A (zh) * | 2023-04-17 | 2023-07-14 | 西安电子科技大学 | 一种侧壁刻蚀修复的Mos-Type沟槽型功率器件及其制备方法 |
CN116435343B (zh) * | 2023-04-17 | 2024-02-09 | 西安电子科技大学 | 一种侧壁刻蚀修复的Mos-Type沟槽型功率器件及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106876485B (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法 | |
CN109755325A (zh) | 一种新型双槽型金属氧化物半导体势垒肖特基二极管结构及实现方法 | |
US11342420B2 (en) | Heterojunction devices and methods for fabricating the same | |
KR101439805B1 (ko) | 반도체 장치의 제조 방법 | |
TW201208082A (en) | Schottky diode with combined field plate and guard ring | |
CN107978642B (zh) | 一种GaN基异质结二极管及其制备方法 | |
CN103515451A (zh) | 双凹沟槽式肖特基势垒元件 | |
CN107170671A (zh) | 一种基于离子注入的GaN功率器件及其制造方法 | |
CN108666359A (zh) | 一种利用新型势垒层提高GaN增强型沟道迁移率的器件结构及实现方法 | |
CN110518074B (zh) | 阴阳极交替的大电流GaN肖特基二极管及其制作方法 | |
CN106876256B (zh) | SiC双槽UMOSFET器件及其制备方法 | |
CN208028062U (zh) | 一种增强型和耗尽型GaN HEMT集成结构 | |
CN108258035A (zh) | 一种GaN基增强型场效应器件及其制作方法 | |
CN106298977B (zh) | 二极管阳极结构、纵向二极管以及横向二极管 | |
CN105470294A (zh) | 一种垂直型氮化镓功率开关器件及其制备方法 | |
CN211017091U (zh) | 一种垂直型GaN基凹槽结势垒肖特基二极管 | |
CN112018176A (zh) | 一种半导体器件及其制造方法 | |
CN107154426A (zh) | 一种提高硅基GaN HEMT关态击穿电压的器件结构及实现方法 | |
CN104681646A (zh) | 碳化硅嵌入式电极平面型光导开关及其制作方法 | |
CN110364575A (zh) | 一种具有浮动场环终端结构的结势垒肖特基二极管及其制备方法 | |
CN106952957A (zh) | 一种纵向型氮化镓基半导体器件及制造方法 | |
CN211045445U (zh) | 一种垂直导通氮化镓功率二极管 | |
CN108206220A (zh) | 金刚石肖特基二极管的制备方法 | |
CN110556431B (zh) | 一种垂直导通氮化镓功率二极管及其制备方法 | |
KR20180044110A (ko) | 실리콘 카바이드 트렌치 쇼트키 배리어 다이오드의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20190514 |
|
WD01 | Invention patent application deemed withdrawn after publication |