CN109194333A - 一种复合结构逐次逼近模数转换器及其量化方法 - Google Patents

一种复合结构逐次逼近模数转换器及其量化方法 Download PDF

Info

Publication number
CN109194333A
CN109194333A CN201810900483.9A CN201810900483A CN109194333A CN 109194333 A CN109194333 A CN 109194333A CN 201810900483 A CN201810900483 A CN 201810900483A CN 109194333 A CN109194333 A CN 109194333A
Authority
CN
China
Prior art keywords
capacitor
switch
serial
digital
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810900483.9A
Other languages
English (en)
Other versions
CN109194333B (zh
Inventor
张启辉
张中
钱莹莹
宁宁
于奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201810900483.9A priority Critical patent/CN109194333B/zh
Publication of CN109194333A publication Critical patent/CN109194333A/zh
Application granted granted Critical
Publication of CN109194333B publication Critical patent/CN109194333B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一种复合结构逐次逼近模数转换器及其量化方法，属于模拟数字转换技术领域。包括数字模拟转换模块、比较模块和逐次逼近逻辑模块，数字模拟转换模块包括电容权重式数字模拟转换单元和串行电容式数字模拟转换单元，逐次逼近逻辑模块包括电容权重式逐次逼近逻辑单元和串行逐次逼近逻辑单元分别用于控制电容权重式数字模拟转换单元和串行电容式数字模拟转换单元。本发明使用电容权重式数字模拟转换单元进行采样并通过两步式转换实现对模拟输入的量化，比较模块将数字模拟转换模块输出的电压信号与参考信号比较，得到的比较结果通过逐次逼近逻辑模块转换成复合结构逐次逼近模数转换器的输出码。本发明具有高面积效率、低功耗以及较快的转换速度等优点。

Description

一种复合结构逐次逼近模数转换器及其量化方法
技术领域
本发明属于模拟数字转换技术领域，特别涉及一种复合结构的逐次逼近模数转换器及其量化方法。
背景技术
模数转换器被广泛的应用于图像处理、数字视频和生物医疗等领域。而对于应用越来越广泛的手持移动终端设备而言(例如图像传感器)，低功耗对于产品电池的使用寿命有着至关重要的作用。同时随着人们对画质等感官体验的更高要求，以及追求更为细致的数据信息，这就要求模数转换器***需要具有更快的转换速度和更高的分辨精度。
传统N位二进制电容权重式逐次逼近型模数转换器如附图1所示，包含二进制电容权重式数字模拟转换器C-DAC101、采样保持电路S/H102、比较器CMP103和逐次逼近逻辑SARLogic104。其中，二进制电容权重式数字模拟转换器C-DAC101输出端连接到比较器CMP103的输入负端，采样保持电路S/H102输出端连接到比较器CMP103的输入正端，比较器CMP103的输出端连接到逐次逼近逻辑SAR Logic104的输入端，逐次逼近逻辑SAR Logic104的输出端输出二进制电容权重式数字模拟转换器C-DAC101的开关控制信号
在二进制电容权重式逐次逼近型模拟数字转换器中，其时序控制包括采样阶段和量化阶段。采样阶段，由采样保持电路S/H102对输入信号采样。量化阶段，在时钟CLK的驱动下，从最高位量化电容开始，由逐次逼近逻辑104给出控制逻辑使得二进制电容权重式数字模拟转换器C-DAC 101输出端电压发生切换，然后通过比较器CMP103将二进制电容权重式数字模拟转换器C-DAC 101输出端电压与采样保持电路S/H102输出的采样电压VH比较，并给出比较器结果，此时逐次逼近逻辑SAR Logic104再根据该次比较结果判断该位量化电容是否需要回切，并给出下一位量化电容的控制逻辑，如此循环，一直到最低位量化电容完成切换。
可见，对于二进制电容权重式数字模拟转换器C-DAC101而言，单位电容的个数和面积与分辨率N呈指数增长，庞大的电容数会导致过高的功耗和面积，一般这种传统N位二进制电容权重式逐次逼近型模数转换器结构实现的分辨率不超过10位。
对于N位电容式串行逐次逼近型模数转换器如附图2所示，包含串行电容式数字模拟转换器Serial-DAC201(C1＝C2)、采样保持电路S/H202、比较器CMP203、串行逐次逼近逻辑204。其中，串行电容式数字模拟转换器Serial-DAC201输出端连接到比较器CMP203的输入负端，采样保持电路S/H202输出端连接到比较器CMP203的输入正端，比较器CMP203的输出端连接到串行逐次逼近逻辑204的输入端，串行逐次逼近逻辑204的输出端输出串行电容式数字模拟转换器Serial-DAC201的开关控制信号。
在电容式串行逐次逼近型模拟数字转换器中，其时序控制同样包括采样阶段和量化阶段。采样阶段，由采样保持电路S/H202对输入信号采样。量化阶段，在时钟CLK的驱动下，串行逐次逼近逻辑204对串行电容式数字模拟转换器Serial-DAC201的具体操作流程如下所示：
1)复位阶段。对第一串行电容C1充电，第二串行电容C2复位，开关动作为：断开第一开关S1、第三开关S3和第四开关S4，闭合第二开关S2和第五开关S5。
2)电荷分配阶段。如果此时为第一次量化，则跳过该步骤。否则需要根据上几次的量化结果，以先进先出的串行输出方式控制对第一串行电容C1充电或放电操作。开关动作：断开第一开关S1和第四开关S4，闭合第五开关S5，上一次量化输出码为0时，断开第二开关S2，闭合第三开关S3；上一次量化输出码为1时，断开第三开关S3，闭合第二开关S2。
3)电荷分享阶段。将上一阶段存储在第一串行电容C1和第二串行电容C2的总电荷重新平均分配到这两个电容上。开关动作为：断开第二开关S2、第三开关S3、第四开关S4和第五开关S5，闭合第一开关S1。
4)电压比较阶段。将第二串行电容C2的上极板输出电压连接到比较器CMP203的输入负端并与比较器CMP203输入正端的采样电压VH比较并给出比较器结果。开关动作为：断开第一开关S1、第二开关S2、第三开关S3和第五开关S5，闭合第四开关S4。
从最高位码值开始，根据上述控制逻辑，如此循环往复，一直到最低位码值输出成功。尽管对于串行电容式数字模拟转换器Serial-DAC201而言，无论电容式串行逐次逼近型模数转换器的分辨率N如何增长，其单位电容个数总是保持为2，具有很高的面积效率和低功耗这两个优秀特性。但是与N位二进制电容权重式逐次逼近型模拟数字转换器相比而言，其量化阶段的周期数从之前的N个周期提升到现有的个周期。越高的分辨率意味着更多的转换周期，这对实现高速模拟数字转换器提出了严重的挑战。更糟糕的是在串行电容式数字模拟转换器C-DAC201中，由于开关直接与电容上极板相连，每当开关断开闭合时都会给电容引入额外的沟道电荷，使得电容C2输出端电压VDAC产生非线性，从而限制模数转换器ADC各种性能，包括积分非线性(INL)、微分非线性(DNL)、无杂散动态范围(SFDR)、有效位数(ENOB)等；因此一般电容式串行逐次逼近型模拟数字转换器实现的分辨率不超过8位。
对于上述两种传统结构的逐次逼近型模拟数字转换器，如果考虑到使用了额外的采样保持电路，比较器的输入共模电平必须满足输入信号范围。然而比较器有限的共模抑制比，导致了比较器的输入失调是随输入共模电平相关，从而恶化了模拟数字转换器的整体指标。一般而言，该种采样模式下的逐次逼近型模拟数字转换器实现的分辨率不超过8位。
发明内容
针对上述传统二进制电容权重式逐次逼近型模拟数字转换器存在的低面积效率和高功耗、电容式串行逐次逼近型模拟数字转换器存在的低速和引入沟道电荷以及传统采样模式下比较器输入共模电平随输入信号相关等一系列不足之处，本发明提出了一种复合结构的逐次逼近模数转换器及其量化方法，该复合结构逐次逼近模数转换器使用电容权重式数字模拟转换单元302进行采样并通过两步式转换实现对模拟输入的量化，第一步以电容权重式数字模拟转换单元302为核心实现对高位的量化；第二步以串行电容式数字模拟转换单元301为基础，将串行电容式数字模拟转换单元301中第二串行电容C2存储的电荷转移到电容权重式数字模拟转换单元302上，从而在电容式权重式数字模拟转换单元302的高位输出端产生更小的台阶电压以实现对低位的转化；在电荷转移之后，由于开关开启或关闭而引入的沟道电荷得到很好的抑制，因此整体电路吸收两种传统逐次逼近型模数转换器高面积效率、低功耗以及较快的转换速度的优点，同时由于采样方式的优化使得了比较模块303的输入共模电平独立于输入信号，保证了比较模块303输入失调与输入信号无关。
本发明的技术方案为：
一种复合结构逐次逼近模数转换器，包括数字模拟转换模块、比较模块303和逐次逼近逻辑模块304，
所述数字模拟转换模块包括电容权重式数字模拟转换单元302和串行电容式数字模拟转换单元301，所述电容权重式数字模拟转换单元302的低位输出端连接所述串行电容式数字模拟转换单元301的输出端，其高位输出端连接所述比较模块303的输入端；
所述比较模块303将所述电容权重式数字模拟转换器单元302输出的电压信号与参考信号进行比较，得到的比较结果通过所述逐次逼近逻辑模块304转换成所述复合结构逐次逼近模数转换器的输出码；
所述逐次逼近逻辑模块304包括电容权重式逐次逼近逻辑单元和串行逐次逼近逻辑单元，所述电容权重式逐次逼近逻辑单元用于控制所述电容权重式数字模拟转换单元302中的开关，所述串行逐次逼近逻辑单元用于控制所述串行电容式数字模拟转换单元301中的开关。
具体的，所述串行电容式数字模拟转换单元301包括第一串行电容C1、第二串行电容C2、第一开关S1、第二开关S2、第三开关S3、第四开关S4和第五开关S5，其中第一串行电容C1和第二串行电容C2的电容值相等；
第一开关S1接在第一串行电容C1的上极板和第二串行电容C2的上极板之间；
第二开关S2接在第一串行电容C1的上极板和高参考电压VT之间；
第三开关S3接在第一串行电容C1的上极板和低参考电压VB之间；
第四开关S4的一端连接第二串行电容C2的上极板，另一端作为所述串行电容式数字模拟转换单元301的输出端；
第五开关S5接在第二串行电容C2的上极板和低参考电压VB之间；
第一串行电容C1和第二串行电容C2的下极板连接低参考电压VB。
具体的，所述电容权重式数字模拟转换单元302包括高段电容阵列、低段电容阵列、耦合电容CS和复位开关；
所述高段电容阵列包括多个电容，所述高段电容阵列所有电容的上极板均连接所述电容权重式数字模拟转换单元302的高位输出端，下极板分别通过开关连接低参考电压VB、高参考电压VT或输入电压VIN；
所述低段电容阵列包括多个电容，其中所述低段电容阵列最低位电容的上极板通过开关后连接所述低段电容阵列其余电容的上极板并连接所述电容权重式数字模拟转换单元302的低位输出端，其下极板连接低参考电压VB；所述低段电容阵列的其余电容的下极板分别通过开关后连接低参考电压VB或高参考电压VT；
耦合电容CS接在所述电容权重式数字模拟转换单元302的高位输出端和低位输出端之间；
所述复位开关包括高段复位开关SH和低段复位开关SL，所述高段复位开关SH接在所述电容权重式数字模拟转换单元302的高位输出端和高参考电压VT之间，所述低段复位开关SL接在所述电容权重式数字模拟转换单元302的低位输出端和低参考电压VB之间。
一种复合结构逐次逼近模数转换器的量化方法，所述复合结构逐次逼近模数转换器包括数字模拟转换模块，所述数字模拟转换模块包括电容权重式数字模拟转换单元302和串行电容式数字模拟转换单元301；
所述串行电容式数字模拟转换单元301包括第一串行电容C1、第二串行电容C2、第一开关S1、第二开关S2、第三开关S3、第四开关S4和第五开关S5，其中第一串行电容C1和第二串行电容C2的电容值相等；
第一开关S1接在第一串行电容C1的上极板和第二串行电容C2的上极板之间；
第二开关S2接在第一串行电容C1的上极板和高参考电压VT之间；
第三开关S3接在第一串行电容C1的上极板和低参考电压VB之间；
第四开关S4的一端连接第二串行电容C2的上极板，另一端作为所述串行电容式数字模拟转换单元301的输出端；
第五开关S5接在第二串行电容C2的上极板和低参考电压VB之间；
第一串行电容C1和第二串行电容C2的下极板连接低参考电压VB；
所述电容权重式数字模拟转换单元302包括高段电容阵列和低段电容阵列；
所述高段电容阵列包含M+1个量化电容，所述M+1个量化电容的上极板均连接所述电容权重式数字模拟转换单元302的高位输出端，其下极板分别通过开关连接低参考电压VB、高参考电压VT或输入电压VIN；
所述低段电容阵列包含L个量化电容，所述低段电容阵列最低位量化电容的上极板通过最低位量化电容上极板开关ST后连接所述低段电容阵列其余量化电容的上极板并连接所述电容权重式数字模拟转换单元302的低位输出端，其下极板连接低参考电压VB；所述低段电容阵列其余量化电容的下极板分别通过开关后连接低参考电压VB或高参考电压VT；
所述复位开关包括高段复位开关SH和低段复位开关SL，所述高段复位开关SH接在所述电容权重式数字模拟转换单元302的高位输出端和高参考电压VT之间，所述低段复位开关SL接在所述电容权重式数字模拟转换单元302的低位输出端和低参考电压VB之间；
所述复合结构逐次逼近模数转换器进行P+Q次量化，P＝M+L，Q为正整数，量化的过程包括如下步骤：
a、断开第四开关S4，所述数字模拟转换模块仅包括所述电容权重式数字模拟转换单元302，对所述电容权重式数字模拟转换单元302进行量化得到所述复合结构逐次逼近模数转换器输出码的高P位；
b、闭合第四开关S4，所述数字模拟转换模块包括所述电容权重式数字模拟转换单元302和串行电容式数字模拟转换单元301，对所述数字模拟转换模块依次进行低Q次量化得到所述复合结构逐次逼近模数转换器输出码的低Q位，其中第j次量化的具体步骤如下，j为正整数且P+1≤j≤P+Q：
b1、断开第一开关S1、第三开关S3和第四开关S4，闭合第二开关S2和第五开关S5，将第一串行电容C1的电荷预充电至CU×(VT-VB)，第二串行电容C2的电荷初始化至0；
b2、断开第二开关S2、第三开关S3、第四开关S4和第五开关S5，闭合第一开关S1，将第一串行电容C1和第二串行电容C2的总电荷平均分配到第一串行电容C1和第二串行电容C2上；
b3、将所述电容权重式数字模拟转换单元302中的所有量化电容的下极板连接低参考电压VB，闭合所述高段复位开关SH和低段复位开关SL将所述电容权重式数字模拟转换单元302中低段电容阵列的所有量化电容的上极板连接低参考电压VB，将所述高段电容阵列的所有量化电容的上极板连接高参考电压VT；
b4、j＝P+1时进行步骤b6，j>P+1时进行步骤b5；
b5、从所述复合结构逐次逼近模数转换器输出码的第j-1位开始直到第P+1位为止，依次根据所述复合结构逐次逼近模数转换器输出码的第s位的数值判断是对第一串行电容C1进行充电或放电，其中s为正整数，P+1≤s≤j-1，具体判断方法为：
b51、当所述复合结构逐次逼近模数转换器输出码的第s位为0时，断开第二开关S2，闭合第三开关S3，将第一串行电容C1的电荷放电至0；当所述复合结构逐次逼近模数转换器输出码的第s位为1时，断开第三开关S3，闭合第二开关S2，将第一串行电容C1的电荷充电至CU×(VT-VB)；
b52、重复步骤b2；
b6、依次断开所述高段复位开关SH、最低位量化电容上极板开关ST和低段复位开关SL；
b7、断开第一开关S1和第五开关S5，闭合第四开关S4，将第二串行电容C2接入所述电容权重式数字模拟转换单元302，得到所述电容权重式数字模拟转换器单元302高位输出端的输出信号；
b8、将所述电容权重式数字模拟转换器单元302高位输出端的输出信号与参考信号进行比较，得到所述复合结构逐次逼近模数转换器的第j位输出码。
本发明的有益效果为：本发明的数字模拟转换模块包括电容权重式数字模拟转换单元302和串行电容式数字模拟转换单元301，从而将整个量化过程划分为两步，第一步以电容权重式数字模拟转换单元302为核心实现对高P位的量化，第二步以串行电容式数字模拟转换单元301为基础，通过合理的时序将第二串行电容C2存储的电荷转移到电容权重式数字模拟转换单元上，从而在数字模拟转换模块的输出端产生更小的台阶电压以实现对低Q位的转化；而由于开关开启或关闭而引入的沟道电荷因为电荷的转移效应在数字模拟转换模块的输出端得到很好的抑制，因此单位电容总数由N位电容式二进制权重逐次逼近型模拟数字转换器的2N降至2M+2L+2，转换周期由N位电容式串行逐次逼近型模数转换器的减少到因此本发明具有很高的面积效率、低功耗以及较快的转换速度。由于该复合结构逐次逼近模数转换器使用电容权重式数字模拟转换单元302中高段电容采样，使得了比较器的输入共模电平独立于输入信号，保证了比较器输入失调与输入信号无关。
附图说明
图1为传统N位电容式二进制权重逐次逼近型模数转换器的电路示意图。
图2为传统N位电容式串行逐次逼近型模数转换器的电路示意图。
图3为本发明提出的一种复合结构逐次逼近模数转换器的结构示意图。
图4为本发明提出的一种复合结构全差分逐次逼近模数转换器结构示意图。
图5为本发明提出的一种复合结构逐次逼近模数转换器的动态性能蒙特卡洛仿真结果示意图。
图6为本发明提出的一种复合结构逐次逼近模数转换器的静态性能蒙特卡洛仿真结果示意图。
图7为本发明提出的一种复合结构逐次逼近模数转换器的电容切换功耗仿真结果示意图。
具体实施方式
下面结合附图，通过实施例进一步说明本发明的技术方案。
本发明提出的一种复合结构逐次逼近模数转换器的整体结构示意图如图3所示，包括数字模拟转换模块、比较模块303和逐次逼近逻辑模块304。其中数字模拟转换模块包括电容权重式数字模拟转换单元302和串行电容式数字模拟转换单元301，电容权重式数字模拟转换单元302的低位输出端连接串行电容式数字模拟转换单元301的输出端，其高位输出端连接比较模块303的输入端。比较模块303将电容权重式数字模拟转换器单元302高位输出端输出的电压信号与参考信号进行比较，得到的比较结果通过逐次逼近逻辑模块304转换成复合结构逐次逼近模数转换器的输出码。其中逐次逼近逻辑模块304包括电容权重式逐次逼近逻辑单元和串行逐次逼近逻辑单元，电容权重式逐次逼近逻辑单元输出用于控制电容权重式数字模拟转换单元302中开关的开关控制信号，串行逐次逼近逻辑单元输出用于控制串行电容式数字模拟转换单元301中开关的开关信号。
串行电容式数字模拟转换单元301的结构如图3所示，包括第一串行电容C1、第二串行电容C2、第一开关S1、第二开关S2、第三开关S3、第四开关S4和第五开关S5，其中第一串行电容C1和第二串行电容C2的电容值相等，本实施例中第一串行电容C1和第二串行电容C2都为单位电容CU，其下极板均连接低参考电压VB。第二开关S2为电荷充电开关，接在第一串行电容C1的上极板和高参考电压VT之间，第三开关S3为电荷放电开关，接在第一串行电容C1的上极板和低参考电压VB之间，第二开关S2和第三开关S3用于控制对第一串行电容C1充放电；第一开关S1为电荷重分配开关，接在第一串行电容C1和第二串行电容C2的上极板之间，用于控制第一串行电容C1和第二串行电容C2上电荷的重新分配；第四开关S4为输出开关，其一端连接第二串行电容C2的上极板，另一端作为串行电容式数字模拟转换单元的输出端，用于将串行电容式数字模拟转换单元的输出连接到电容权重式数字模拟转换单元；第五开关S5为复位开关，接在第二串行电容C2的上极板和低参考电压VB之间，用于对第二串行电容C2进行复位。
电容权重式数字模拟转换器模块302包括电容阵列，电容阵列可以是分段结构也可以是不分段结构，分段结构中通过耦合电容将分段的电容阵列连接起来，本实施例中以分段式结构的电容权重式数字模拟转换器模块302为例详细描述其结构连接和工作过程。
如图3所示给出了分段式电容阵列的结构，电容权重式数字模拟转换器模块302包括分段式的电容阵列、耦合电容CS和复位开关。电容阵列包括高段电容阵列和低段电容阵列，其中高段电容阵列包括M+1个量化电容，M为正整数，高段电容阵列所有量化电容上极板均连接电容权重式数字模拟转换单元302的高位输出端，在量化过程中其下极板分别通过开关连接低参考电压VB或高参考电压VT；由于采用高段电容采样，在采样过程中其下极板需要通过采样开关连接至输入信号VIN。低段电容阵列包括L个量化电容，L为正整数，其中低段电容阵列的最低位量化电容的上极板通过开关ST后连接电容权重式数字模拟转换单元302的低位输出端，其下极板连接低参考电压VB；低段电容阵列的其余量化电容的上极板均连接电容权重式数字模拟转换单元302的低位输出端，下极板分别通过开关后连接低参考电压VB或高参考电压VT；耦合电容CS接在电容权重式数字模拟转换单元302的高位输出端和低位输出端之间。复位开关包括高段复位开关SH和低段复位开关SL，高段复位开关SH接在电容权重式数字模拟转换单元302的高位输出端和高参考电压VT之间，低段复位开关SL接在电容权重式数字模拟转换单元302的低位输出端和低参考电压VB之间。
对分段式的电容权重式数字模拟转换单元302中所有量化电容按照最高位Ca21到最低位Ca2M+L+1进行编号，记Ca2i(i＝1,2,3,…,M+L+2)，其电容值大小，如式(1)所示：
其中CU为单位电容值，为了保证分段式电容权重式数字模拟转换单元302的权重等比，耦合电容CS的电容值为
高段电容阵列的权重WeightMSB(i)与低段电容阵列的权重WeightLSB(i)的关系如式(2)所示：
其中CMSB_Tot为高段电容阵列的量化电容值之和，CLSB_Tot为低段电容阵列的量化电容值之和，CS为耦合电容的电容值。
本发明应用在单端模数转换器中时，比较模块303的一个输入端连接电容权重式数字模拟转换器模块302高位输出端输出的电压信号Vdach，其另一个输入端连接高参考电压VT作为参考信号。
除了在单端模数转换器的应用，本发明提出的复合结构的逐次逼近模数转换器还可以用于对全差分信号的量化，此时比较模块的两个输入端分别连接差分结构的数字模拟转换模块的差分输出端，差分输入信号通过电容权重式数字模拟转换单元402产生差分输出信号，比较模块将差分输出信号的差值与参考电压进行比较，此时参考电压为0。图4所示为复合结构全差分逐次逼近模数转换器结构示意图，包括差分结构的数字模拟转换模块、比较模块403和逐次逼近逻辑模块404。其中差分结构的数字模拟转换模块包括差分结构的串行电容式数字模拟转换单元401和差分结构的电容权重式数字模拟转换单元402。电容权重式数字模拟转换单元402的差分输出端分别连接在比较模块403的两个输入端，比较模块403比较电容权重式数字模拟转换器单元402差分输出信号Vdach,n与Vdach,n，将得到的比较结果通过逐次逼近逻辑模块404转换成复合结构逐次逼近模数转换器的输出码。同理于单端模数转换器结构，逐次逼近逻辑模块404包括电容权重式逐次逼近逻辑单元和串行逐次逼近逻辑单元，电容权重式逐次逼近逻辑单元输出用于控制差分结构的电容权重式数字模拟转换单元402中开关的开关控制信号，串行逐次逼近逻辑单元输出用于控制差分结构的串行电容式数字模拟转换单元401中开关的开关信号。
本发明提出的复合结构逐次逼近模数转换器的量化位数为P+Q，其量化方法分为两部分，第一部分为高P位的量化，第二部分为低Q位的量化，其中P和Q均为正整数，P由电容权重式数字模拟转换单元决定，以图3所示的电容权重式数字模拟转换单元302采用分段结构的单端逐次逼近模数转换器为例说明量化的过程，由于电容权重式数字模拟转换单元302高段电容阵列包括M+1个量化电容，低段电容阵列包括L个量化电容，则P＝M+L。
在第一部分进行高P位的量化时，将第四开关S4断开，此时数字模拟转换模块仅包括电容权重式数字模拟转换单元302，逐次逼近逻辑模块304也只有电容权重式逐次逼近逻辑单元工作，高P位的量化与传统的电容权重式逐次逼近型模数转换器的量化方式相同，在时钟CLK的驱动下，从最高位电容开始，由电容权重式逐次逼近逻辑单元给出控制逻辑使得电容权重式数字模拟转换单元302输出端电压发生切换，然后通过比较器模块303与高参考电压VT比较，得到比较结果，同时电容权重式逐次逼近逻辑单元再根据该次比较结果判断该位电容是否需要回切，并给出下一位电容的控制逻辑，如此循环，一直到最低位电容完成切换，逐次逼近逻辑模块304根据每一次切换得到的比较结果得到复合结构逐次逼近模数转换器输出码的高P位。
高P位的量化完成之后，根据低位量化编码对串行电容式数字模拟转换单元中的第二串行电容C2进行充电、放电和电荷重新分配操作，闭合第四开关S4，将串行电容式数字模拟转换单元301加入到数字模拟转换模块中，将存储在第二串行电容C2上的电荷通过电容交换的方式转移到电容权重式数字模拟转换单元302中，从而在电容权重式数字模拟转换单元302的输出端产生更小的台阶电压实现对第二部分低Q位的量化，其中第j次量化的具体步骤如下，j为正整数且P+1≤j≤P+Q：
1、低K位的每一位量化之前需要对第一串行电容C1和第二串行电容C2进行初始复位操作，通过串行逐次逼近逻辑单元输出开关控制信号断开第一开关S1、第三开关S3和第四开关S4，闭合第二开关S2和第五开关S5，从而将第一串行电容C1的电荷量Q1预充电至CU×(VT-VB)，第二串行电容C2的电荷量Q2初始化至0；
2、初始化结束之后，需要将第一串行电容C1和第二串行电容C2的总电荷进行重新分配，通过串行逐次逼近逻辑单元输出开关控制信号断开第二开关S2、第三开关S3、第四开关S4和第五开关S5，闭合第一开关S1，将第一串行电容C1和第二串行电容C2的总电荷平均分配到第一串行电容C1和第二串行电容C2上；
但是在第二开关S2和第五开关S5关断的同时会分别向第一串行电容C1和第二串行电容C2注入一定量的沟道电荷+Qchs2、-Qchs5；在第一开关S1开启时，又会吸收一定的电荷量-Qchs1，i，因此在电荷分享结束之后第一串行电容C1的电荷量Q1和第二串行电容C2的电荷量Q2分别如式(3)所示：
3、在进行下述步骤的电荷转移之前，需要对电容权重式数字模拟转换单元进行复位操作，以保证第二串行电容C2的电荷能够正确转移，复位的具体步骤为将电容权重式数字模拟转换单元中的所有量化电容的下极板连接低参考电压VB，闭合复位开关将电容权重式数字模拟转换单元中302的低段电容阵列的所有量化电容的上极板连接低参考电压VB，高段电容阵列的所有量化电容的上极板连接高参考电压VT；步骤3可以与步骤1和步骤2同时进行；
4、经过上面的步骤后，如果此时是进行j＝P+1位量化，则进行步骤6；如果此时是进行j>P+1位的量化，则进行步骤5；
5、从复合结构逐次逼近模数转换器输出码的第j-1位开始直到第P+1位为止，根据复合结构逐次逼近模数转换器输出码的第s位的数值判断第一串行电容C1的状态以便进行多次电荷分享，其中s为正整数，P+1≤s≤j-1，即先根据复合结构逐次逼近模数转换器输出码的第j-1位判断第一串行电容C1的状态后进行一次电荷分享即步骤2，再根据复合结构逐次逼近模数转换器输出码的第j-2位判断第一串行电容C1的状态后进行一次电荷分享，直到根据复合结构逐次逼近模数转换器输出码的第P+1位判断第一串行电容C1的状态后进行一次电荷分享之后再进行步骤6，其中判断第一串行电容C1的状态的具体方法为：
5.1、当复合结构逐次逼近模数转换器输出码的第s位为0时，断开第二开关S2，闭合第三开关S3，将第一串行电容C1的电荷放电至0；当复合结构逐次逼近模数转换器输出码的第s位为1时，断开第三开关S3，闭合第二开关S2，将第一串行电容C1的电荷充电至CU×(VT-VB)；
5.2、重复步骤2，即通过串行逐次逼近逻辑单元301输出开关控制信号断开第二开关S2、第三开关S3、第四开关S4和第五开关S5，闭合第一开关S1，将第一串行电容C1和第二串行电容C2的总电荷平均分配到第一串行电容C1和第二串行电容C2上；
6、电荷转移之前，依次断开高段电容复位开关SH、最低位量化电容CM+L+1上极板开关ST和低段复位开关SL；由于沟道电注入，低段电容阵列上极板节点电荷不为0，而是高段电容复位开关SH、最低位量化电容CM+L+1上极板开关ST和低段复位开关SL三个开关注入电荷量之和QS；
7、进行电荷转移，断开第一开关S1和第五开关S5，闭合第四开关S4，将第二串行电容C2接入电容权重式数字模拟转换单元302；此时会分别向第二串行电容C2注入和吸收一定量的沟道电荷-Qchs1,o、+Qchs4。最终电容权重式数字模拟转换单元302的低段电容阵列上极板电荷如式(4)所示：
8、电荷转移结束之后，电容权重式逐次逼近逻辑单元根据高P位量化编码产生开关控制信号控制电容权重式数字模拟转换单元302的量化电容下极板开关，得到电容权重式数字模拟转换单元302输出端电压信号Vdach，如式(5)所示：
其中CMSB_Tot＝2M×CU，CLSB_Tot＝(2L-1)×CU。
9、将电容权重式数字模拟转换单元302输出端电压信号Vdach与高参考电压VT比较，得到复合结构逐次逼近模数转换器的第j位输出码。
通过式(5)可以发现，开关MOS的沟道电荷对输出电压的影响被衰减了2M+L+2L-1倍。在单位电容CU＝100fF，高参考电压VT＝1.9V，低参考电压VB＝0.7V时，设置合适的开关及虚拟开关尺寸，可以将沟道电荷在第二串行电容C2引入的电压偏差控制在3δ≤5mV，即式(6)：
因此对于电容式串行逐次逼近型模数转换器，分辨率一般不超过8位。但通过电荷转移技术，可以大大抑制沟道电荷对输出电压的影响。当P+Q＝14，P＝9,M＝6，L＝3时，沟道电荷注入产生的偏差为5mV/519≈9.63μV远小于14位1LSB＝72.82μV。因此高段电容上极板的输出端电压Vdach可以化简重写为式(7)：
此时高段电容上极板的输出端电压Vdach的变化量等价于电容权重式数字模拟转换单元最低位量化电容CM+L+1权重的一半，从而将分辨率从M+L位延拓到M+L+1位。
对本发明提出的一种复合结构逐次逼近模数转换器进行matlab仿真，得到本发明的动态性能(无杂散动态范围SFDR、有效位数ENOB)蒙特卡洛仿真结果示意图、静态性能(微分非线性DNL、积分非线性INL)蒙特卡洛仿真结果示意图和电容切换功耗仿真结果示意图，分别如图5、图6和图7所示，仿真设定中，单位电容值取CU＝100uf，单位电容失配误差为蒙特卡洛仿真次数为1000次。
从仿真结果可以看出，该复合结构逐次逼近模数转换器在保证高面积效率的前提下仍具有良好的动态性能和优秀的静态指标，其无杂散动态范围(SFDR)、有效位数(ENOB)、微分非线性(DNL)、积分非线性(INL)在仿真1000次的平均值分别为88.5dB、13.21Bit、0.994LSB、1.655LSB。由于整体电容阵列具有极高的面积效率，其开关电容切换功耗仅仅为77.8662CV2。因此证明本发明提出的复合结构逐次逼近模数转换器具有优秀的性能指标。
传统电容式二进制权重逐次逼近型模数转换器中的电容权重式数字模拟转换器基于电荷守恒的原理，也就是说传统电容式二进制权重逐次逼近型模数转换器的初始电荷是固定的，在量化过程中也是保持不变的，如果修改会导致量化错误。而单独的电容式串行逐次逼近型模拟数字转换器几乎就是失败的结构，在当今CMOS工艺下，因为电荷注入的原因完全无法实现高速高精度的需求，从1978年这个架构被提出开始，就从来没有再次使用过。本发明提出的一种复合结构逐次逼近模数转换器及其量化方法，由于其数字模拟转换模块包含串行电容式数字模拟转换单元301和电容权重式数字模拟转换单元302两个部分，从而将整个量化过程划分为两步式量化：第一步以电容权重式数字模拟转换单元302为核心实现对高P位的量化；第二步以串行电容式数字模拟转换单元301为基础，将第二串行电容C2存储的电荷转移到电容权重式数字模拟转换单元302上，从而在电容权重式数字模拟转换单元302的输出端产生更小的台阶电压以实现对低Q位的转化。量化过程结合电荷转移的方法，将串行电容式数字模拟转换单元的电荷合理转移到电容权重式数字模拟转换单元中，修改了电容权重式数字模拟转换单元的初始电荷量，并由于电荷转移效应，使得由于开关开启或关闭而引入的沟道电荷得到很好的抑制，因此整体电路具有很高的面积效率、低功耗以及较快的转换速度。由于该复合结构逐次逼近模数转换器可以使用电容权重式数字模拟转换单元302中高段电容采样，使得了比较模块的输入共模电平独立于输入信号，保证了比较模块输入失调与输入信号无关。
值得说明的是，虽然本发明提出的一种复合结构逐次逼近模数转换器及其量化方法的内容已经以实例的形式公开如上，然而并非用以限定本发明，如果本领域技术人员，在不脱离本发明的精神所做的非实质性改变或改进，都应该属于本发明权利要求保护的范围。

Claims (4)

1.一种复合结构逐次逼近模数转换器，包括数字模拟转换模块、比较模块(303)和逐次逼近逻辑模块(304)，
其特征在于，所述数字模拟转换模块包括电容权重式数字模拟转换单元(302)和串行电容式数字模拟转换单元(301)，所述电容权重式数字模拟转换单元(302)的低位输出端连接所述串行电容式数字模拟转换单元(301)的输出端，其高位输出端连接所述比较模块(303)的输入端；
所述比较模块(303)将所述电容权重式数字模拟转换器单元(302)输出的电压信号与参考信号进行比较，得到的比较结果通过所述逐次逼近逻辑模块(304)转换成所述复合结构逐次逼近模数转换器的输出码；
所述逐次逼近逻辑模块(304)包括电容权重式逐次逼近逻辑单元和串行逐次逼近逻辑单元，所述电容权重式逐次逼近逻辑单元用于控制所述电容权重式数字模拟转换单元(302)中的开关，所述串行逐次逼近逻辑单元用于控制所述串行电容式数字模拟转换单元(301)中的开关。
2.根据权利要求1所述的复合结构逐次逼近模数转换器，其特征在于，所述串行电容式数字模拟转换单元(301)包括第一串行电容(C1)、第二串行电容(C2)、第一开关(S1)、第二开关(S2)、第三开关(S3)、第四开关(S4)和第五开关(S5)，其中第一串行电容(C1)和第二串行电容(C2)的电容值相等；
第一开关(S1)接在第一串行电容(C1)的上极板和第二串行电容(C2)的上极板之间；
第二开关(S2)接在第一串行电容(C1)的上极板和高参考电压(VT)之间；
第三开关(S3)接在第一串行电容(C1)的上极板和低参考电压(VB)之间；
第四开关(S4)的一端连接第二串行电容(C2)的上极板，另一端作为所述串行电容式数字模拟转换单元(301)的输出端；
第五开关(S5)接在第二串行电容(C2)的上极板和低参考电压(VB)之间；
第一串行电容(C1)和第二串行电容(C2)的下极板连接低参考电压(VB)。
3.根据权利要求1所述的复合结构逐次逼近模数转换器，其特征在于，所述电容权重式数字模拟转换单元(302)包括高段电容阵列、低段电容阵列、耦合电容(CS)和复位开关；
所述高段电容阵列包括多个电容，所述高段电容阵列所有电容的上极板均连接所述电容权重式数字模拟转换单元(302)的高位输出端，下极板分别通过开关连接低参考电压(VB)、高参考电压(VT)或输入电压(VIN)；
所述低段电容阵列包括多个电容，其中所述低段电容阵列最低位电容的上极板通过开关后连接所述低段电容阵列其余电容的上极板并连接所述电容权重式数字模拟转换单元(302)的低位输出端，其下极板连接低参考电压(VB)；所述低段电容阵列的其余电容的下极板分别通过开关后连接低参考电压(VB)或高参考电压(VT)；
耦合电容(CS)接在所述电容权重式数字模拟转换单元(302)的高位输出端和低位输出端之间；
所述复位开关包括高段复位开关(SH)和低段复位开关(SL)，所述高段复位开关(SH)接在所述电容权重式数字模拟转换单元(302)的高位输出端和高参考电压(VT)之间，所述低段复位开关(SL)接在所述电容权重式数字模拟转换单元(302)的低位输出端和低参考电压(VB)之间。
4.一种复合结构逐次逼近模数转换器的量化方法，其特征在于，所述复合结构逐次逼近模数转换器包括数字模拟转换模块，所述数字模拟转换模块包括电容权重式数字模拟转换单元(302)和串行电容式数字模拟转换单元(301)；
所述串行电容式数字模拟转换单元(301)包括第一串行电容(C1)、第二串行电容(C2)、第一开关(S1)、第二开关(S2)、第三开关(S3)、第四开关(S4)和第五开关(S5)，其中第一串行电容(C1)和第二串行电容(C2)的电容值相等；
第一开关(S1)接在第一串行电容(C1)的上极板和第二串行电容(C2)的上极板之间；
第二开关(S2)接在第一串行电容(C1)的上极板和高参考电压(VT)之间；
第三开关(S3)接在第一串行电容(C1)的上极板和低参考电压(VB)之间；
第四开关(S4)的一端连接第二串行电容(C2)的上极板，另一端作为所述串行电容式数字模拟转换单元(301)的输出端；
第五开关(S5)接在第二串行电容(C2)的上极板和低参考电压(VB)之间；
第一串行电容(C1)和第二串行电容(C2)的下极板连接低参考电压(VB)；
所述电容权重式数字模拟转换单元(302)包括高段电容阵列和低段电容阵列；
所述高段电容阵列包含M+1个量化电容，所述M+1个量化电容的上极板均连接所述电容权重式数字模拟转换单元(302)的高位输出端，其下极板分别通过开关连接低参考电压(VB)、高参考电压(VT)或输入电压(VIN)；
所述低段电容阵列包含L个量化电容，所述低段电容阵列最低位量化电容的上极板通过最低位量化电容上极板开关(ST)后连接所述低段电容阵列其余量化电容的上极板并连接所述电容权重式数字模拟转换单元(302)的低位输出端，其下极板连接低参考电压(VB)；所述低段电容阵列其余量化电容的下极板分别通过开关后连接低参考电压(VB)或高参考电压(VT)；
所述复位开关包括高段复位开关(SH)和低段复位开关(SL)，所述高段复位开关(SH)接在所述电容权重式数字模拟转换单元(302)的高位输出端和高参考电压(VT)之间，所述低段复位开关(SL)接在所述电容权重式数字模拟转换单元(302)的低位输出端和低参考电压(VB)之间；
所述复合结构逐次逼近模数转换器进行P+Q次量化，P＝M+L，Q为正整数，量化的过程包括如下步骤：
a、断开第四开关(S4)，所述数字模拟转换模块仅包括所述电容权重式数字模拟转换单元(302)，对所述电容权重式数字模拟转换单元(302)进行量化得到所述复合结构逐次逼近模数转换器输出码的高P位；
b、闭合第四开关(S4)，所述数字模拟转换模块包括所述电容权重式数字模拟转换单元(302)和串行电容式数字模拟转换单元(301)，对所述数字模拟转换模块依次进行低Q次量化得到所述复合结构逐次逼近模数转换器输出码的低Q位，其中第j次量化的具体步骤如下，j为正整数且P+1≤j≤P+Q：
b1、断开第一开关(S1)、第三开关(S3)和第四开关(S4)，闭合第二开关(S2)和第五开关(S5)，将第一串行电容(C1)的电荷预充电至CU×(VT-VB)，第二串行电容(C2)的电荷初始化至0；
b2、断开第二开关(S2)、第三开关(S3)、第四开关(S4)和第五开关(S5)，闭合第一开关(S1)，将第一串行电容(C1)和第二串行电容(C2)的总电荷平均分配到第一串行电容(C1)和第二串行电容(C2)上；
b3、将所述电容权重式数字模拟转换单元(302)中的所有量化电容的下极板连接低参考电压(VB)，闭合所述高段复位开关(SH)和低段复位开关(SL)将所述电容权重式数字模拟转换单元(302)中低段电容阵列的所有量化电容的上极板连接低参考电压VB，将所述高段电容阵列的所有量化电容的上极板连接高参考电压(VT)；
b4、j＝P+1时进行步骤b6，j>P+1时进行步骤b5；
b5、从所述复合结构逐次逼近模数转换器输出码的第j-1位开始直到第P+1位为止，依次根据所述复合结构逐次逼近模数转换器输出码的第s位的数值判断是对第一串行电容(C1)进行充电或放电，其中s为正整数，P+1≤s≤j-1，具体判断方法为：
b51、当所述复合结构逐次逼近模数转换器输出码的第s位为0时，断开第二开关(S2)，闭合第三开关(S3)，将第一串行电容(C1)的电荷放电至0；当所述复合结构逐次逼近模数转换器输出码的第s位为1时，断开第三开关(S3)，闭合第二开关(S2)，将第一串行电容(C1)的电荷充电至CU×(VT-VB)；
b52、重复步骤b2；
b6、依次断开所述高段复位开关(SH)、最低位量化电容上极板开关(ST)和低段复位开关(SL)；
b7、断开第一开关(S1)和第五开关(S5)，闭合第四开关(S4)，将第二串行电容(C2)接入所述电容权重式数字模拟转换单元(302)，得到所述电容权重式数字模拟转换器单元(302)高位输出端的输出信号；
b8、将所述电容权重式数字模拟转换器单元(302)高位输出端的输出信号与参考信号进行比较，得到所述复合结构逐次逼近模数转换器的第j位输出码。
CN201810900483.9A 2018-08-09 2018-08-09 一种复合结构逐次逼近模数转换器及其量化方法 Active CN109194333B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810900483.9A CN109194333B (zh) 2018-08-09 2018-08-09 一种复合结构逐次逼近模数转换器及其量化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810900483.9A CN109194333B (zh) 2018-08-09 2018-08-09 一种复合结构逐次逼近模数转换器及其量化方法

Publications (2)

Publication Number Publication Date
CN109194333A true CN109194333A (zh) 2019-01-11
CN109194333B CN109194333B (zh) 2021-06-08

Family

ID=64921117

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810900483.9A Active CN109194333B (zh) 2018-08-09 2018-08-09 一种复合结构逐次逼近模数转换器及其量化方法

Country Status (1)

Country Link
CN (1) CN109194333B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110311675A (zh) * 2019-06-11 2019-10-08 湖南国科微电子股份有限公司 逐次逼近型模数转换电路和逐次逼近型模数转换器
CN110504965A (zh) * 2019-07-22 2019-11-26 电子科技大学 一种新型结构的两步式单斜模数转换器
CN111327323A (zh) * 2020-02-17 2020-06-23 西安交通大学 无源噪声整形过采样逐次逼近模数转换器及控制方法
CN111431535A (zh) * 2020-04-22 2020-07-17 电子科技大学 一种2b/cycle逐次逼近模数转换器及其量化方法
CN111900988A (zh) * 2020-07-28 2020-11-06 电子科技大学 一种复合式三阶噪声整形逐次逼近型模数转换器
CN112187273A (zh) * 2020-10-14 2021-01-05 电子科技大学中山学院 一种低功耗的逐次逼近型模数转换电路模块
CN112968704A (zh) * 2021-02-03 2021-06-15 电子科技大学 一种基于暂态电容切换方式的逐次逼近型模数转换器及其量化方法
CN114827505A (zh) * 2022-01-10 2022-07-29 华中科技大学 一种应用于图像传感器的两步式逐次逼近式模数转换器
CN116455395A (zh) * 2023-04-19 2023-07-18 北京大学 逐次逼近型模数转换电路、模拟数字转换器以及电子设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101228697A (zh) * 2005-06-16 2008-07-23 高通股份有限公司 模数转换器中的增益误差校正
CN101263656A (zh) * 2005-08-12 2008-09-10 模拟装置公司 模数转换器
US7978117B2 (en) * 2008-12-22 2011-07-12 Electronics And Telecommunications Research Institute Multi-stage dual successive approximation register analog-to-digital convertor and method of performing analog-to-digital conversion using the same
US8049654B2 (en) * 2009-02-23 2011-11-01 Texas Instruments Incorporated Digital trimming of SAR ADCs
CN102324934A (zh) * 2011-07-04 2012-01-18 电子科技大学 一种逐次逼近数模转换器的电阻串复用电路结构
CN106992781A (zh) * 2017-03-27 2017-07-28 电子科技大学 二进制电荷重分配型逐次逼近模数转换器的预测量化方法
CN107888191A (zh) * 2017-12-11 2018-04-06 电子科技大学 逐次逼近模数转换器及其基于自适应预测区间的量化方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101228697A (zh) * 2005-06-16 2008-07-23 高通股份有限公司 模数转换器中的增益误差校正
CN101263656A (zh) * 2005-08-12 2008-09-10 模拟装置公司 模数转换器
US7978117B2 (en) * 2008-12-22 2011-07-12 Electronics And Telecommunications Research Institute Multi-stage dual successive approximation register analog-to-digital convertor and method of performing analog-to-digital conversion using the same
US8049654B2 (en) * 2009-02-23 2011-11-01 Texas Instruments Incorporated Digital trimming of SAR ADCs
CN102324934A (zh) * 2011-07-04 2012-01-18 电子科技大学 一种逐次逼近数模转换器的电阻串复用电路结构
CN106992781A (zh) * 2017-03-27 2017-07-28 电子科技大学 二进制电荷重分配型逐次逼近模数转换器的预测量化方法
CN107888191A (zh) * 2017-12-11 2018-04-06 电子科技大学 逐次逼近模数转换器及其基于自适应预测区间的量化方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
LING DU 等: "A 10-bit 100MS/s subrange SAR ADC with time-domain quantization", 《2014 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS》 *
关允超 等: "一种采用电阻串复用结构的12位SAR ADC", 《微电子学》 *
汪正锋 等: "一种基于电压窗口技术的超低功耗SAR ADC", 《电子学报》 *

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110311675A (zh) * 2019-06-11 2019-10-08 湖南国科微电子股份有限公司 逐次逼近型模数转换电路和逐次逼近型模数转换器
CN110311675B (zh) * 2019-06-11 2023-03-24 湖南国科微电子股份有限公司 逐次逼近型模数转换电路和逐次逼近型模数转换器
CN110504965B (zh) * 2019-07-22 2022-05-03 电子科技大学 一种新型结构的两步式单斜模数转换器
CN110504965A (zh) * 2019-07-22 2019-11-26 电子科技大学 一种新型结构的两步式单斜模数转换器
CN111327323A (zh) * 2020-02-17 2020-06-23 西安交通大学 无源噪声整形过采样逐次逼近模数转换器及控制方法
CN111431535A (zh) * 2020-04-22 2020-07-17 电子科技大学 一种2b/cycle逐次逼近模数转换器及其量化方法
CN111431535B (zh) * 2020-04-22 2023-05-12 电子科技大学 一种2b/cycle逐次逼近模数转换器及其量化方法
CN111900988A (zh) * 2020-07-28 2020-11-06 电子科技大学 一种复合式三阶噪声整形逐次逼近型模数转换器
CN112187273A (zh) * 2020-10-14 2021-01-05 电子科技大学中山学院 一种低功耗的逐次逼近型模数转换电路模块
CN112187273B (zh) * 2020-10-14 2023-06-02 电子科技大学中山学院 一种低功耗的逐次逼近型模数转换电路模块
CN112968704A (zh) * 2021-02-03 2021-06-15 电子科技大学 一种基于暂态电容切换方式的逐次逼近型模数转换器及其量化方法
CN114827505A (zh) * 2022-01-10 2022-07-29 华中科技大学 一种应用于图像传感器的两步式逐次逼近式模数转换器
CN114827505B (zh) * 2022-01-10 2024-05-14 华中科技大学 一种应用于图像传感器的两步式逐次逼近式模数转换器
CN116455395A (zh) * 2023-04-19 2023-07-18 北京大学 逐次逼近型模数转换电路、模拟数字转换器以及电子设备
CN116455395B (zh) * 2023-04-19 2024-02-20 北京大学 逐次逼近型模数转换电路、模拟数字转换器以及电子设备

Also Published As

Publication number Publication date
CN109194333B (zh) 2021-06-08

Similar Documents

Publication Publication Date Title
CN109194333A (zh) 一种复合结构逐次逼近模数转换器及其量化方法
CN106374930B (zh) 基于数字域自校正的逐次逼近模数转换器及模数转换方法
CN103905049B (zh) 一种高速快闪加交替比较式逐次逼近模数转换器
CN104040898B (zh) 电荷再分配数模转换器
CN107528594A (zh) 电荷式流水线逐次逼近型模数转换器及其控制方法
CN106209102A (zh) 用于全并行—逐次逼近模拟数字转换器的混合型两级结构
CN105322966B (zh) 提高逐次逼近模数转换器线性度的电容交换与平均方法
CN107493104A (zh) 连续逼近暂存器模拟数字转换器及其模拟至数字信号转换方法
CN108055037A (zh) 一种逐次逼近型模数转换器及其开关切换方法
CN105049051B (zh) 一种逐次逼近型模数转换电路及具该电路的电子设备
CN107425852A (zh) 基于二进制权重电荷再分配的逐次逼近型模数转换器
CN207399180U (zh) 参考电压自适应电路结构及相应装置
CN105049049A (zh) 一种提高逐次逼近模数转换器dnl/inl的电容交换方法
CN110190854B (zh) 一种面向两步式sar adc共用一组参考电压的实现电路及方法
CN107769784A (zh) 一种过采样式Pipeline SAR‑ADC***
CN108631778A (zh) 逐次逼近模数转换器及转换方法
CN110535466A (zh) 一种基于噪声整形技术和余量读出的过采样sar adc
CN204376879U (zh) 具有混合型dac电容阵列结构的sar adc
CN108039890A (zh) 一种逐次逼近型adc电路及模数转换方法
CN112332847B (zh) 一种应用于逐次逼近型模数转换器的两电平开关方法
CN106992785A (zh) 一种德尔塔调制器及其模数转换器
CN111431534B (zh) 一种量化多路输入的模拟数字转换器
CN105375926B (zh) 伪差分电容型逐次逼近模数转换器
Wang et al. A capacitor-splitting switching scheme with low total power consumption for SAR ADCs
CN107835023B (zh) 一种逐次逼近型数模转换器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant