CN110311675B - 逐次逼近型模数转换电路和逐次逼近型模数转换器 - Google Patents

Abstract

本申请涉及一种逐次逼近型模数转换电路和逐次逼近型模数转换器，逐次逼近型模数转换电路包括第一二进制加权电容模块、第二二进制加权电容模块、比较模块以及逻辑控制模块，第一电容模块分别与比较模块的第一输入端、逻辑控制模块连接，第二电容模块分别与比较模块的第二输入端、逻辑控制模块连接，比较模块的输出端与逻辑控制模块连接。

Description

逐次逼近型模数转换电路和逐次逼近型模数转换器

技术领域

本申请涉及电子技术领域，特别是涉及一种逐次逼近型模数转换电路和逐次逼近型模数转换器。

背景技术

随着科学技术的发展，个人计算机、笔记本电脑、智能手机、平板电脑和便携式可穿戴设备等电子终端极大地方便了人们的生产和生活。而模数转换器是电子终端的核心部件之一，模数转换器可以实现将模拟信号转化为数字信号。在各种结构的模数转换器中，SAR ADC(Successive Approximation Register Analog-to-Digital Converter，逐次逼近型模数转换器)因结构简单、模块少等优点，得到了广泛应用。

SAR ADC包括电容阵列DAC(Digital to Analog Converter，数字模拟转换器)、比较器和逐次逼近移位寄存器，在SAR ADC工作时，电容阵列DAC对模拟输入信号进行采样与保持，把每一次比较开始前的数字信号转换为模拟电压，并输出至比较器进行比较，进而得到模数转换器的输出数字。

根据对SAR ADC的功耗分析，电容阵列DAC是SAR ADC能耗的重要来源之一。SARADC工作时，通过电容阵列DAC电容参考电平的开关切换，实现DAC输出电压的逐次逼近。开关方案影响电容阵列DAC的能耗，传统结构的SAR ADC采用的开关方案存在功耗过高的问题。

发明内容

基于此，有必要针对上述问题，提供一种可以降低功耗的逐次逼近型模数转换电路和逐次逼近型模数转换器。

一种逐次逼近型模数转换电路，包括：

第一二进制加权电容模块、第二二进制加权电容模块、比较模块以及逻辑控制模块，所述第一二进制加权电容模块分别与所述比较模块的第一输入端以及所述逻辑控制模块连接，所述第二二进制加权电容模块分别与所述比较模块的第二输入端以及所述逻辑控制模块连接，所述比较模块的输出端与所述逻辑控制模块连接。

在一个实施例中，所述第一二进制加权电容模块包括多个电容单元以及多个开关单元，所述电容单元包括权重电容单元和非权重电容单元，单个所述权重电容单元与单个所述开关单元一一对应或者不与所述单个开关单元对应，单个所述非权重电容单元与单个所述开关单元一一对应；当单个所述权重电容单元与单个所述开关单元一一对应时，单个所述电容单元的一端与单个所述开关单元的一端连接，所述单个电容单元的另一端与所述比较模块的第一输入端连接，单个所述开关单元的另一端与所述逻辑控制模块连接；当单个所述权重电容单元不与单个所述开关单元对应时，单个所述权重单元的一端与所述比较模块的第一输入端连接，单个所述权重电容单元的另一端与输入电压触点或者参考电压触点连接；其中，在模数转换之前所述第一二进制加权电容模块中各个电容单元的一端与输入电压触点连接，所述各个电容单元的另一端与共模电压触点连接，以第一电压对所述第一二进制加权电容模块中的电容进行充电，所述第一电压等于所述输入电压触点与所述共模电压触点对应的电压之差；

所述第二二进制加权电容模块包括多个电容单元以及多个开关单元，所述电容单元包括权重电容单元和非权重电容单元，单个所述权重电容单元与单个所述开关单元一一对应或者不与所述单个开关单元对应，单个所述非权重电容单元与单个所述开关单元一一对应；当单个所述权重电容单元与单个所述开关单元一一对应时，单个所述电容单元的一端与单个所述开关单元的一端连接，所述单个电容单元的另一端与所述比较模块的第二输入端连接，单个所述开关单元的另一端与所述逻辑控制模块连接；当单个所述权重电容单元不与单个所述开关单元对应时，单个所述权重电容单元的一端与所述比较模块的第二输入端连接，单个所述权重电容单元的另一端与参考电压触点连接；其中，在模数转换之前所述第二二进制加权电容模块中各个电容单元的一端与所述参考电压触点连接，所述各个电容单元的另一端与所述共模电压触点连接，以第二电压对所述第二二进制加权电容模块中的电容进行充电，所述第二电压等于所述参考电压触点与所述共模电压触点对应的电压之差。

在一个实施例中，所述第一二进制加权电容模块中与所述非权重电容单元一一对应的单个开关单元的另一端与输入电压触点、参考电压触点或接地触点连接，所述第二二进制加权电容模块中与所述非权重电容单元一一对应的单个开关单元的另一端与参考电压触点或接地触点连接。

在一个实施例中，所述第一二进制加权电容模块中的开关单元包括第一开关单元和第二开关单元，所述第一开关单元包括第一开关、第二开关和第三开关，所述第一开关的一端、所述第二开关的一端以及所述第三开关的一端分别与对应的电容单元连接，所述第一开关的另一端与所述接地触点连接，所述第二开关的另一端与所述参考电压触点连接，所述第三开关的另一端与所述输入电压触点连接；所述第二开关单元包括第四开关和第五开关，所述第四开关的一端和所述第五开关的一端与对应的电容单元连接，所述第四开关的另一端与所述接地触点连接，所述第五开关的另一端与所述输入电压触点连接；

所述第二二进制加权电容模块中的开关单元包括第三开关单元和第四开关单元，所述第三开关单元包括第六开关、第七开关和第八开关，所述第六开关的一端、所述第七开关的一端以及所述第八开关的一端分别与对应的电容单元连接，所述第六开关的另一端与所述参考电压触点连接，所述第七开关的另一端与所述接地触点连接，所述第八开关的另一端与所述参考电压触点连接；所述第四开关单元包括第九开关和第十开关，所述第九开关的一端和所述第十开关的一端与对应的电容单元连接，所述第九开关的另一端和所述第十开关的另一端分别与所述参考电压触点连接。

在一个实施例中，所述逻辑控制模块为逐次逼近型移位寄存器。

在一个实施例中，所述第一二进制加权电容模块对应的模数转换输出位为A位，所述第二二进制加权电容模块对应的模数转换输出位为B位，所述逐次逼近型模数转换器的模数转换输出位为N位，其中，A+B＝N。

在一个实施例中，所述第一二进制加权电容模块中模数转换输出位对应的电容的容值依次为2^A-1单位电容、2ⁱ单位电容……2⁰单位电容，i＝0，1，2……(A-1)；

所述第二二进制加权电容模块中模数转换输出位对应的电容的容值依次为2^B-1单位电容、2ⁱ单位电容……2⁰单位电容，i＝0，1，2……(B-1)。

在一个实施例中，所述第二二进制加权电容模块中最大容值为2^N-1单位电容。

在一个实施例中，还包括输入开关，所述输入开关的一端分别与所述比较模块的第一输入端以及第二输入端连接，所述输入开关的另一端与共模电压触点连接，所述输入开关在模数转换之前为导通状态。

在一个实施例中，所述输入开关为采样开关，在模数转换过程中，所述采样开关处于断开状态。

一种逐次逼近型模数转换器，包括上述任意一项所述的逐次逼近型模数转换电路。

上述逐次逼近型模数转换电路和逐次逼近型模数转换器，包括第一二进制加权电容模块、第二二进制加权电容模块、比较模块以及逻辑控制模块，第一二进制加权电容模块分别与比较模块的第一输入端以及逻辑控制模块连接，第二二进制加权电容模块分别与比较模块的第二输入端以及逻辑控制模块连接，比较模块的输出端与逻辑控制模块连接；逻辑控制模块用于控制以第一电压对第一二进制加权电容模块中的电容进行充电，以及以第二电压对第二二进制加权电容模块中的电容进行充电；在充电完成后，控制第一二进制加权电容模块中模数转换输出最高位对应的电容接收参考电压，控制第一二进制加权电容模块中模数转换输出其它位对应的电容接地；在获取到模数转换输出最高位的状态后，按照模数转换输出位由高至低的次序，依次控制第一二进制加权电容模块中模数转换输出位对应的电容接收参考电压；在获取到第一二进制加权电容模块对应的所有模数转换输出位的状态后，按照模数转换输出位由高至低的次序，依次控制第二二进制加权电容模块中模数转换输出位对应的电容接地；通过分别对第一二进制加权电容模块和第二二进制加权电容模块进行控制以实现模数转换，不仅可以有效降低电容模块中电容阵列DAC的功耗，从而降低逐次逼近型模数转换电路和逐次逼近型模数转换器的功耗，还可以在需要增加模数转换位时降低电容数量的增长率。

附图说明

图1为一个实施例中传统结构的SARADC的结构示意图；

图2为一个实施例中本申请改进结构的SARADC的结构示意图；

图3为另一个实施例中本申请改进结构的SARADC的结构局部示意图；

图4为一个实施例中本申请改进结构的4位SARADC的结构示意图；

图5为一个实施例中4位SARADC最高位转换示意图；

图6为一个实施例中4位SARADC次高位转换示意图；

图7为一个实施例中4位SARADC第三位转换示意图；

图8为一个实施例中4位SARADC最低位转换示意图；

图9为一个实施例中传统结构的SARADC功耗分析示意图；

图10为一个实施例中改进结构的SAR ADC功耗分析示意图。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

为便于解释本申请逐次逼近型模数转换电路和逐次逼近型模数转换器的技术方案及其效果，下面将首先针对传统结构的SARADC相关内容进行说明。传统结构的SAR ADC，如图1所示，一般采用电容式的DAC结构，这种结构模数转换每增加1位，电容数量需要增加至两倍。

对于n位的SARADC需要2ⁿ个单位电容，对电容阵列DAC进行功耗分析，可以得出平均功耗E_avg，conv为：

基于电荷重分配原理，对电容产生的能耗进行能耗建模计算，将电容能耗计算转化为电容顶板电压变化的计算，以简化电容阵列DAC的能耗计算。深入研究发现，传统结构中的开关方案导致其存在功耗过高的问题。

基于此，本申请提供一种逐次逼近型模数转换电路，如图2所示，包括：第一二进制加权电容模块100、第二二进制加权电容模块200、比较模块300以及逻辑控制模块400，第一二进制加权电容模块100分别与比较模块300的第一输入端以及逻辑控制模块400连接，第二二进制加权电容模块200分别与比较模块300的第二输入端以及逻辑控制模块400连接，比较模块300的输出端与逻辑控制模块400连接。本申请还提供一种逐次逼近型模数转换器，包括图2所示的逐次逼近型模数转换电路。

逻辑控制模块400用于控制以第一电压对第一二进制加权电容模块100中的电容进行充电，以及以第二电压对第二二进制加权电容模块200中的电容进行充电；在充电完成后，控制第一二进制加权电容模块100中模数转换输出最高位对应的电容接收参考电压，控制第一二进制加权电容模块100中模数转换输出其它位对应的电容接地；在获取到模数转换输出最高位的状态后，按照模数转换输出位由高至低的次序，依次控制第一二进制加权电容模块100中模数转换输出位对应的电容接收参考电压；在获取到第一二进制加权电容模块对应的所有模数转换输出位的状态后，按照模数转换输出位由高至低的次序，依次控制第二二进制加权电容模块200中模数转换输出位对应的电容接地。

其中，比较模块300具体可以是比较器，逻辑控制模块400具体可以是逐次逼近型移位寄存器。

上述逐次逼近型模数转换电路和逐次逼近型模数转换器，包括第一二进制加权电容模块100、第二二进制加权电容模块200、比较模块300以及逻辑控制模块400，第一二进制加权电容模块100分别与比较模块300的第一输入端以及逻辑控制模块400连接，第二二进制加权电容模块200分别与比较模块300的第二输入端以及逻辑控制模块400连接，比较模块300的输出端与逻辑控制模块400连接；逻辑控制模块400用于控制以第一电压对第一二进制加权电容模块100中的电容进行充电，以及以第二电压对第二二进制加权电容模块200中的电容进行充电；在充电完成后，控制第一二进制加权电容模块100中模数转换输出最高位对应的电容接收参考电压，控制第一二进制加权电容模块100中模数转换输出其它位对应的电容接地；在获取到模数转换输出最高位的状态后，按照模数转换输出位由高至低的次序，依次控制第一二进制加权电容模块100中模数转换输出位对应的电容接收参考电压；在获取到第一二进制加权电容模块100对应的所有模数转换输出位的状态后，按照模数转换输出位由高至低的次序，依次控制第二二进制加权电容模块200中模数转换输出位对应的电容接地；通过分别对第一二进制加权电容模块100和第二二进制加权电容模块200进行控制以实现模数转换，不仅可以有效降低电容模块中电容阵列DAC的功耗，从而降低逐次逼近型模数转换电路和逐次逼近型模数转换器的功耗，还可以在需要增加模数转换位时降低电容数量的增长率。

在一个实施例中，如图3所示，第一二进制加权电容模块100包括多个电容单元120以及多个开关单元140，电容单元120包括权重电容单元(图中开关psb和开关ps对应的电容单元Cu)和非权重电容单元，单个权重电容单元与单个开关单元一一对应或者不与单个开关单元对应，单个非权重电容单元与单个开关单元一一对应；当单个权重电容单元与单个开关单元一一对应时，单个电容单元120的一端与单个开关单元140的一端连接，单个电容单元120的另一端与比较模块300的第一输入端连接，单个开关单元140的另一端与逻辑控制模块400连接；当单个权重电容单元不与单个开关单元对应时，单个权重单元的一端与比较模块的第一输入端连接，单个权重电容单元的另一端与输入电压触点或者参考电压触点连接；其中，在模数转换之前第一二进制加权电容模块中各个电容单元的一端与输入电压触点连接，各个电容单元的另一端与共模电压触点连接，以第一电压对第一二进制加权电容模块中的电容进行充电，第一电压等于输入电压触点与共模电压触点对应的电压之差。第二二进制加权电容模块200包括多个电容单元220以及多个开关单元240，电容单元包括权重电容单元(图中开关p1b和开关ps对应的电容单元Cu以及电容单元2^BCu至电容单元2^{N- 1}Cu)和非权重电容单元，单个权重电容单元与单个开关单元一一对应或者不与单个开关单元对应，单个非权重电容单元与单个开关单元一一对应；当单个权重电容单元与单个开关单元一一对应时，单个电容单元220的一端与单个开关单元240的一端连接，单个电容单元220的另一端与比较模块300的第二输入端连接，单个开关单元240的另一端与逻辑控制模块400连接；当单个权重电容单元不与单个开关单元对应时，单个权重电容单元的一端与比较模块的第二输入端连接，单个权重电容单元的另一端与参考电压触点连接；其中，在模数转换之前第二二进制加权电容模块中各个电容单元的一端与参考电压触点连接，各个电容单元的另一端与共模电压触点连接，以第二电压对第二二进制加权电容模块中的电容进行充电，第二电压等于参考电压触点与共模电压触点对应的电压之差。通过第一二进制加权电容模块中的电容单元和开关单元控制模数转换输出位中的高位，通过第二二进制加权电容模块中的电容单元和开关单元控制模数转换输出位中的低位。第一二进制加权电容模块中与非权重电容单元一一对应的单个开关单元的另一端与输入电压触点、参考电压触点或接地触点连接，第二二进制加权电容模块中与所述非权重电容单元一一对应的单个开关单元的另一端与参考电压触点或接地触点连接，通过逻辑控制模块控制第一二进制加权电容模块中的单个开关单元的另一端与输入电压触点、参考电压触点或接地触点连接，通过逻辑控制模块控制第二二进制加权电容模块中的单个开关单元的另一端与参考电压触点或接地触点连接。输入电压触点用于在该触点闭合时接收输入电压，参考电压触点用于在该触点闭合时接收参考电压，接地触点用于在该触点闭合时接地。以图3中上半部分中电容单元2Cu为例，其对应的高位开关单元包括开关pB-3b、开关pB-3和开关ps，高位开关单元具有公共端和非公共端，电容单元2Cu的一端与高位开关单元的公共端连接，电容单元2Cu的另一端与比较模块的第一输入端连接，高位开关单元的非公共端包括输入电压触点、参考电压触点以及接地触点，即开关pB-3b接地，开关pB-3接收参考电压Vref，开关ps接收输入电压Vin。以图3中下半部分中电容单元2Cu为例，其对应的低位开关单元包括开关p2b、开关p2和开关ps，低位开关单元具有公共端和非公共端，电容单元2Cu的一端与低位开关单元的公共端连接，电容单元2Cu的另一端与比较模块的第一输入端连接，低位开关单元的非公共端包括参考电压触点以及接地触点，即开关p2b接收参考电压Vref，开关p2接地，开关ps接收参考电压Vref。以图4为例，当图4中所有的开关ps处于导通状态时，上半部分的各个电容单元的一侧极板的电压等于输入电压Vin，另一侧极板的电压等于共模电压Vcm，即通过输入电压Vin与共模电压Vcm之差对上半部分的各个电容单元进行充电；下半部分的各个电容的一侧极板的电压等于共模电压Vcm，另一侧极板的电压等于参考电压Vref，即通过参考电压Vref与共模电压Vcm之差对下半部分的各个电容进行充电。当共模电压Vcm为0时，以输入电压Vin对上半部分的各个电容单元进行充电，以参考电压Vref对下半部分的各个电容进行充电。

在一个实施例中，第一二进制加权电容模块中的开关单元包括第一开关单元和第二开关单元，第一开关单元包括第一开关、第二开关和第三开关，第一开关的一端、第二开关的一端以及第三开关的一端分别与对应的电容单元连接，第一开关的另一端与接地触点连接，第二开关的另一端与参考电压触点连接，第三开关的另一端与输入电压触点连接；第二开关单元包括第四开关和第五开关，第四开关的一端和第五开关的一端与对应的电容单元连接，第四开关的另一端与接地触点连接，第五开关的另一端与输入电压触点连接；第二二进制加权电容模块中的开关单元包括第三开关单元和第四开关单元，第三开关单元包括第六开关、第七开关和第八开关，第六开关的一端、第七开关的一端以及第八开关的一端分别与对应的电容单元连接，第六开关的另一端与参考电压触点连接，第七开关的另一端接地，第八开关的另一端与参考电压触点连接；第四开关单元包括第九开关和第十开关，第九开关的一端和第十开关的一端与对应的电容单元连接，第九开关的另一端和第十开关的另一端分别与参考电压触点连接。以图4中上半部分电容模块为例，高位开关单元包括第一开关单元和第二开关单元，第一开关单元包括三个开关，第二开关单元包括两个开关。以上半部分的电容单元2Cu为例，其对应的第一开关单元包括开关p3b、开关p3和开关ps，开关p3b的一端、开关p3的一端以及开关ps的一端分别与电容单元2Cu连接，开关p3b的另一端接地，开关p3的另一端接收参考电压Vref，开关ps的另一端接收输入电压Vin。以上半部分的电容单元Cu为例，第二开关单元包括开关psb和开关ps，开关psb的一端和开关psb的一端与电容单元Cu连接，开关psb的另一端接地，开关ps的另一端接收输入电压Vin。以图4中下半部分电容模块为例，低位开关单元包括第三开关单元和第四开关单元，第三开关单元包括三个开关，第四开关单元包括两个开关。以下半部分的电容单元2Cu为例，其对应的第三开关单元包括开关p1b、开关p1和开关ps，开关p1b的一端、开关p1的一端以及开关ps的一端分别与电容单元2Cu连接，开关p1b的另一端接地，开关p1的另一端接收参考电压Vref，开关ps的另一端接收参考电压Vref。以下半部分的电容单元Cu为例，第四开关单元包括开关psb和开关ps，开关psb的一端和开关ps的一端与电容单元Cu连接，开关ps的另一端和开关ps的另一端分别接收参考电压Vref。

在一个实施例中，第一二进制加权电容模块对应的模数转换输出位为A位，第二二进制加权电容模块对应的模数转换输出位为B位，逐次逼近型模数转换器的模数转换输出位为N位，其中，A+B＝N。逐次逼近型模数转换器的模数转换输出由第一二进制加权电容模块和第二二进制加权电容模块的输出位组成，分别通过第一二进制加权电容模块和第二二进制加权电容模块中控制模数转换输出位的状态。

在一个实施例中，第一二进制加权电容模块中模数转换输出位对应的电容的容值依次为2^A-1单位电容、2ⁱ单位电容……2⁰单位电容，i＝0，1，2……(A-1)；第二二进制加权电容模块中模数转换输出位对应的电容的容值依次为2^B-1单位电容、2ⁱ单位电容……2⁰单位电容，i＝0，1，2……(B-1)。具体地，第二二进制加权电容模块中最大容值为2^N-1单位电容。

在一个实施例中，还包括输入开关，输入开关的一端分别与比较模块的第一输入端以及第二输入端连接，输入开关的另一端与共模电压触点连接，输入开关在模数转换之前为导通状态。逻辑控制模块控制输入开关在模数转换之前处于导通状态，以分别对第一二进制加权电容模块以及第二二进制加权电容模块中的电容进行充电。以图4为例，在比较器的第一输入端和第二输入端通过输入开关ps接收共模电压Vcm，当输入开关ps处于导通状态时，可以实现图中上半部分的电容一侧极板以及下半部分的电容一侧极板的电压等于共模电压Vcm。

在一个实施例中，输入开关为采样开关，在模数转换过程中，采样开关处于断开状态。模数转换之前，闭合采样开关，实现对电容阵列中各电容的充电；模数转换过程中，逻辑控制模块控制采样开关处于断开状态。

在一个实施例中，N＝4，A＝2，B＝2，4位SARADC的结构如图4所示。图中ps为采样开关，p3和p3b为最高位的控制开关，p2和p2b为次高位的控制开关，p1和p1b为第三位的控制开关，p0和p0b为最低位的控制开关。下面将具体分析4位SAR ADC的转换过程，为了简化分析，只画出图4中比较器和电容阵列DAC部分。

最高位转换过程如图5所示，图中“1”表示连接V_ref，“0”表示与地连接。采样时(假设共模电压V_cm为0)：上半部分最高位对应的电容接1，其余接0。此时，根据电荷守恒：

V_in*4C＝(V_ref-V_x)*2C+(0-V_x)*2C

上半部分电容上极板的电压V_x＝0.5V_ref-V_in，下部分电容上极板电压V_y＝0，因此比较器两端的电压为V_x-V_y＝0.5V_ref-V_in。比较器通过判断V_in和0.5V_ref的大小关系输出最高位的值，此过程消耗的能量为：

次高位转换过程有两种情况，如图6所示。

情况1：如果V_in＜0.5V_ref，比较器输出为低电位，此时，最高位确定为0。逐次逼近寄存器中存储的逻辑将比较器上部分电容的最高位接0，次高位接1，此时通过电荷守恒可知：

(V_ref-V_x)·2C+(0-V_x)·2C＝(V_ref-V_x1)C+(0-V_x1)·3C

此时上部分电容上极板的电压

比较器通过判断V_in和0.25V_ref的大小关系输出次高位的值。

此过程消耗的能量为：

情况2：如果V_in＞0.5V_ref，比较器输出为高电位，此时，最高位确定为1。逐次逼近寄存器中存储的逻辑将比较器上部分电容的次高位接1，此时通过电荷守恒可知：

(V_ref-V_x)·2C+(0-V_x)·2C＝(V_ref-V_x1)3C+(0-V_x1)·C

此时上部分电容上极板的电压

因此比较器两端的电压为/>

比较器通过判断V_in和0.75V_ref的大小关系输出次高位的值。

此过程消耗的能量为：

第三位的转换过程如图7所示。对于上述情况1和情况2均有两种情况，具体为情况1-1、情况1-2；情况2-1和情况2-2。

情况1-1：V_in＜0.25V_ref，此时，上部分电容的次高位从V_ref变化为0，同时下部分电容2C从V_ref变化为0，因此次高位的输出为0。根据上部分电容电荷守恒可知：

(0-V_x1)3C+(V_ref-V_x1)C＝(0-V_x2)4C

此时上部分电容上极板电压V_x2＝V_x1-0.25V_ref＝-V_in，下部分电容上极板电压V_y2＝-0.125·V_ref，此时比较器两端的电压差为：

V_x2-V_y2＝0.125·V_ref-V_in

比较器通过判断V_in和0.125V_ref的大小关系输出第三位的值。

此过程消耗的能量为：

情况1-2：V_in＞0.25V_ref，此时，上部分电容不变，同时下部分电容2C从V_ref变化为0，因此次高位的输出为1。上部分电容上极板电压不变，

根据电荷守恒计算下部分电容上极板电压：

16CV_ref＝(V_ref-V_y2)14C+(0-V_y2)2C

下部分电容上极板的电压V_y2＝-0.125·V_ref，因此比较器两端的电压为：

比较器通过判断V_in和0.375V_ref的大小关系输出第三位的值。

此过程消耗的能量为：

/>

情况2-1：V_in＜0.75V_ref，此时，上部分电容的次高位从V_ref变化为0，同时下部分电容2C从V_ref变化为0，因此次高位的输出为0。根据电荷守恒可知，上部分电容上极板电压变为

下部分电容上极板电压变为/>

此时比较器两端的电压差为0.625·V_ref-V_in，比较器通过判断V_in和0.625V_ref的大小关系输出第三位的值。

此过程消耗的能量为：

情况2-1：V_in＞0.75V_ref，此时，上部分电容不变，同时下部分电容2C从V_ref变化为0，因此次高位的输出为1。上部分电容上极板电压不变，

根据电荷守恒计算下部分电容上极板电压：V_y2＝-0.125·V_ref。此时比较器两端电压差为/>

比较器通过判断V_in和0.875V_ref的大小关系输出第三位的值。

此过程消耗的能量为：

接下来对最低位进行转换，如图8所示。此过程与上述过程类似，不再做详细描述。比较器比较上下两部分电容上极板的电压差，进一步确定最低位的输出。

由此可以分别计算转换过程中消耗的功耗，再对比传统结构的SARADC转换过程中消耗的功耗和本申请结构的SARADC转换过程中消耗的功耗，图8和图9分别为传统结构和本申请结构的SARADC对应的功耗分析图。

对比图9和图10可以看出，本申请结构ADC的平均功耗在1、2步有改善，第4步和传统结构相同。对这两种结构ADC的功耗进行更深入的分析，可以求得传统结构ADC的平均功耗公式如下：

本申请结构ADC的平均功耗计算如下：

将DAC拆分成A+B的结构，当i＜B时：

当i＞B时：

因此总的平均功耗为：

上述公式因为在MSB调到LSB时，功耗与传统结构的功耗相近，因此做了一点近似，对总的平均功耗影响很小。

下面分别以4位ADC和10位ADC为例计算传统结构的功耗和本申请结构的功耗：

(1)对于A＝2，B＝2的4位的ADC，

代入上述公式求得：

(2)对于A＝5，B＝5的10位的ADC，

代入上述公式求得：

(3)对于A＝4，B＝6的10位的ADC，

代入上述公式求得：

(4)对于A＝6，B＝4的10位的ADC，

代入上述公式求得：

通过上述计算(1)、(2)或(1)、(3)或(1)、(4)的对比可知，对于更高精度的模数转换，功耗节省越明显。当A＝B时，功耗改善是最明显的；当A不等于B时，功耗也会改善；A和B的值越接近相等，功耗越低。对于10位的ADC，采用本申请结构的方式(2)ADC在转换过程中大约节省了92％的功耗，采用本申请结构的方式(3)ADC在转换过程中大约节省了89％的功耗，采用本申请结构的方式(4)ADC在转换过程中大约节省了91.5％的功耗。

此外，图1SAR ADC传统结构中模数转换每增加1位，电容数量需要增加至两倍，比如SAR ADC传统结构中模数转换由4位增加至10位，电容阵列DAC部分需要由2⁴个单位电容增加至2¹⁰个单位电容，电容数量增长率为6300％；而采用本申请的结构模数转换由4位(以A＝2，B＝2为例)增加至10位(以A＝5，B＝5为例)，电容阵列DAC部分需由(2²+2⁴)个单位电容增加至(2⁵+2¹⁰)个单位电容，电容数量增长率为5180％，电容数量增长率与传统结构电容数量增长率相比，有所降低。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (11)

1.一种逐次逼近型模数转换电路，其特征在于，包括：

第一二进制加权电容模块、第二二进制加权电容模块、比较模块以及逻辑控制模块，所述第一二进制加权电容模块分别与所述比较模块的第一输入端以及所述逻辑控制模块连接，所述第二二进制加权电容模块分别与所述比较模块的第二输入端以及所述逻辑控制模块连接，所述比较模块的输出端与所述逻辑控制模块连接；

所述第一二进制加权电容模块包括多个电容单元以及多个开关单元，所述电容单元包括权重电容单元和非权重电容单元，单个所述权重电容单元与单个所述开关单元一一对应或者不与单个所述开关单元对应，单个所述非权重电容单元与单个所述开关单元一一对应；当单个所述权重电容单元与单个所述开关单元一一对应时，单个所述电容单元的一端与单个所述开关单元的一端连接，所述单个电容单元的另一端与所述比较模块的第一输入端连接，单个所述开关单元的另一端与所述逻辑控制模块连接；当单个所述权重电容单元不与单个所述开关单元对应时，单个所述权重电容单元的一端与所述比较模块的第一输入端连接，单个所述权重电容单元的另一端与输入电压触点或者参考电压触点连接；其中，在模数转换之前所述第一二进制加权电容模块中各个电容单元的一端与输入电压触点连接，所述各个电容单元的另一端与共模电压触点连接，以第一电压对所述第一二进制加权电容模块中的电容进行充电，所述第一电压等于所述输入电压触点与所述共模电压触点对应的电压之差。

2.根据权利要求1所述的逐次逼近型模数转换电路，其特征在于，

所述第二二进制加权电容模块包括多个电容单元以及多个开关单元，所述电容单元包括权重电容单元和非权重电容单元，单个所述权重电容单元与单个所述开关单元一一对应或者不与单个所述开关单元对应，单个所述非权重电容单元与单个所述开关单元一一对应；当单个所述权重电容单元与单个所述开关单元一一对应时，单个所述电容单元的一端与单个所述开关单元的一端连接，所述单个电容单元的另一端与所述比较模块的第二输入端连接，单个所述开关单元的另一端与所述逻辑控制模块连接；当单个所述权重电容单元不与单个所述开关单元对应时，单个所述权重电容单元的一端与所述比较模块的第二输入端连接，单个所述权重电容单元的另一端与参考电压触点连接；其中，在模数转换之前所述第二二进制加权电容模块中各个电容单元的一端与所述参考电压触点连接，所述各个电容单元的另一端与所述共模电压触点连接，以第二电压对所述第二二进制加权电容模块中的电容进行充电，所述第二电压等于所述参考电压触点与所述共模电压触点对应的电压之差。

3.根据权利要求2所述的逐次逼近型模数转换电路，其特征在于，

所述第一二进制加权电容模块中与所述非权重电容单元一一对应的单个开关单元的另一端与输入电压触点、参考电压触点或接地触点连接，所述第二二进制加权电容模块中与所述非权重电容单元一一对应的单个开关单元的另一端与参考电压触点或接地触点连接。

4.根据权利要求2所述的逐次逼近型模数转换电路，其特征在于，

所述第一二进制加权电容模块中的开关单元包括第一开关单元和第二开关单元，所述第一开关单元包括第一开关、第二开关和第三开关，所述第一开关的一端、所述第二开关的一端以及所述第三开关的一端分别与对应的电容单元连接，所述第一开关的另一端与接地触点连接，所述第二开关的另一端与所述参考电压触点连接，所述第三开关的另一端与所述输入电压触点连接；所述第二开关单元包括第四开关和第五开关，所述第四开关的一端和所述第五开关的一端与对应的电容单元连接，所述第四开关的另一端与所述接地触点连接，所述第五开关的另一端与所述输入电压触点连接；

所述第二二进制加权电容模块中的开关单元包括第三开关单元和第四开关单元，所述第三开关单元包括第六开关、第七开关和第八开关，所述第六开关的一端、所述第七开关的一端以及所述第八开关的一端分别与对应的电容单元连接，所述第六开关的另一端与所述参考电压触点连接，所述第七开关的另一端与所述接地触点连接，所述第八开关的另一端接收与所述参考电压触点连接；所述第四开关单元包括第九开关和第十开关，所述第九开关的一端和所述第十开关的一端与对应的电容单元连接，所述第九开关的另一端和所述第十开关的另一端分别与所述参考电压触点连接。

5.根据权利要求1所述的逐次逼近型模数转换电路，其特征在于，所述逻辑控制模块为逐次逼近型移位寄存器。

6.根据权利要求1所述的逐次逼近型模数转换电路，其特征在于，

所述第一二进制加权电容模块对应的模数转换输出位为A位，所述第二二进制加权电容模块对应的模数转换输出位为B位，所述逐次逼近型模数转换电路的模数转换输出位为N位，其中，A+B＝N。

7.根据权利要求6所述的逐次逼近型模数转换电路，其特征在于，

所述第一二进制加权电容模块中模数转换输出位对应的电容的容值依次为2^A-1单位电容、2ⁱ单位电容……2⁰单位电容，i＝0，1，2……(A-1)；

所述第二二进制加权电容模块中模数转换输出位对应的电容的容值依次为2^B-1单位电容、2ⁱ单位电容……2⁰单位电容，i＝0，1，2……(B-1)。

8.根据权利要求6所述的逐次逼近型模数转换电路，其特征在于，

所述第二二进制加权电容模块中最大容值为2^N-1单位电容。

9.根据权利要求1所述的逐次逼近型模数转换电路，其特征在于，还包括输入开关，所述输入开关的一端分别与所述比较模块的第一输入端以及第二输入端连接，所述输入开关的另一端与共模电压触点连接，所述输入开关在模数转换之前为导通状态。

10.根据权利要求9所述的逐次逼近型模数转换电路，其特征在于，所述输入开关为采样开关，在模数转换过程中，所述采样开关处于断开状态。

11.一种逐次逼近型模数转换器，其特征在于，包括如权利要求1-10任意一项所述的逐次逼近型模数转换电路。

Images