CN116455395A - 逐次逼近型模数转换电路、模拟数字转换器以及电子设备 - Google Patents

逐次逼近型模数转换电路、模拟数字转换器以及电子设备 Download PDF

Info

Publication number
CN116455395A
CN116455395A CN202310424061.XA CN202310424061A CN116455395A CN 116455395 A CN116455395 A CN 116455395A CN 202310424061 A CN202310424061 A CN 202310424061A CN 116455395 A CN116455395 A CN 116455395A
Authority
CN
China
Prior art keywords
quantization
switch
residual
voltage
capacitor array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310424061.XA
Other languages
English (en)
Other versions
CN116455395B (zh
Inventor
祝润坤
鲁文高
周飞
安泊伟
张雅聪
陈中建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN202310424061.XA priority Critical patent/CN116455395B/zh
Publication of CN116455395A publication Critical patent/CN116455395A/zh
Application granted granted Critical
Publication of CN116455395B publication Critical patent/CN116455395B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明提供一种流水线式的逐次逼近型模数转换电路、模拟数字转换器及电子设备，涉及集成电路技术领域，包括：粗量化SAR模块用于对采样得到的全差分输入电压进行逼近量化得到粗量化结果，以及产生全差分输入电压对应的两路输出电流，并输出至残差量化SAR模块；残差量化SAR模块用于对残差电压执行逐次逼近量化得到残差量化结果。本发明减小传统高精度SAR‑ADC中由于需要在同一量化周期内进行全bit的量化，带来的采样速度无法抬高的问题。减小单次比较周期时间裕度小，信号建立不完全导致误码、比较误判的问题；减小传统高精度SAR‑ADC中电容阵列中电容的容值太大导致的功耗过高的问题，同时电容个数的减小，降低了由于工艺生产失配导致的精度降低概率。

Description

逐次逼近型模数转换电路、模拟数字转换器以及电子设备
技术领域
本发明涉及集成电路技术领域，特别是一种流水线式的逐次逼近型模数转换电路、模拟数字转换器以及电子设备。
背景技术
目前传统的高精度SAR-ADC中需要在同一量化周期内进行全bit的量化，由于单次比较周期时间裕度小，信号建立不完全，导致误码、比较误判以及采样速度无法抬高。
并且，中、高速的SAR-ADC中由于信号建立精度、带宽、噪声、电容阵列中电容容值太大等问题，导致其功耗较高，同时还提升了由于工艺生产失配导致的精度降低概率。
发明内容
鉴于上述问题，本发明提出了一种流水线式的逐次逼近型模数转换电路、模拟数字转换器以及电子设备。
本发明实施例提供了一种流水线式的逐次逼近型模数转换电路，所述逐次逼近型模数转换电路包括：粗量化SAR模块和残差量化SAR模块；
在粗量化阶段，所述粗量化SAR模块用于对采样得到的全差分输入电压进行逼近量化，得到粗量化结果，以及产生所述全差分输入电压对应的两路输出电流，并输出至所述残差量化SAR模块；
所述残差量化SAR模块包括：残差量化电容阵列、残差量化逻辑单元以及比较器；
在残差量化阶段，所述残差量化电容阵列用于对两路输出电流进行积分，得到两个残差量化积分电压并输出至所述比较器，以及用于根据残差量化电容阵列开关的通断情况，执行逐次逼近量化，得到残差量化结果；
所述比较器用于对两个残差量化积分电压的大小进行比较，并将第一结果信号输出至所述残差量化逻辑单元；
所述残差量化逻辑单元用于根据所述第一结果信号，产生残差量化控制信号，进而控制所述残差量化电容阵列开关的通断；
其中，在当前粗量化周期内，所述粗量化SAR模块完成对所述全差分输入电压的粗量化，同时，所述残差量化SAR模块完成对上一粗量化周期的残差电压的残差量化；
所述粗量化SAR模块中积分电容的容值远小于所述残差量化电容阵列中电容的容值。
可选地，所述粗量化SAR模块包括：电容型全差分SAR ADC结构、电压转电流放大单元、粗量化逻辑单元、判断锁存单元以及粗量化积分单元；
在粗量化阶段，所述电容型全差分SAR ADC结构，用于对所述全差分输入电压进行积分，得到正输入端电压和负输入端电压，并分别输出至所述电压转电流放大单元的正、负输入端，以及用于根据所述电容型全差分SAR ADC结构中的电容阵列开关的通断情况，执行逐次逼近量化，得到所述粗量化结果；
所述电压转电流放大单元，用于将所述正输入端电压和所述负输入端电压转换放大为对应的两路输出电流，并输出至所述粗量化积分单元和所述残差量化SAR模块；
所述粗量化积分单元，用于对两路输出电流进行积分，得到两个积分电压并输出至所述判断锁存单元；
所述判断锁存单元，用于对两个粗量化积分电压的大小进行比较，并将第二结果信号输出至所述粗量化逻辑单元；
所述粗量化逻辑单元，用于根据所述第二结果信号，产生粗量化控制信号，进而控制所述电容型全差分SAR ADC结构中的电容阵列开关的通断。
可选地，所述残差量化电容阵列包括：第一半单元和第二半单元；
所述第一半单元接收两路输出电流中的第一输出电流，所述第二半单元接收两路输出电流中的第二输出电流；
所述第一半单元包括：第一残差量化电容阵列、第二残差量化电容阵列、第一开关、第二开关、第三开关、第四开关、第一复位开关；
所述第一开关的第一端接收所述第一输出电流，第二端与所述第一复位开关的第二端、所述第一残差量化电容阵列的上极板、所述第二残差量化电容阵列的上极板、所述比较器的正输入端分别连接；
所述第一复位开关的第一端与所述第一残差量化电容阵列的下极板连接，并接地；
所述第二残差量化电容阵列的下极板与所述第二开关的第二端、所述第三开关的第二端、所述第四开关的第二端分别连接；
所述第二开关的第一端、所述第四开关的第一端均接地；
所述第三开关的第一端与参考电压选择模块输出端连接。
可选地，所述第二半单元包括：第三残差量化电容阵列、第四残差量化电容阵列、第五开关、第六开关、第七开关、第八开关、第二复位开关；
所述第五开关的第一端接收所述第二输出电流，第二端与所述第二复位开关的第一端、所述第三残差量化电容阵列的上极板、所述第四残差量化电容阵列的上极板、所述比较器的负输入端分别连接；
所述第二复位开关的第二端与所述第三残差量化电容阵列的下极板连接，并接地；
所述第四残差量化电容阵列的下极板与所述第六开关的第一端、所述第七开关的第一端、所述第八开关的第一端分别连接；
所述第五开关的第二端、所述第八开关的第一端均接地；
所述第七开关的第二端与所述参考电压选择模块输出端连接；
所述比较器的输出端与所述残差量化逻辑单元连接。
可选地，所述第一残差量化电容阵列和所述第三残差量化电容阵列均包括：2n-k个单位电容；
所述第二残差量化电容阵列和所述第四残差量化电容阵列均包括：2k个单位电容，且n＞k；
所述第一残差量化电容阵列中单位电容的个数，与所述第二残差量化电容阵列中单位电容的个数之和为：2n个单位电容；
所述第三残差量化电容阵列中单位电容的个数，与所述第四残差量化电容阵列中单位电容的个数之和为：2n个单位电容。
可选地，所述参考电压选择模块，用于从2L个参考电压中选择任一电压，并输出至所述第三开关的第一端、所述第七开关的第二端；
所述任一电压VDAC的表达式为：
上式中，Vref表示所述参考电压。
可选地，所述第一开关、所述第二开关、所述第五开关、所述第六开关同时闭合或者同时断开；
所述第一复位开关和所述第二复位开关同时闭合或者同时断开；
所述第三开关和所述第八开关同时闭合或者同时断开；
所述第四开关和所述第七开关同时闭合或者同时断开；
其中，所述残差量化阶段包括：积分阶段和量化阶段；
在所述粗量化阶段，所述第一开关断开；
在所述积分阶段，所述第一开关闭合；
在所述第一开关闭合的同时，所述第一复位开关也闭合，在对所述残差量化电容阵列中所有单位电容进行复位后，所述第一复位开关断开；
在所述量化阶段，若所述第一输出电流大于所述第二输出电流，则所述第四开关闭合，所述第三开关断开；
在所述量化阶段，若所述第一输出电流小于所述第二输出电流，则所述第三开关闭合，所述第四开关断开。
可选地，所述第一输出电流和所述第二输出电流均经过t1时间进行积分后，分别得到积分电压VA、VB，则有：
上式中，Gm表示电压转电流放大系数，Cu2表示所述单位电容的容值；
若VA>VB，残差量化为L-bit，则在所述量化阶段中，进行逐次逼近量化的第一次比较前，所述任一电压VDAC选择所述参考电压的中间电平，即：
上式中，Vref表示所述参考电压；
进行第一次比较时，积分电压VA不变，积分电压VB的电压值上升之后再次比较积分电压VA、VB的大小关系，若此时VA>VB，则所述任一电压VDAC变为：
若此时VA＜VB，则所述任一电压VDAC变为：
以此类推，进行L次比较后，得到L-bit残差量化结果。
本发明实施例提供了一种模拟数字转换器，所述模拟数字转换器包括：如上任一项所述的流水线式的逐次逼近型模数转换电路。
本发明实施例还提供了一种电子设备，所述电子设备包括：比较器；
所述比较器包括：如上任一项所述的流水线式的逐次逼近型模数转换电路。
本发明提供的流水线式的逐次逼近型模数转换电路，包括：粗量化SAR模块和残差量化SAR模块；在粗量化阶段，粗量化SAR模块用于对采样得到的全差分输入电压进行逼近量化，得到粗量化结果，以及产生全差分输入电压对应的两路输出电流，并输出至残差量化SAR模块。
残差量化SAR模块包括：残差量化电容阵列、残差量化逻辑单元以及比较器；在残差量化阶段，残差量化电容阵列用于对两路输出电流进行积分，得到两个残差量化积分电压并输出至比较器，以及用于根据残差量化电容阵列开关的通断情况，执行逐次逼近量化，得到残差量化结果。
比较器用于对两个残差量化积分电压的大小进行比较，并将第一结果信号输出至残差量化逻辑单元；残差量化逻辑单元用于根据第一结果信号，产生残差量化控制信号，进而控制残差量化电容阵列开关的通断；其中，在当前粗量化周期内，粗量化SAR模块完成对全差分输入电压的粗量化，同时，残差量化SAR模块完成对上一粗量化周期的残差电压的残差量化；粗量化SAR模块中积分电容的容值远小于残差量化电容阵列中电容的容值。
本发明所提流水线式的逐次逼近型模数转换电路，减小了传统高精度SAR-ADC中由于需要在同一量化周期内进行全bit的量化，带来的采样速度无法抬高的问题。并且采用流水线、Gm共用等方式，减小了这部分带来的功耗问题，流水线的工作方式减小了单次比较周期时间裕度小，信号建立不完全导致误码、比较误判的问题；采用残差量化的方式，减小了传统高精度SAR-ADC中电容阵列中电容的容值太大导致的功耗过高的问题，同时电容个数的减小，降低了由于工艺生产失配导致的精度降低概率，具有较高的实用性。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1是本发明实施例的流水线式的逐次逼近型模数转换电路的整体结构示意图；
图2是本发明实施例中粗量化SAR模块的结构示意图；
图3是本发明实施例中粗量化时序图；
图4是本发明实施例中粗量化SAR过程中电压VX、VY变化示意图；
图5是本发明实施例中残差量化SAR模块的结构示意图；
图6是本发明实施例中残差量化逐次逼近过程中电压VA、VB的变化示意图；
图7是本发明实施例中残差量化时的逐次逼近型模数转换电路总体时序图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。应当理解，此处所描述的具体实施例仅用以解释本发明，仅仅是本发明一部分实施例，而不是全部的实施例，并不用于限定本发明。
本发明所提流水线式的逐次逼近型模数转换电路可用于模拟数字转换器***，及其他适用比较器的***中，尤其适用在中高精度的ADC比较器中。所提流水线式的逐次逼近型模数转换电路包括：粗量化SAR模块和残差量化SAR模块。
在粗量化阶段，粗量化SAR模块用于对采样得到的全差分输入电压进行逼近量化，得到粗量化结果，以及产生全差分输入电压对应的两路输出电流，并输出至残差量化SAR模块。
残差量化SAR模块包括：残差量化电容阵列、残差量化逻辑单元以及比较器；在残差量化阶段，残差量化电容阵列用于对两路输出电流进行积分，得到两个残差量化积分电压并输出至比较器，以及用于根据残差量化电容阵列开关的通断情况，执行逐次逼近量化，得到残差量化结果。
比较器用于对两个残差量化积分电压的大小进行比较，并将第一结果信号输出至残差量化逻辑单元；残差量化逻辑单元用于根据第一结果信号，产生残差量化控制信号，进而控制残差量化电容阵列开关的通断。
其中，在当前粗量化周期内，粗量化SAR模块完成对全差分输入电压的粗量化，同时，残差量化SAR模块完成对上一粗量化周期的残差电压的残差量化；粗量化SAR模块中积分电容的容值远小于残差量化电容阵列中电容的容值，这样粗量化SAR模块中电容的容值不影响残差量化时的电容权重。
为了更好的解释和说明本发明所提流水线式的逐次逼近型模数转换电路，参照图1，示出了本发明实施例的流水线式的逐次逼近型模数转换电路的整体结构示意图。图1中粗量化SAR模块包括：电容型全差分SAR-ADC结构、电压转电流放大单元、粗量化逻辑单元、判断锁存单元以及粗量化积分单元。该粗量化SAR模块中，电容型全差分SAR-ADC结构、粗量化逻辑单元、判断锁存单元的具体结构与目前已知SAR-ADC的结构基本相同。额外增加了一个电压转电流放大单元和一个粗量化积分单元。
在一种较优的实现方式中，参照图2所示的粗量化SAR模块的结构示意图，图2中用Gm表示电压转电流放大单元，粗量化积分单元包括：Gm右边两个复位开关RST1、RST2和两个积分电容C1、C2的结构。
电容型全差分SAR-ADC结构包括：M-bit的全差分SAR-ADC，每个bit电容其下极板连接3个开关(图2中使用SH1、SH4表示)，分别接收全差分输入电压VINN、VINP、基准电压VRH以及接地。其电容阵列中单位电容大小为Cu1，总电容大小为2MCu1，采用下极板采样技术。电容阵列的上极板通过开关SH2、SH3接收共模电压VCM，同时电容阵列的上极板与Gm模块的两个输入端连接。
在粗量化阶段，电容型全差分SAR-ADC结构，用于对全差分输入电压VINN、VINP进行积分，得到正输入端电压VX和负输入端电压VY，并分别输出至电压转电流放大单元的正、负输入端，以及用于根据电容型全差分SAR-ADC结构中的电容阵列开关的通断情况，执行逐次逼近量化，得到粗量化结果。
粗量化阶段分为采样阶段和粗量化阶段。采样阶段，开关SH1、SH2、SH3、SH4、复位开关RST1、RST2闭合，电容阵列下极板分别接电压VINP、VINN，电容阵列上极板接共模电压VCM，积分电容C1、C2上极板接地被复位至0。
量化阶段，开关SH1、SH2、SH3、SH4、复位开关RST1、RST2断开，电压VINP、VINN被采样到电容下极板，此时Gm正输入端连接的电容阵列的上极板电压为VCM，下极板电压为VINP，则此时采样到的电荷Q+＝(VCM-VINP)2MCu1。
在SAR逻辑中，第一次将2M-1Cu1电容的下极板接地，其余电容的下极板接基准电压VRH，由于电荷守恒，此时Gm正输入端电压VX有关系式：
2M-1(Vx-0)Cu1+2M-1(Vx-VRH)Cu1＝Q+＝(VCM-VINP)2MCu1
则可得：
同理，采样阶段Gm负输入端连接的电容阵列的上极板电压为VCM，下极板电压为VINN，则此时采样到的电荷Q_＝(VCM-VINN)2MCu1。在SAR逻辑中，第一次将2M-1Cu1电容下极板接基准电压VRH，其余电容的下极板接地，由于电荷守恒此时Gm负输入端电压VY有关系式：
2M-1(VY-0)Cu1+2M-1(VY-VTH)Cu1＝Q-＝(VCM-VINN)2MCu1
则可得：
VX和VY两式联立，可得：
VX-VY＝VINN-VINP
若全差分输入电压VINP>VINN，则有VY>VX。电压转电流放大单元用于将正输入端电压和负输入端电压转换放大为对应的两路输出电流，并输出至粗量化积分单元和残差量化SAR模块。
即，Gm模块对电压VX、VY进行电压电流放大，在积分电容C1、C2上进行积分。粗量化积分单元用于对两路输出电流进行积分，得到两个积分电压VA、VB并输出至判断锁存单元。判断锁存单元用于对两个粗量化积分电压VA、VB的大小进行比较，并将第二结果信号输出至粗量化逻辑单元(图2中用SAR逻辑1表示)。
粗量化逻辑单元用于根据第二结果信号，产生粗量化控制信号，进而控制电容型全差分SAR ADC结构中的电容阵列开关SH1、SH2、SH3、SH4的通断。若VINP>VINN，则有VY>VX，则SAR逻辑1输出逻辑值0，开关RST1、RST2闭合，对积分电容C1、C2复位，则此时Gm负输入端的权重为2M-1Cu1电容的下极板接地，2M-2Cu1电容的下极板接VRH，其余电容的下极板接地。Gm正输入端的权重为2M-1Cu1电容的下极板接VRH，2M-2Cu1电容的下极板接地，其余电容的下极板接VRH。
若VINP<VINN，则2M-1Cu1电容的下极板均保持不变，2M-2Cu1电容的下极板同上述(VINP>VINN时)操作，进行第二次比较量化，之后重复上述过程，完成M-bit粗量化。粗量化时序图如图3所示，其中高电平表示开关闭合，粗量化SAR过程中电压VX、VY变化示意图如图4所示，图4中示例性的示出经过5次比较后的VX、VY电压，横坐标为时间t，VDD表示电源电压。可以知晓，VX、VY电压逐渐逼近共模电压VCM，但仍有残差电压，这部分残差电压由残差量化SAR模块进行处理。
在一种较优的实现方式中，参照图5所示的残差量化SAR模块的结构示意图，残差量化逻辑单元用SAR逻辑2表示，比较器用CMP表示，剩余部分即为残差量化电容阵列。图5中为了更好的理解残差量化的过程，示例性示出了残差量化时的整体结构图。
残差量化电容阵列包括：第一半单元和第二半单元；第一半单元接收两路输出电流中的第一输出电流，第二半单元接收两路输出电流中的第二输出电流。
第一半单元包括：第一残差量化电容阵列(与第一复位开关RST3并联的电容阵列，以2n-kCU2表示)、第二残差量化电容阵列(与第一复位开关RST3并联的电容阵列，以2kCU2表示)、第一开关SH5、第二开关SH7、第三开关φ1、第四开关φ3、第一复位开关RST3。
第一开关SH5的第一端接收第一输出电流，第二端与第一复位开关RST3的第二端、第一残差量化电容阵列的上极板、第二残差量化电容阵列的上极板、比较器CMP的正输入端分别连接。
第一复位开关RST3的第一端与第一残差量化电容阵列的下极板连接，并接地；第二残差量化电容阵列的下极板与第二开关SH7的第二端、第三开关φ1的第二端、第四开关φ3的第二端分别连接；第二开关SH7的第一端、第四开关φ3的第一端均接地；第三开关φ1的第一端与参考电压选择模块(图5中未示出)输出端连接。
第二半单元包括：第三残差量化电容阵列(与第二复位开关RST4并联的电容阵列，以2n-kCU2表示)、第四残差量化电容阵列(与第二复位开关RST4并联的电容阵列，以2kCU2表示)、第五开关SH6、第六开关SH8、第七开关φ2、第八开关φ4、第二复位开关RST4。
第五开关SH6的第一端接收第二输出电流，第二端与第二复位开关RST4的第一端、第三残差量化电容阵列的上极板、第四残差量化电容阵列的上极板、比较器CMP的负输入端分别连接。
第二复位开关RST4的第二端与第三残差量化电容阵列的下极板连接，并接地；第四残差量化电容阵列的下极板与第六开关SH8的第一端、第七开关φ2的第一端、第八开关φ4的第一端分别连接；第五开关SH6的第二端、第八开关φ4的第一端均接地；第七开关φ2的第二端与参考电压选择模块输出端连接；比较器CMP的输出端与残差量化逻辑单元SAR逻辑2连接。
第一残差量化电容阵列和第三残差量化电容阵列均包括：2n-k个单位电容；第二残差量化电容阵列和第四残差量化电容阵列均包括：2k个单位电容，且n＞k；第一残差量化电容阵列中单位电容的个数，与第二残差量化电容阵列中单位电容的个数之和为：2n个单位电容；第三残差量化电容阵列中单位电容的个数，与第四残差量化电容阵列中单位电容的个数之和为：2n个单位电容。
对于参考电压选择模块，其用于从2L个参考电压中选择任一电压，并输出至第三开关的第一端和第七开关的第二端；任一电压VDAC的表达式为：
上式中，Vref表示参考电压。
对于各个开关有如下关系：
第一开关SH5、第二开关SH7、第五开关SH6、第六开关SH8同时闭合或者同时断开；第一复位开关RST3和第二复位开关RST4同时闭合或者同时断开；第三开关φ1和第八开关φ4同时闭合或者同时断开；第四开关φ3和第七开关φ2同时闭合或者同时断开。
其中，残差量化阶段也包括：积分阶段和量化阶段；在粗量化阶段，第一开关断开，自然可以理解的是，第二开关、第五开关、第六开关也断开。
在残差量化阶段中的积分阶段，第一开关SH5闭合，自然可以理解的是，第二开关SH7、第五开关SH6、第六开关SH8也闭合。
在第一开关SH5闭合的同时，第一复位开关RST3、第二复位开关RST4也闭合，在对残差量化电容阵列中所有单位电容进行复位后，第一复位开关RST3、第二复位开关RST4立即断开。
在残差量化阶段中的量化阶段，若第一输出电流大于第二输出电流，则第四开关φ3闭合，第三开关φ1断开，自然可以理解的是，第七开关φ2闭合，第八开关φ4断开。
在残差量化阶段中的量化阶段，若第一输出电流小于第二输出电流，则第三开关φ1闭合，第四开关φ3断开，自然可以理解的是，第八开关φ4闭合，第七开关φ2断开。
第一开关SH5和第五开关SH6闭合时，将电容大小为2nCu2的电容间接接至Gm模块的输出端，电容2nCu2远大于粗量化SAR模块中积分电容C1、C2的容值，从而使得C1、C2的容值不影响残差量化时的电容权重。
对于残差量化SAR模块中的电容阵列，2nCu2单位电容中有2n-kCu2个单位电容的下极板一直接地，2k个单位电容的下极板接VDAC或者接地，被SAR逻辑2控制各个开关SH5、SH6、SH7、SH8、RST3、RST4、φ1、φ2、φ3、φ4的闭合或者断开。
粗量化SAR模块中电容阵列的各个开关状态在经过粗量化阶段后，全部被确定，此时Gm模块输入端存在残差电压ΔV1＝VX-VY，经过电压电流放大后，在2nCu2个单位电容上进行积分，此时电容2nCu2上极板接Gm输出端，下极板接地。
第一输出电流和第二输出电流均经过t1时间进行积分后，分别得到积分电压VA、VB，则有：
上式中，Gm表示电压转电流放大系数，Cu2表示单位电容的容值。
若此时VA>VB，残差量化为L-bit，则在残差量化阶段中的量化阶段内进行逐次逼近量化的第一次比较前，任一电压VDAC选择参考电压的中间电平，即：
上式中，Vref表示参考电压。
进行第一次比较时，积分电压VA不变，积分电压VB的电压值上升之后再次比较积分电压VA、VB的大小关系，若此时还是VA>VB，则任一电压VDAC变为：
若此时VA＜VB，则任一电压VDAC变为：
以L bit为8bit为例，若VA>VB，则电压VDAC选择二分之一参考电压，进行第一次比较时，积分电压VA不变，积分电压VB的电压值上升四分之三参考电压，进行第二次比较时，若VA>VB，则积分电压VA不变，积分电压VB的电压值上升八分之七参考电压。以此类推，进行L次比较后，得到L-bit残差量化结果。最终完成M+L bit的模数转换。
残差量化逐次逼近过程中电压VA、VB的变化示意图如图6所示，图6中示例性的以电压VA、VB比较6次为例示出。结合图7所示的残差量化时的逐次逼近型模数转换电路总体时序图，可以更清楚的理解粗量化SAR模块中电容阵列开关SH1，复位开关RST1，残差量化SAR模块中第一开关SH5，第一复位开关RST3的通断情况，以及逐次逼近量化的过程。
本发明实施例中，基于上述流水线式的逐次逼近型模数转换电路，还提出一种模拟数字转换器，所述模拟数字转换器包括：如上任一项所述的流水线式的逐次逼近型模数转换电路。
本发明实施例中，基于上述流水线式的逐次逼近型模数转换电路，还提出一种电子设备，所述电子设备包括：比较器；所述比较器包括：如上任一项所述的流水线式的逐次逼近型模数转换电路。
综上所述，本发明的流水线式的逐次逼近型模数转换电路，包括：粗量化SAR模块和残差量化SAR模块；在粗量化阶段，粗量化SAR模块用于对采样得到的全差分输入电压进行逼近量化，得到粗量化结果，以及产生全差分输入电压对应的两路输出电流，并输出至残差量化SAR模块。
残差量化SAR模块包括：残差量化电容阵列、残差量化逻辑单元以及比较器；在残差量化阶段，残差量化电容阵列用于对两路输出电流进行积分，得到两个残差量化积分电压并输出至比较器，以及用于根据残差量化电容阵列开关的通断情况，执行逐次逼近量化，得到残差量化结果。
比较器用于对两个残差量化积分电压的大小进行比较，并将第一结果信号输出至残差量化逻辑单元；残差量化逻辑单元用于根据第一结果信号，产生残差量化控制信号，进而控制残差量化电容阵列开关的通断；其中，在当前粗量化周期内，粗量化SAR模块完成对全差分输入电压的粗量化，同时，残差量化SAR模块完成对上一粗量化周期的残差电压的残差量化；粗量化SAR模块中积分电容的容值远小于残差量化电容阵列中电容的容值。
本发明所提流水线式的逐次逼近型模数转换电路，减小了传统高精度SAR-ADC中由于需要在同一量化周期内进行全bit的量化，带来的采样速度无法抬高的问题。并且采用流水线、Gm共用等方式，减小了这部分带来的功耗问题，流水线的工作方式减小了单次比较周期时间裕度小，信号建立不完全导致误码、比较误判的问题；采用残差量化的方式，减小了传统高精度SAR-ADC中电容阵列中电容的容值太大导致的功耗过高的问题，同时电容个数的减小，降低了由于工艺生产失配导致的精度降低概率，具有较高的实用性。
尽管已描述了本发明实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。
上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，这些均属于本发明的保护之内。

Claims (10)

1.一种流水线式的逐次逼近型模数转换电路，其特征在于，所述逐次逼近型模数转换电路包括：粗量化SAR模块和残差量化SAR模块；
在粗量化阶段，所述粗量化SAR模块用于对采样得到的全差分输入电压进行逼近量化，得到粗量化结果，以及产生所述全差分输入电压对应的两路输出电流，并输出至所述残差量化SAR模块；
所述残差量化SAR模块包括：残差量化电容阵列、残差量化逻辑单元以及比较器；
在残差量化阶段，所述残差量化电容阵列用于对两路输出电流进行积分，得到两个残差量化积分电压并输出至所述比较器，以及用于根据残差量化电容阵列开关的通断情况，执行逐次逼近量化，得到残差量化结果；
所述比较器用于对两个残差量化积分电压的大小进行比较，并将第一结果信号输出至所述残差量化逻辑单元；
所述残差量化逻辑单元用于根据所述第一结果信号，产生残差量化控制信号，进而控制所述残差量化电容阵列开关的通断；
其中，在当前粗量化周期内，所述粗量化SAR模块完成对所述全差分输入电压的粗量化，同时，所述残差量化SAR模块完成对上一粗量化周期的残差电压的残差量化；
所述粗量化SAR模块中积分电容的容值远小于所述残差量化电容阵列中电容的容值。
2.根据权利要求1所述的逐次逼近型模数转换电路，其特征在于，所述粗量化SAR模块包括：电容型全差分SAR ADC结构、电压转电流放大单元、粗量化逻辑单元、判断锁存单元以及粗量化积分单元；
在粗量化阶段，所述电容型全差分SAR ADC结构，用于对所述全差分输入电压进行积分，得到正输入端电压和负输入端电压，并分别输出至所述电压转电流放大单元的正、负输入端，以及用于根据所述电容型全差分SAR ADC结构中的电容阵列开关的通断情况，执行逐次逼近量化，得到所述粗量化结果；
所述电压转电流放大单元，用于将所述正输入端电压和所述负输入端电压转换放大为对应的两路输出电流，并输出至所述粗量化积分单元和所述残差量化SAR模块；
所述粗量化积分单元，用于对两路输出电流进行积分，得到两个积分电压并输出至所述判断锁存单元；
所述判断锁存单元，用于对两个粗量化积分电压的大小进行比较，并将第二结果信号输出至所述粗量化逻辑单元；
所述粗量化逻辑单元，用于根据所述第二结果信号，产生粗量化控制信号，进而控制所述电容型全差分SAR ADC结构中的电容阵列开关的通断。
3.根据权利要求1所述的逐次逼近型模数转换电路，其特征在于，所述残差量化电容阵列包括：第一半单元和第二半单元；
所述第一半单元接收两路输出电流中的第一输出电流，所述第二半单元接收两路输出电流中的第二输出电流；
所述第一半单元包括：第一残差量化电容阵列、第二残差量化电容阵列、第一开关、第二开关、第三开关、第四开关、第一复位开关；
所述第一开关的第一端接收所述第一输出电流，第二端与所述第一复位开关的第二端、所述第一残差量化电容阵列的上极板、所述第二残差量化电容阵列的上极板、所述比较器的正输入端分别连接；
所述第一复位开关的第一端与所述第一残差量化电容阵列的下极板连接，并接地；
所述第二残差量化电容阵列的下极板与所述第二开关的第二端、所述第三开关的第二端、所述第四开关的第二端分别连接；
所述第二开关的第一端、所述第四开关的第一端均接地；
所述第三开关的第一端与参考电压选择模块输出端连接。
4.根据权利要求3所述的逐次逼近型模数转换电路，其特征在于，所述第二半单元包括：第三残差量化电容阵列、第四残差量化电容阵列、第五开关、第六开关、第七开关、第八开关、第二复位开关；
所述第五开关的第一端接收所述第二输出电流，第二端与所述第二复位开关的第一端、所述第三残差量化电容阵列的上极板、所述第四残差量化电容阵列的上极板、所述比较器的负输入端分别连接；
所述第二复位开关的第二端与所述第三残差量化电容阵列的下极板连接，并接地；
所述第四残差量化电容阵列的下极板与所述第六开关的第一端、所述第七开关的第一端、所述第八开关的第一端分别连接；
所述第五开关的第二端、所述第八开关的第一端均接地；
所述第七开关的第二端与所述参考电压选择模块输出端连接；
所述比较器的输出端与所述残差量化逻辑单元连接。
5.根据权利要求4所述的逐次逼近型模数转换电路，其特征在于，所述第一残差量化电容阵列和所述第三残差量化电容阵列均包括：2n-k个单位电容；
所述第二残差量化电容阵列和所述第四残差量化电容阵列均包括：2k个单位电容，且n＞k；
所述第一残差量化电容阵列中单位电容的个数，与所述第二残差量化电容阵列中单位电容的个数之和为：2n个单位电容；
所述第三残差量化电容阵列中单位电容的个数，与所述第四残差量化电容阵列中单位电容的个数之和为：2n个单位电容。
6.根据权利要求4所述的逐次逼近型模数转换电路，其特征在于，所述参考电压选择模块，用于从2L个参考电压中选择任一电压，并输出至所述第三开关的第一端、所述第七开关的第二端；
所述任一电压VDAC的表达式为：
上式中，Vref表示所述参考电压。
7.根据权利要求4所述的逐次逼近型模数转换电路，其特征在于，所述第一开关、所述第二开关、所述第五开关、所述第六开关同时闭合或者同时断开；
所述第一复位开关和所述第二复位开关同时闭合或者同时断开；
所述第三开关和所述第八开关同时闭合或者同时断开；
所述第四开关和所述第七开关同时闭合或者同时断开；
其中，所述残差量化阶段包括：积分阶段和量化阶段；
在所述粗量化阶段，所述第一开关断开；
在所述积分阶段，所述第一开关闭合；
在所述第一开关闭合的同时，所述第一复位开关也闭合，在对所述残差量化电容阵列中所有单位电容进行复位后，所述第一复位开关断开；
在所述量化阶段，若所述第一输出电流大于所述第二输出电流，则所述第四开关闭合，所述第三开关断开；
在所述量化阶段，若所述第一输出电流小于所述第二输出电流，则所述第三开关闭合，所述第四开关断开。
8.根据权利要求6所述的逐次逼近型模数转换电路，其特征在于，所述第一输出电流和所述第二输出电流均经过t1时间进行积分后，分别得到积分电压VA、VB，则有：
上式中，Gm表示电压转电流放大系数，Cu2表示所述单位电容的容值；
若VA>VB，残差量化为L-bit，则在所述量化阶段中，进行逐次逼近量化的第一次比较前，所述任一电压VDAC选择所述参考电压的中间电平，即：
上式中，Vref表示所述参考电压；
进行第一次比较时，积分电压VA不变，积分电压VB的电压值上升之后再次比较积分电压VA、VB的大小关系，若此时VA>VB，则所述任一电压VDAC变为：
若此时VA＜VB，则所述任一电压VDAC变为：
以此类推，进行L次比较后，得到L-bit残差量化结果。
9.一种模拟数字转换器，其特征在于，所述模拟数字转换器包括：如权利要求1至8任一项所述的流水线式的逐次逼近型模数转换电路。
10.一种电子设备，其特征在于，所述电子设备包括：比较器；
所述比较器包括：如权利要求1至8任一项所述的流水线式的逐次逼近型模数转换电路。
CN202310424061.XA 2023-04-19 2023-04-19 逐次逼近型模数转换电路、模拟数字转换器以及电子设备 Active CN116455395B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310424061.XA CN116455395B (zh) 2023-04-19 2023-04-19 逐次逼近型模数转换电路、模拟数字转换器以及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310424061.XA CN116455395B (zh) 2023-04-19 2023-04-19 逐次逼近型模数转换电路、模拟数字转换器以及电子设备

Publications (2)

Publication Number Publication Date
CN116455395A true CN116455395A (zh) 2023-07-18
CN116455395B CN116455395B (zh) 2024-02-20

Family

ID=87135357

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310424061.XA Active CN116455395B (zh) 2023-04-19 2023-04-19 逐次逼近型模数转换电路、模拟数字转换器以及电子设备

Country Status (1)

Country Link
CN (1) CN116455395B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107528594A (zh) * 2017-08-25 2017-12-29 中国电子科技集团公司第二十四研究所 电荷式流水线逐次逼近型模数转换器及其控制方法
CN109194333A (zh) * 2018-08-09 2019-01-11 电子科技大学 一种复合结构逐次逼近模数转换器及其量化方法
WO2020098467A1 (zh) * 2018-11-16 2020-05-22 深圳锐越微技术有限公司 余量转移环路、逐次逼近型模数转换器和增益校准方法
CN111446964A (zh) * 2020-04-10 2020-07-24 上海交通大学 一种新型十四比特流水线-逐次逼近型模数转换器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107528594A (zh) * 2017-08-25 2017-12-29 中国电子科技集团公司第二十四研究所 电荷式流水线逐次逼近型模数转换器及其控制方法
CN109194333A (zh) * 2018-08-09 2019-01-11 电子科技大学 一种复合结构逐次逼近模数转换器及其量化方法
WO2020098467A1 (zh) * 2018-11-16 2020-05-22 深圳锐越微技术有限公司 余量转移环路、逐次逼近型模数转换器和增益校准方法
CN111446964A (zh) * 2020-04-10 2020-07-24 上海交通大学 一种新型十四比特流水线-逐次逼近型模数转换器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
刘滢浩;刘宏;徐乐;田彤;: "一种Vcm-Based10位16M采样率低功耗逐次逼近型模数转换器", 微电子学与计算机, no. 11, 5 November 2017 (2017-11-05) *

Also Published As

Publication number Publication date
CN116455395B (zh) 2024-02-20

Similar Documents

Publication Publication Date Title
US10135457B2 (en) Successive approximation register analog-digital converter having a split-capacitor based digital-analog converter
US8416107B1 (en) Charge compensation calibration for high resolution data converter
CN109120268B (zh) 一种动态比较器失调电压校准方法
US7796079B2 (en) Charge redistribution successive approximation analog-to-digital converter and related operating method
US8514123B2 (en) Compact SAR ADC
EP3567720B1 (en) Mismatch and reference common-mode offset insensitive single-ended switched capacitor gain stage
CN111711453B (zh) 逐次逼近型模数转换器
US10886933B1 (en) Analog-to-digital converter
CN111181563A (zh) 一种低功耗逐次逼近型模数转换器和模数转换方法
CN113839673A (zh) 一种新型数字域自校准逐次逼近模数转换器
CN110350919A (zh) 一种流水线模拟数字转换器
TWI778155B (zh) 用於在sar adc中實現寬輸入共模範圍而無額外的主動電路系統之方法及設備
CN103023499B (zh) 模数转换器及其工作方法
CN112290945B (zh) 单通道高速高精度sar adc的数字后台自校准电路结构及方法
CN116455395B (zh) 逐次逼近型模数转换电路、模拟数字转换器以及电子设备
US8576106B2 (en) Analog-digital converter
US7030801B2 (en) Device and method for low non-linearity analog-to-digital converter
CN114374806B (zh) 单斜模数转换器及图像传感器
CN107171667B (zh) 逐次逼近型模数转换器及其自检测方法
CN115459769A (zh) 一种带有分段参考电压的逐次逼近模数转换器
US10985773B2 (en) Analog to digital converting device and capacitor adjusting method thereof
CN111435835B (zh) 开关电容电路以及模拟转数字转换装置
Son et al. A 10-bit 10-MS/s single-ended asynchronous SAR ADC with CDAC boosting common-mode voltage and controlling input voltage range
CN117614452B (zh) 一种逐次逼近模数转换器和方法
US11283461B2 (en) Successive approximation AD converter

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CB03 Change of inventor or designer information

Inventor after: Lu Wengao

Inventor after: Zhu Runkun

Inventor after: Zhou Fei

Inventor after: An Bowei

Inventor after: Zhang Yacong

Inventor after: Chen Zhongjian

Inventor before: Zhu Runkun

Inventor before: Lu Wengao

Inventor before: Zhou Fei

Inventor before: An Bowei

Inventor before: Zhang Yacong

Inventor before: Chen Zhongjian

CB03 Change of inventor or designer information