CN109166507A - 测试元件组、电学性能测试方法、阵列基板、显示装置 - Google Patents

Abstract

本发明公开了测试元件组、电学性能测试方法、阵列基板、显示装置。具体的，本发明提出了一种测试元件组，包括：设置在基板上的电性连接的多个薄膜晶体管以及多个测试接口，其中，至少两个所述薄膜晶体管的栅极与同一个所述测试接口相连。由此，在利用该测试元件组对阵列基板进行电学性能测试时，每次可对多个薄膜晶体管进行检测，进而检测一定数量薄膜晶体管的时间可以大大减小，提高了测试效率。

Description

测试元件组、电学性能测试方法、阵列基板、显示装置

技术领域

本发明涉及显示技术领域，具体地，涉及测试元件组、电学性能测试方法、阵列基板、显示装置。

背景技术

薄膜晶体管(Thin Film Transistor，TFT)是目前液晶显示装置以及有源矩阵驱动式有机发光显示装置中的主要驱动元件，薄膜晶体管的性能会直接影响显示装置的显示性能。因此，在TFT基板(即阵列基板)的生产制造过程中，需要对TFT基板的特性值进行监控测试。由于直接测试显示区(即有效发光区，AA区，Active Area)的TFT特性具有难度大、测试缓慢、破坏性测试等缺点，因此，在制作TFT基板的过程中，通常会在显示区的周围(即非显示区)设计一些测试元件组(Test Element Group，TEG)，电学测试设备(EPM)通过对TFT基板(Panel)***的测试元件组(TEG)进行测试，即可实现对显示区内薄膜晶体管的特性值的监控。

然而，目前的测试元件组、阵列基板以及显示装置仍有待改进。

发明内容

本发明是基于发明人对于以下事实和问题的发现和认识作出的：

发明人发现，目前利用电学测试设备(EPM)对TFT基板(Panel)***的测试元件组(TEG)进行测试，进而监测显示区内薄膜晶体管(TFT)特性值的方法，存在测试效率较低的问题。目前的TFT基板中，一个测试元件组(TEG)通常包括一个薄膜晶体管，该薄膜晶体管和显示区内的薄膜晶体管是通过同样的工艺制作的，具有相同的膜层结构，因此，通过测试该测试元件组中的薄膜晶体管的特性值，即可以对显示区内的薄膜晶体管的特性值进行监测。一般一个薄膜晶体管的栅极(Gate)、源极(Sourse)以及漏极(Drain)通过单独的引线分别连接至三个测试垫(PAD，即测试接口)，一个测试垫(PAD)对应一个特性测试位置(即对应电学测试设备(EPM)中的一个测试针脚(Pin))，后续电学测试设备(EPM)通过对该测试垫(PAD)进行信号加载，即可测得该薄膜晶体管的特性值。

目前利用电学测试设备(EPM)对测试元件组(TEG)进行测试时，电学测试设备(EPM)中的多个测试针脚(Pin)按一定的方式排列且位置是固定的，因此，测试元件组(TEG)中的多个测试垫(PAD)的排列方式需要和测试针脚(Pin)的排列方式相一致，从而才能进行对应测试。目前的测试垫(PAD)通常设计为四点独立焊盘，即四个测试垫(PAD)对应一个薄膜晶体管，如前所述，一个薄膜晶体管的栅极(Gate)、源极(Sourse)以及漏极(Drain)通过单独的引线连接至三个测试垫(PAD)，空闲出一个测试垫(PAD)，从而每对一个薄膜晶体管进行检测时，便空闲出一个测试针脚(Pin)。因此，不能充分利用测试针脚(Pin)，造成单次测试所能检测的薄膜晶体管的数目较少，测试效率较低。因此，如果能提出一种新的测试元件组，可以增加单次测试的薄膜晶体管的数目，并且可以将前面所述的空闲的测试垫(即测试接口)加以利用，将能在很大程度上提高测试效率，将能在很大程度上解决上述问题。

本发明旨在至少一定程度上缓解或解决上述提及问题中至少一个。

在本发明的一个方面，本发明提出了一种测试元件组。根据本发明的实施例，该测试元件组包括：设置在基板上的电性连接的多个薄膜晶体管以及多个测试接口，其中，至少两个所述薄膜晶体管的栅极与同一个所述测试接口相连。由此，在利用该测试元件组对阵列基板进行电学性能测试时，可以提高测试接口的利用率，每次可对多个薄膜晶体管进行检测，进而检测一定数量薄膜晶体管的时间可以大大减小，提高了测试效率，并且可提高测试的准确性。

根据本发明的实施例，至少两个所述薄膜晶体管的源极与同一个所述测试接口相连。由此，可以进一步提高测试接口的利用率，增加单次测试中可检测的薄膜晶体管的数目，进一步提高测试效率。

根据本发明的实施例，所述测试接口包括栅极接口、源极接口以及漏极接口，连接至同一个所述栅极接口的多个所述薄膜晶体管的多个所述源极，与同一个所述源极接口相连。由此，便于走线，且便于测试设备单次对前面所述的多个薄膜晶体管进行检测，进一步提高了测试效率。

根据本发明的实施例，所述测试元件组中的多个所述薄膜晶体管的所述栅极均连接至一个所述栅极接口，所述测试元件组中的多个所述薄膜晶体管的所述源极均连接至一个所述源极接口。由此，可以较大程度上提高测试接口的利用率，提高单次测试的薄膜晶体管的数目，进一步提高测试效率，并且提高了测试准确性。

根据本发明的实施例，多个所述薄膜晶体管沿第一方向排列，多个所述测试接口分列在多个所述薄膜晶体管的两侧并沿所述第一方向排列成两行，从所述栅极接口处延伸出栅极连接线，所述栅极连接线设置在两行所述测试接口之间且沿所述第一方向延伸；从所述源极接口处延伸出源极连接线，所述源极连接线设置在两行所述测试接口之间且沿所述第一方向延伸。由此，所述栅极连接线便于多个薄膜晶体管的栅极连接至同一个栅极接口，便于多个薄膜晶体管的源极连接至同一个源极接口，也便于多个薄膜晶体管的漏极分别和多个测试接口相连，该测试元件组中的走线比较简洁和方便，且比较节省空间，进一步提高了该测试元件组的使用性能。

根据本发明的实施例，所述多个薄膜晶体管排列为两行，从所述栅极接口处延伸出两条所述栅极连接线，所述薄膜晶体管在所述基板上的正投影与所述栅极连接线在所述基板上的正投影之间具有重叠区域；所述源极连接线设置在两条所述栅极连接线之间。由此，进一步节省了空间，并且走线较为简洁，进一步提高了该测试元件组的使用性能。

在本发明的另一方面，本发明提出了一种阵列基板。根据本发明的实施例，该阵列基板包括：衬底，所述衬底上限定出显示区以及非显示区；以及前面所述的测试元件组，所述测试元件组设置在所述非显示区中。由此，该阵列基板具有前面所述的测试元件组所具有的全部特征以及优点，在此不再赘述。总的来说，在利用该测试元件组对该阵列基板进行电学性能测试时，每次可对多个薄膜晶体管进行检测，提高了测试效率，并且可提高测试的准确性。

在本发明的又一方面，本发明提出了一种显示装置。根据本发明的实施例，所述显示装置包括前面所述的阵列基板。由此，该显示装置具有前面所述的阵列基板所具有的全部特征以及优点，在此不再赘述。

在本发明的又一方面，本发明提出了一种利用前面所述的测试元件组进行电学性能测试的方法。根据本发明的实施例，该方法包括：基于一个所述测试接口，对多个所述薄膜晶体管的栅极施加栅电压，以对多个所述薄膜晶体管进行检测。由此，该方法单次可测量多个薄膜晶体管，提高了测试效率，并且提高了测试准确性。

根据本发明的实施例，所述方法进一步包括：基于一个所述测试接口，向所述栅极与同一个所述测试接口相连的多个所述薄膜晶体管的源极输入测试信号。由此，可以进一步提高测试效率。

附图说明

本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：

图1显示了根据本发明一个实施例的测试元件组的结构示意图；

图2显示了现有技术的测试元件组的结构示意图；

图3显示了根据本发明一个实施例的薄膜晶体管的结构示意图；

图4显示了根据本发明另一个实施例的测试元件组的结构示意图；

图5显示了根据本发明又一个实施例的测试元件组的结构示意图；

图6显示了根据本发明又一个实施例的测试元件组的结构示意图；

图7显示了根据本发明一个实施例的利用测试元件组进行电学性能测试的方法流程图；以及

图8显示了根据本发明一个实施例的阵列基板的结构示意图。

附图标记说明：

100：基板；200：薄膜晶体管；210：玻璃基板；220：栅极；230：源极；240：漏极；250：栅极绝缘层；260：本征非晶硅层；270：掺杂非晶硅层；280：绝缘保护层；300：测试接口；400：栅极连接线；500：源极连接线；600：漏极连接线；10：测试针脚；1000：测试元件组；2300：阵列基板；2000：衬底；2100：显示区；2200：非显示区。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。

在本发明的一个方面，本发明提出了一种测试元件组。根据本发明的实施例，参考图1，该测试元件组1000包括：设置在基板100上的电性连接的多个薄膜晶体管200以及多个测试接口300，其中，至少两个薄膜晶体管200的栅极(图中未示出)与同一个测试接口300相连(如图1所示出的2个薄膜晶体管200A以及200B的栅极通过栅极连接线400和同一个测试接口300A相连)。由此，在利用该测试元件组1000对阵列基板进行电学性能测试时，可以提高测试接口300(即测试垫(PAD))的利用率，每次可对多个薄膜晶体管200进行检测，进而检测一定数量薄膜晶体管200的时间可以大大减小，提高了测试效率，并且可提高测试的准确性。

为了便于理解，下面对根据本发明实施例的测试元件组能够实现上述有益效果的原理进行详细说明：

如前所述，目前利用电学测试设备(EPM)对测试元件组(TEG)进行测试时，电学测试设备(EPM)上的多个测试针脚(Pin)呈固定方式排列，测试元件组(TEG)中的多个测试接口(即测试垫(PAD))和该多个测试针脚(Pin)一一对应排列，以便进行对应检测。具体的，参考图2，测试元件组中，一个薄膜晶体管通常对应4个呈固定位置排列的测试接口(参考图2中所示出的薄膜晶体管200，测试接口300A、300B、300C以及300D)，一个薄膜晶体管的栅极(Gate)、源极(Sourse)以及漏极(Drain)可以通过单独的引线连接至3个测试接口(参考图2所示出的，薄膜晶体管200的栅极通过栅极连接线400连接至测试接口300A(即测试接口G)，薄膜晶体管200的源极通过源极连接线500连接至测试接口300C(即测试接口S)，薄膜晶体管200的漏极通过漏极连接线600连接至测试接口300B(即测试接口D))，因此，在对一个薄膜晶体管进行电学测试时，空闲出一个测试接口(参考图2中所示出的，空闲出测试接口300D)，即空闲出一个测试针脚(Pin)。因此，目前的方法不能充分利用测试针脚(Pin)，并且单次测试所能检测的薄膜晶体管的数目较少，测试效率较低。而根据本发明实施例的测试元件组，通过将多个(即至少两个)薄膜晶体管的栅极与同一个测试接口相连，后续电学测试中，可以通过该同一个测试接口向多个薄膜晶体管的栅极施加栅电压，提高了测试接口的利用率，每次可对多个薄膜晶体管进行检测，进而检测一定数量薄膜晶体管的时间可以大大减小，提高了测试效率，并且单次检测的薄膜晶体管的数目增加后，可以对每次测试的多个薄膜晶体管的测试结果求平均值，进而可以更加准确地反应薄膜晶体管的特性值，即可提高测试的准确性。

如前所述，测试元件组中的薄膜晶体管和显示区内的薄膜晶体管是通过同样的工艺制作的，具有相同的膜层结构，因此，通过测试该测试元件组中的薄膜晶体管的特性值，即可以对显示区内的薄膜晶体管的特性值进行监测。根据本发明的实施例，参考图3，沿图3中所示出的由D’到D的方向，薄膜晶体管200可以包括依次设置的玻璃基板210、栅极220、栅极绝缘层250、本征非晶硅层260、掺杂非晶硅层270、源极230和漏极240(同层)以及绝缘保护层280。根据本发明的实施例，栅极220可以通过栅极连接线(图中未示出)和测试接口相连，源极230可以通过源极连接线(图中未示出)和测试接口相连，漏极240可以通过漏极连接线(图中未示出)和测试接口相连。

根据本发明的实施例，参考图4，至少两个薄膜晶体管200的栅极(图中未示出)与同一个测试接口300A相连，至少两个薄膜晶体管200的源极(图中未示出)也可以与同一个测试接口300B相连。由此，至少两个薄膜晶体管200的源极(图中未示出)也与同一个测试接口300B相连后，可以进一步提高测试接口300的利用率，进一步增加单次测试中可检测的薄膜晶体管200的数目，进一步提高测试效率。具体的，多个薄膜晶体管的漏极可以分别和剩余的测试接口相连(如图4所示出的，2个薄膜晶体管的栅极和测试接口300A相连，2个薄膜晶体管的源极和测试接口300B相连，2个薄膜晶体管的漏极分别和测试接口300C以及300D相连)，因此，在根据本发明实施例的测试元件组中，没有空闲的测试接口，在后续电学测试中也没有空闲的测试针脚(Pin)。因此，根据本发明实施例的测试元件组可以充分利用测试针脚(Pin)，单次测试所能检测的薄膜晶体管的数目较多，测试效率较高。具体的，后续电学测试中，可以向多个薄膜晶体管200施加相同的栅电压，多个薄膜晶体管的源极也可以输入相同的测试信号，每个薄膜晶体管200的漏极和一个测试接口300相连，从而多个薄膜晶体管的漏极输入或输出的测试信号不相同，进而可以对每个薄膜晶体管的特性值进行检测。

根据本发明的实施例，与同一个测试接口相连的多个栅极(即多个薄膜晶体管)的具体数目不受特别限制，本领域技术人员可以根据需要进行设计，例如可以为2个，4个，6个，8个，10个，12个等。根据本发明的实施例，与同一个测试接口相连的多个源极(即多个薄膜晶体管)的具体数目不受特别限制，本领域技术人员可以根据需要进行设计，例如可以为2个，4个，6个，8个，10个，12个等。

根据本发明的实施例，测试接口300可以包括栅极接口G、源极接口S以及漏极接口D，连接至同一个栅极接口G的多个薄膜晶体管的多个源极，可以与同一个源极接口S相连。由此，便于走线(“走线”即将多个薄膜晶体管的栅极、源极以及漏极和测试接口连接时的连接线设计以及排布)，且便于测试设备单次对前面所述的多个薄膜晶体管进行检测，进一步提高了测试效率。需要说明的是，在对薄膜晶体管进行电学性能测试时，每个薄膜晶体管的栅极、源极以及漏极都需要连接到和测试针脚对应的测试接口，因此，连接至同一个栅极接口G的多个薄膜晶体管的多个源极，与同一个源极接口S相连后，在单次的电学测试中，可以对前面所述的多个薄膜晶体管一起测试，操作方便，且有利于走线。

根据本发明的实施例，测试元件组中包括的测试接口的数目不受特别限制，具体的测试接口数目可以和对该测试元件组进行检测的电学测试设备的测试针脚的数目相匹配，例如，测试设备中具有4个测试针脚时，该测试元件组可以包括4个测试接口；测试设备中具有12个测试针脚时，该测试元件组可以包括12个测试接口。

根据本发明的实施例，测试元件组中的多个薄膜晶体管的栅极可以均连接至一个栅极接口，测试元件组中的多个薄膜晶体管的源极可以均连接至一个源极接口。由此，可以较大程度上提高测试接口的利用率，提高单次测试的薄膜晶体管的数目，进一步提高测试效率，并且提高了测试准确性。

根据本发明的具体实施例，参考图5，测试元件组1000中具有4个测试接口300，即栅极接口G、源极接口S、漏极接口D1以及漏极接口D2，2个薄膜晶体管200A和200B的栅极均通过栅极连接线400连接至栅极接口G，2个薄膜晶体管200A和200B的源极均通过源极连接线500连接至源极接口S，薄膜晶体管200A的漏极通过漏极连接线600A连接至漏极接口D1，薄膜晶体管200B的漏极通过漏极连接线600B连接至漏极接口D2，由此，对比图2以及图5，如前所述，现有的测试元件组中，4个测试接口只能对应测试一个薄膜晶体管，而根据本发明具体实施例的测试元件组中，4个测试接口可以对应测试2个薄膜晶体管，由此，根据本发明实施例的测试元件组提高了测试接口的利用率，提高了单次测试的薄膜晶体管的数目，提高了测试效率。

根据本发明的实施例，参考图6，多个薄膜晶体管200可以沿第一方向排列(第一方向参考图6中所示出的AA’方向)，多个测试接口300可以分列在多个薄膜晶体管200的两侧并沿第一方向排列成两行，从栅极接口G处延伸出栅极连接线400，栅极连接线400设置在两行测试接口300之间且沿第一方向延伸；从源极接口S处延伸出源极连接线500，源极连接线500设置在两行测试接口300之间且沿第一方向延伸，多个薄膜晶体管200的漏极可以通过漏极连接线600分别和多个漏极接口D相连(参考图6中所示出的，10个薄膜晶体管200的漏极分别通过漏极连接线600和漏极接口D1、D2、D3、D4、D5、D6、D7、D8、D9以及D10相连)。由此，栅极连接线400便于多个薄膜晶体管200的栅极连接至同一个栅极接口G，源极连接线500便于多个薄膜晶体管200的源极连接至同一个源极接口S，多个薄膜晶体管的漏极分别和多个漏极接口D相连，该测试元件组1000中的走线比较简洁和方便，且比较节省空间，进一步提高了该测试元件组1000的使用性能。根据本发明的实施例，栅极接口G和源极接口D的设置位置不受特别限制，例如，如图6所示出的，栅极接口G和源极接口D设置在多个薄膜晶体管的两侧，且设置在该测试元件组的一端，由此，可以进一步方便走线。

根据本发明的实施例，参考图6，多个薄膜晶体管200可以排列为两行，从栅极接口G处延伸出两条栅极连接线400，薄膜晶体管200在基板100上的正投影与栅极连接线400在基板100上的正投影之间具有重叠区域，源极连接线500设置在两条栅极连接线400之间。由此，进一步节省了空间，并且走线较为简洁，进一步提高了该测试元件组的使用性能。需要说明的是，目前在制作阵列基板时，显示区周边的非显示区域越窄越好，因此，位于显示区周围的测试元件组所占的空间也越小越好，因此，发明人通过大量研究发现，测试元件组中的薄膜晶体管、测试接口以及连接线按照前面所述的方式设计和排列时，可以较好地节省空间，进一步提高了该测试元件组的使用性能。

根据本发明的具体实施例，参考图7，在利用电学设备进行电学性能测试时，电学测试设备具有12个测试针脚10，且该12个测试针脚10的排布方式和该测试元件组中的12个测试接口300的排布方式相同，且一一对应，由此，参考图6以及图7，在单次的电学性能测试中，12个测试针脚10可以对10个薄膜晶体管进行检测，极大地提高了单次测试的薄膜晶体管的数目(假如参考图2中所示出的现有的测试接口以及连接方式，在单次测试中，12个测试针脚只能对3个薄膜晶体管进行检测，且有3个测试接口是空闲的)，提高了测试效率，且单次测试的薄膜晶体管数目增加后，对每次测试的多个薄膜晶体管的测试结果求平均值，该平均值可以更加准确地反应薄膜晶体管的特性值，即可提高测试的准确性。

综上可知，利用根据本发明实施例的测试元件组1000对阵列基板进行电学性能测试时，可以提高测试接口的利用率，每次可对多个薄膜晶体管进行检测，进而检测一定数量薄膜晶体管的时间可以大大减小，提高了测试效率，并且可提高测试的准确性。

在本发明的另一方面，本发明提出了一种阵列基板。根据本发明的实施例，参考图8，该阵列基板2300包括：衬底2000以及前面所述的测试元件组1000，衬底2000上限定出显示区2100以及非显示区2200，测试元件组1000设置在非显示区2200中。由此，该阵列基板2300具有前面所述的测试元件组1000所具有的全部特征以及优点，在此不再赘述。总的来说，在利用该测试元件组1000对该阵列基板2300进行电学性能测试时，每次可对多个薄膜晶体管进行检测，提高了测试效率，并且可提高测试的准确性。

根据本发明的实施例，阵列基板可以包括多个测试元件组1000，且多个测试元件组1000的分布和排列方式不受特别限制，例如，参考图8，多个测试元件组可以分布在显示区2100的四周，测试元件组1000中的多个薄膜晶体管以及多个测试接口(图中未示出)可以沿图8中所示出的BB’方向排列，也可以沿图8中所示出的CC’方向排列。

在本发明的又一方面，本发明提出了一种显示装置。根据本发明的实施例，该显示装置包括前面所述的阵列基板。由此，该显示装置具有前面所述的阵列基板所具有的全部特征以及优点，在此不再赘述。

在本发明的又一方面，本发明提出了一种利用前面所述的测试元件组进行电学性能测试的方法。由此，该方法中的测试元件组具有前面所述的测试元件组所具有的全部特征以及优点，在此不再赘述。如前所述，通过对阵列基板的非显示区中的测试元件组进行测试，即可判断显示区中的薄膜晶体管的性能。根据本发明的实施例，该方法包括：基于一个测试接口，对多个薄膜晶体管的栅极施加栅电压，以对多个薄膜晶体管进行检测。如前所述，多个薄膜晶体管的栅极可以连接至一个测试接口，由此，通过对该连接了多个栅极的测试接口进行检测，即可单次测量多个薄膜晶体管，进而提高了测试效率，并且提高了测试准确性。

根据本发明的实施例，该方法进一步包括：基于一个测试接口，向栅极与同一个测试接口相连的多个薄膜晶体管的源极输入测试信号。如前所述，栅极与同一个测试接口相连的多个薄膜晶体管的源极也可以连接至同一个测试接口，由此，通过对该连接了多个源极的测试接口进行检测，即可单次测量多个薄膜晶体管，从而可以进一步提高了测试效率。如前所述，在电学测试中，可以向多个薄膜晶体管施加相同的栅电压，多个薄膜晶体管的源极也可以输入相同的测试信号，每个薄膜晶体管的漏极可以和一个测试接口相连，从而多个薄膜晶体管的漏极输入或输出的测试信号不相同，进而可以对每个薄膜晶体管的特性值进行检测。

根据本发明的具体实施例，参考图6以及图7，在利用电学测试设备(EPM)的测试针脚10对多个测试接口300进行电学测试时，可以首先向源极接口S和多个漏极接口D1-D10之间施加一定的电压，使得多个薄膜晶体管的源极和漏极之间形成可导通的电回路，然后，可以向栅极接口G施加扫描电压，使电压缓慢变化，源极和漏极之间逐渐导通，检测该过程中的漏极电流-栅极电压曲线，进而对薄膜晶体管的特性值进行判断。并且，可以对同时测得的10个薄膜晶体管的特性值求平均值，进而可以更加准确地测得薄膜晶体管的性质。

在本发明的描述中，术语“上”、“下”“水平”、“竖直”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明而不是要求本发明必须以特定的方位构造和操作，因此不能理解为对本发明的限制。

在本说明书的描述中，参考术语“一个实施例”、“另一个实施例”等的描述意指结合该实施例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。另外，需要说明的是，本说明书中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。

尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (10)

1.一种测试元件组，其特征在于，包括：

设置在基板上的电性连接的多个薄膜晶体管以及多个测试接口，其中，至少两个所述薄膜晶体管的栅极与同一个所述测试接口相连。

2.根据权利要求1所述的测试元件组，其特征在于，至少两个所述薄膜晶体管的源极与同一个所述测试接口相连。

3.根据权利要求1所述的测试元件组，其特征在于，所述测试接口包括栅极接口、源极接口以及漏极接口，连接至同一个所述栅极接口的多个所述薄膜晶体管的多个所述源极，与同一个所述源极接口相连。

4.根据权利要求3所述的测试元件组，其特征在于，所述测试元件组中的多个所述薄膜晶体管的所述栅极均连接至一个所述栅极接口，

所述测试元件组中的多个所述薄膜晶体管的所述源极均连接至一个所述源极接口。

5.根据权利要求4所述的测试元件组，其特征在于，多个所述薄膜晶体管沿第一方向排列，多个所述测试接口分列在多个所述薄膜晶体管的两侧并沿所述第一方向排列成两行，从所述栅极接口处延伸出栅极连接线，所述栅极连接线设置在两行所述测试接口之间且沿所述第一方向延伸；

从所述源极接口处延伸出源极连接线，所述源极连接线设置在两行所述测试接口之间且沿所述第一方向延伸。

6.根据权利要求5所述的测试元件组，其特征在于，所述多个薄膜晶体管排列为两行，从所述栅极接口处延伸出两条所述栅极连接线，所述薄膜晶体管在所述基板上的正投影与所述栅极连接线在所述基板上的正投影之间具有重叠区域；

所述源极连接线设置在两条所述栅极连接线之间。

7.一种阵列基板，其特征在于，包括：

衬底，所述衬底上限定出显示区以及非显示区；以及

权利要求1-6任一项所述的测试元件组，所述测试元件组设置在所述非显示区中。

8.一种显示装置，其特征在于，所述显示装置包括权利要求7所述的阵列基板。

9.一种利用权利要求1-6任一项所述的测试元件组进行电学性能测试的方法，其特征在于，包括：

基于一个所述测试接口，对多个所述薄膜晶体管的栅极施加栅电压，以对多个所述薄膜晶体管进行检测。

10.根据权利要求9所述的方法，其特征在于，所述方法进一步包括：

基于一个所述测试接口，向所述栅极与同一个所述测试接口相连的多个所述薄膜晶体管的源极输入测试信号。